JPH06273476A - 電圧印加電流測定回路 - Google Patents
電圧印加電流測定回路Info
- Publication number
- JPH06273476A JPH06273476A JP5060319A JP6031993A JPH06273476A JP H06273476 A JPH06273476 A JP H06273476A JP 5060319 A JP5060319 A JP 5060319A JP 6031993 A JP6031993 A JP 6031993A JP H06273476 A JPH06273476 A JP H06273476A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- load
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】 （修正有）
【目的】 電圧印加電流測定回路において、パルス状の
電流が流れた直後でも静止時の微小電流を測定すること
ができる電圧印加電流測定回路を提供する。 【構成】 直流電圧源２と、この直流電圧源の電圧を負
荷１に印加すると共に、負荷に与える電圧Ｖ0 の変動を
抑制するように動作する演算増幅器Ａ１と、演算増幅器
Ａ１から負荷１に与えられる電流を検出する電流検出用
の抵抗器Ｒ１及び位相補償用のコンデンサＣ１、ダイオ
ードの逆並列回路Ｄ1 ，Ｄ2 によって構成される電流検
出回路５と、上記電流検出回路５に発生する電圧を共通
電位を基準とする電圧に変換して取出すアナログ減算回
路Ａ２と、このアナログ減算回路の出力側に接続した電
流検出回路５と同等の構成のダミー回路６と、このダミ
ー回路６から出力される電流を電圧に変換する電流−電
圧変換回路７とを設けた。
電流が流れた直後でも静止時の微小電流を測定すること
ができる電圧印加電流測定回路を提供する。 【構成】 直流電圧源２と、この直流電圧源の電圧を負
荷１に印加すると共に、負荷に与える電圧Ｖ0 の変動を
抑制するように動作する演算増幅器Ａ１と、演算増幅器
Ａ１から負荷１に与えられる電流を検出する電流検出用
の抵抗器Ｒ１及び位相補償用のコンデンサＣ１、ダイオ
ードの逆並列回路Ｄ1 ，Ｄ2 によって構成される電流検
出回路５と、上記電流検出回路５に発生する電圧を共通
電位を基準とする電圧に変換して取出すアナログ減算回
路Ａ２と、このアナログ減算回路の出力側に接続した電
流検出回路５と同等の構成のダミー回路６と、このダミ
ー回路６から出力される電流を電圧に変換する電流−電
圧変換回路７とを設けた。
Description
【０００１】
【産業上の利用分野】この発明は例えばＭＯＳ構造のＩ
Ｃのように静止時と動作時とで流れる電流の比が大きい
ＩＣの直流特性を測定する場合に用いる電圧印加電流測
定回路に関する。
Ｃのように静止時と動作時とで流れる電流の比が大きい
ＩＣの直流特性を測定する場合に用いる電圧印加電流測
定回路に関する。
【０００２】
【従来の技術】図２に従来の電圧印加電流測定回路の構
成を示す。図中１は直流特性を測定しようとする負荷を
示す。負荷１には演算増幅器Ａ１から直流電圧Ｖ0 を与
える。この直流電圧Ｖ0 は直流電圧源２の電圧をＶi と
した場合Ｖ0 ＝Ｖi で与えられる。演算増幅器Ａ１には
帰還回路３を通じて負荷１に与える電圧Ｖ0 を帰還さ
せ、負荷１に与える電圧Ｖ0 の変動を抑制する構造とし
ている。
成を示す。図中１は直流特性を測定しようとする負荷を
示す。負荷１には演算増幅器Ａ１から直流電圧Ｖ0 を与
える。この直流電圧Ｖ0 は直流電圧源２の電圧をＶi と
した場合Ｖ0 ＝Ｖi で与えられる。演算増幅器Ａ１には
帰還回路３を通じて負荷１に与える電圧Ｖ0 を帰還さ
せ、負荷１に与える電圧Ｖ0 の変動を抑制する構造とし
ている。
【０００３】演算増幅器Ａ１から負荷１に与えられる電
流を検出するために電流検出回路５が設けられる。この
電流検出回路５は、電流検出用の抵抗器Ｒ１と、この抵
抗器Ｒ１に並列接続した位相補正用コンデンサＣ１と、
逆並列接続されたダイオードＤ１，Ｄ２とによって構成
される。電流検出用の抵抗器Ｒ１に発生する電圧をアナ
ログ減算回路（差動増幅器）Ａ２で取出し、ＡＤ変換器
ＡＤＣでデイジタル信号に変換し、負荷１の直流特性が
測定される。つまり入力電力源２の電圧Ｖi を順次変化
させたとき、各電圧値毎に負荷１に流れる電流を測定
し、負荷１の例えば電源端子の直流特性を測定すること
ができる。
流を検出するために電流検出回路５が設けられる。この
電流検出回路５は、電流検出用の抵抗器Ｒ１と、この抵
抗器Ｒ１に並列接続した位相補正用コンデンサＣ１と、
逆並列接続されたダイオードＤ１，Ｄ２とによって構成
される。電流検出用の抵抗器Ｒ１に発生する電圧をアナ
ログ減算回路（差動増幅器）Ａ２で取出し、ＡＤ変換器
ＡＤＣでデイジタル信号に変換し、負荷１の直流特性が
測定される。つまり入力電力源２の電圧Ｖi を順次変化
させたとき、各電圧値毎に負荷１に流れる電流を測定
し、負荷１の例えば電源端子の直流特性を測定すること
ができる。
【０００４】負荷１と並列にバイパスコンデンサＣ２を
接続している。更にまた電流検出用の抵抗器Ｒ１にはこ
れと並列に位相補正用コンデンサＣ１を接続している。
ここでバイパスコンデンサＣ２と位相補正用コンデンサ
Ｃ１の存在理由を簡単に説明する。負荷１がＭＯＳ構造
のＩＣの場合、図３に示すように静止時は数μＡ（マイ
クロアンペ）の電流しか流れないのに対し、反転動作に
は数ｍＡ（ミリアンペア）程度の大きい電流ＩL がパル
ス状に流れる。負荷１に流れる電流が大きく変動する場
合に、その電流変動を演算増幅Ａ１が検知して応動する
までの時間遅れの期間中にバイパスコンデンサＣ２が負
荷１に流れる電流変動を補償する動作を行なう。つま
り、負荷１に流れる電流がパルス状に急増する場合はバ
イパスコンデンサＣ２から放電電流を放出させ、演算増
幅器Ａ１の遅れを補償する。また負荷１に流れる電流が
急減する場合は、バイパスコンデンサＣ２は演算増幅器
Ａ１の遅れ動作によって流れ続ける大きい電流を充電電
流として吸収し、演算増幅器Ａ１の遅れを補償する。
接続している。更にまた電流検出用の抵抗器Ｒ１にはこ
れと並列に位相補正用コンデンサＣ１を接続している。
ここでバイパスコンデンサＣ２と位相補正用コンデンサ
Ｃ１の存在理由を簡単に説明する。負荷１がＭＯＳ構造
のＩＣの場合、図３に示すように静止時は数μＡ（マイ
クロアンペ）の電流しか流れないのに対し、反転動作に
は数ｍＡ（ミリアンペア）程度の大きい電流ＩL がパル
ス状に流れる。負荷１に流れる電流が大きく変動する場
合に、その電流変動を演算増幅Ａ１が検知して応動する
までの時間遅れの期間中にバイパスコンデンサＣ２が負
荷１に流れる電流変動を補償する動作を行なう。つま
り、負荷１に流れる電流がパルス状に急増する場合はバ
イパスコンデンサＣ２から放電電流を放出させ、演算増
幅器Ａ１の遅れを補償する。また負荷１に流れる電流が
急減する場合は、バイパスコンデンサＣ２は演算増幅器
Ａ１の遅れ動作によって流れ続ける大きい電流を充電電
流として吸収し、演算増幅器Ａ１の遅れを補償する。
【０００５】一方位相補正用コンデンサＣ１はバイパス
コンデンサＣ２を接続したことにより演算増幅器Ａ１の
動作が不安定になることを阻止するために設けられてい
る。つまり、図４に演算増幅器Ａ１のオープンループゲ
インを曲線Ｇ１で示す。このオープンループゲインＧ１
はオクターブ−６ｄＢの安定（発振等の動作が起きな
い）した減衰特性を呈する。然るにバイパスコンデンサ
Ｃ２を接続すると、バイパスコンデンサＣ２と電流検出
用の抵抗器Ｒ１によって決まる周波数ｆ1 で折点で形成
され、周波数ｆ1 以上の周波数ではオクターブ−１２ｄ
Ｂの減衰特性Ｇ２となる。この減衰特性Ｇ２のまま、０
ｄＢを横切ると、発振等の現象を起し、不安定な動作と
なる。このため、減衰特性Ｇ２が０ｄＢに至る手前の周
波数ｆ2 で再び折点を形成し、減衰特性Ｇ３に修正す
る。この減衰特性Ｇ３は元のオクターブ−６ｄＢの減衰
特性であり、このオクターブ−６ｄＢの減衰特性Ｇ３の
まま０ｄＢを横切ることにより演算増幅器Ａ１は安定に
動作する。この減衰特性Ｇ３は位相補正用コンデンサＣ
１で与えられる。従ってバイパスコンデンサＣ２の容量
Ｃ2 と位相補正用コンデンサＣ１の容量Ｃ1 はＣ2 ＞Ｃ
1 に選定される。
コンデンサＣ２を接続したことにより演算増幅器Ａ１の
動作が不安定になることを阻止するために設けられてい
る。つまり、図４に演算増幅器Ａ１のオープンループゲ
インを曲線Ｇ１で示す。このオープンループゲインＧ１
はオクターブ−６ｄＢの安定（発振等の動作が起きな
い）した減衰特性を呈する。然るにバイパスコンデンサ
Ｃ２を接続すると、バイパスコンデンサＣ２と電流検出
用の抵抗器Ｒ１によって決まる周波数ｆ1 で折点で形成
され、周波数ｆ1 以上の周波数ではオクターブ−１２ｄ
Ｂの減衰特性Ｇ２となる。この減衰特性Ｇ２のまま、０
ｄＢを横切ると、発振等の現象を起し、不安定な動作と
なる。このため、減衰特性Ｇ２が０ｄＢに至る手前の周
波数ｆ2 で再び折点を形成し、減衰特性Ｇ３に修正す
る。この減衰特性Ｇ３は元のオクターブ−６ｄＢの減衰
特性であり、このオクターブ−６ｄＢの減衰特性Ｇ３の
まま０ｄＢを横切ることにより演算増幅器Ａ１は安定に
動作する。この減衰特性Ｇ３は位相補正用コンデンサＣ
１で与えられる。従ってバイパスコンデンサＣ２の容量
Ｃ2 と位相補正用コンデンサＣ１の容量Ｃ1 はＣ2 ＞Ｃ
1 に選定される。
【０００６】この回路構造によれば直流電圧源２から与
える電圧Ｖi を変化させることにより負荷１に与えられ
る電圧Ｖ0 を変化させることができる。ＡＤ変換器ＡＤ
Ｃから出力されるデイジタル値により負荷１に流れる電
流Ｉ1 を測定することにより、負荷１の内部抵抗ｒx を
ｒx ＝Ｖ0 ／Ｉ0 で求めることができ、印加電圧Ｖ0の
変化に対する内部抵抗ｒx の変化つまり直流特性を測定
することができる。
える電圧Ｖi を変化させることにより負荷１に与えられ
る電圧Ｖ0 を変化させることができる。ＡＤ変換器ＡＤ
Ｃから出力されるデイジタル値により負荷１に流れる電
流Ｉ1 を測定することにより、負荷１の内部抵抗ｒx を
ｒx ＝Ｖ0 ／Ｉ0 で求めることができ、印加電圧Ｖ0の
変化に対する内部抵抗ｒx の変化つまり直流特性を測定
することができる。
【０００７】ところでＭＯＳ型のＩＣでは図３に示した
ように静止時に流れる電流Ｉ0 と反転動作時に流れるＩ
L との比が大きい。例えば静止時には数μＡ（マイクロ
アンペア）程度しか流れないのに対し、反転動作時に
は、その反転動作する素子の数に比例して電流が流れ
る。その電流比は数１０００倍に達することが多い。例
えば時計用のＩＣの場合には一定時間毎に素子が反転動
作するから図３に示すように一定周期Ｔ1 で高電流ＩL
が流れる。この高電流ＩL は電流検出用の抵抗器Ｒ１に
並列接続したダイオードＤ１又はＤ２を通じて流れ、抵
抗器Ｒ１とコンデンサＣ１から成る時定数に影響されず
に演算増幅器Ａ１からバイパスコンデンサＣ２に充放電
電流を供給できる構造としている。
ように静止時に流れる電流Ｉ0 と反転動作時に流れるＩ
L との比が大きい。例えば静止時には数μＡ（マイクロ
アンペア）程度しか流れないのに対し、反転動作時に
は、その反転動作する素子の数に比例して電流が流れ
る。その電流比は数１０００倍に達することが多い。例
えば時計用のＩＣの場合には一定時間毎に素子が反転動
作するから図３に示すように一定周期Ｔ1 で高電流ＩL
が流れる。この高電流ＩL は電流検出用の抵抗器Ｒ１に
並列接続したダイオードＤ１又はＤ２を通じて流れ、抵
抗器Ｒ１とコンデンサＣ１から成る時定数に影響されず
に演算増幅器Ａ１からバイパスコンデンサＣ２に充放電
電流を供給できる構造としている。
【０００８】以上の説明により静止時に流れる電流Ｉ
0 が微小値の場合には電流検出抵抗器Ｒ１の抵抗値が大
きいこと、この電流検出用の抵抗器Ｒ１と並列に位相
補正用コンデンサＣ１を接続しなければならないこと、
バイパスコンデンサＣ２が必要であること、ダイオ
ードＤ１とＤ２を設けた理由等が理解できよう。ここで
バイパスコンデンサＣ２の放電と充電の様子を図５を用
いて詳細に説明する。図５Ａに示すように負荷１にパル
ス状の電流ＩL が流れた場合、演算増幅器Ａ１の遅れを
補うためにバイパスコンデンサＣ２は負荷１に電流−Ｉ
Ｃ２（図５Ｃ）を放電する。このためバイパスコンデン
サＣ２の電圧Ｖ0 が低下する（図５Ｂ）。バイパスコン
デンサＣ２の電圧の低下により演算増幅器Ａ１側からバ
イパスコンデンサＣ２に充電電流Ｉ1 （図５Ｄ）が流れ
る。この充電電流Ｉ1 は頭初電流検出用の抵抗器Ｒ１と
位相補償用のコンデンサＣ１を通じて流れる。図５Ｅは
抵抗器Ｒ１を流れる充電電流ＩＲ１、図５Ｇはコンデン
サＣ１に流れる充電電流ＩＣ１を示す。
0 が微小値の場合には電流検出抵抗器Ｒ１の抵抗値が大
きいこと、この電流検出用の抵抗器Ｒ１と並列に位相
補正用コンデンサＣ１を接続しなければならないこと、
バイパスコンデンサＣ２が必要であること、ダイオ
ードＤ１とＤ２を設けた理由等が理解できよう。ここで
バイパスコンデンサＣ２の放電と充電の様子を図５を用
いて詳細に説明する。図５Ａに示すように負荷１にパル
ス状の電流ＩL が流れた場合、演算増幅器Ａ１の遅れを
補うためにバイパスコンデンサＣ２は負荷１に電流−Ｉ
Ｃ２（図５Ｃ）を放電する。このためバイパスコンデン
サＣ２の電圧Ｖ0 が低下する（図５Ｂ）。バイパスコン
デンサＣ２の電圧の低下により演算増幅器Ａ１側からバ
イパスコンデンサＣ２に充電電流Ｉ1 （図５Ｄ）が流れ
る。この充電電流Ｉ1 は頭初電流検出用の抵抗器Ｒ１と
位相補償用のコンデンサＣ１を通じて流れる。図５Ｅは
抵抗器Ｒ１を流れる充電電流ＩＲ１、図５Ｇはコンデン
サＣ１に流れる充電電流ＩＣ１を示す。
【０００９】これらの充電電流ＩＲ１とＩＣ１が流れ始
めた直接の時点ｔ3 において演算増幅器Ａ１が動作を開
始したとすると、これらの充電電流ＩＲ１及びＩＣ１は
急激に増加する。この電流の増加により抵抗器Ｒ１に発
生する電圧Ｖ1 が上昇し、ダイオードＤ１又はＤ２の何
れか一方（この例ではＤ１）がオンになり充電電流Ｉ 1
の大部分はダイオードＤ１を通じて流れる。図５Ｆにダ
イオードＤ１を流れる充電電流ＩＤ１の波形を示す。結
局、充電電流Ｉ1 はＩ1 ＝ＩＲ１＋ＩＣ１＋ＩＤ１＋Ｉ
0 となる。
めた直接の時点ｔ3 において演算増幅器Ａ１が動作を開
始したとすると、これらの充電電流ＩＲ１及びＩＣ１は
急激に増加する。この電流の増加により抵抗器Ｒ１に発
生する電圧Ｖ1 が上昇し、ダイオードＤ１又はＤ２の何
れか一方（この例ではＤ１）がオンになり充電電流Ｉ 1
の大部分はダイオードＤ１を通じて流れる。図５Ｆにダ
イオードＤ１を流れる充電電流ＩＤ１の波形を示す。結
局、充電電流Ｉ1 はＩ1 ＝ＩＲ１＋ＩＣ１＋ＩＤ１＋Ｉ
0 となる。
【００１０】バイパスコンデンサＣ２への充電が進み、
充電電流Ｉ1 が減少し始め、抵抗器Ｒ１に発生する電圧
Ｖ1 がダイオードＤ１の順方向導通電圧より低下する
と、ダイオードＤ１はオフに戻る。この結果これ以後は
バイパスコンデンサＣ２には抵抗器Ｒ１とコンデンサＣ
1 を通じてのみ充電電流Ｉ1 が供給される。図５の例で
は時点ｔ4 まで充電電流Ｉ1 が流れ、時点ｔ4 でバイパ
スコンデンサＣ２の充電が完了する。
充電電流Ｉ1 が減少し始め、抵抗器Ｒ１に発生する電圧
Ｖ1 がダイオードＤ１の順方向導通電圧より低下する
と、ダイオードＤ１はオフに戻る。この結果これ以後は
バイパスコンデンサＣ２には抵抗器Ｒ１とコンデンサＣ
1 を通じてのみ充電電流Ｉ1 が供給される。図５の例で
は時点ｔ4 まで充電電流Ｉ1 が流れ、時点ｔ4 でバイパ
スコンデンサＣ２の充電が完了する。
【００１１】時点ｔ4 においてバイパスコンデンサＣ２
に対する充電が完了するが、コンデンサＣ１には充電電
流ＩＣ１に見合う電荷が充電されている。従ってこの電
荷は時点ｔ4 以後において、抵抗器Ｒ１を通じて放電す
ることとなる。図５Ｇに示す−ＩＣ１は抵抗器Ｒ１を通
じて流れる放電電流を示す。
に対する充電が完了するが、コンデンサＣ１には充電電
流ＩＣ１に見合う電荷が充電されている。従ってこの電
荷は時点ｔ4 以後において、抵抗器Ｒ１を通じて放電す
ることとなる。図５Ｇに示す−ＩＣ１は抵抗器Ｒ１を通
じて流れる放電電流を示す。
【００１２】
【発明が解決しようとする課題】コンデンサＣ１から放
電される放電電流−ＩＣ１によって抵抗器Ｒ１に発生す
る電圧Ｖ1 （図５Ｈ）は時点ｔ4 以後においてもわずか
な電圧ＶＣＲが残る。この電圧ＶＣＲが発生するために
電流ＩL が流れた直後に電流値を測定できない不都合が
生じる。コンデンサＣ１から放出される放電電流−ＩＣ
１は抵抗器Ｒ１の抵抗値が大きいことからかなり長い時
間にわたって流れ続け時点ｔ5 で０になる。よって従来
は電流ＩL が流れてからしばらく時間をおいて電流の測
定を行なっているから測定に時間が掛り、多量にＩＣを
試験する場合に障害となっている。
電される放電電流−ＩＣ１によって抵抗器Ｒ１に発生す
る電圧Ｖ1 （図５Ｈ）は時点ｔ4 以後においてもわずか
な電圧ＶＣＲが残る。この電圧ＶＣＲが発生するために
電流ＩL が流れた直後に電流値を測定できない不都合が
生じる。コンデンサＣ１から放出される放電電流−ＩＣ
１は抵抗器Ｒ１の抵抗値が大きいことからかなり長い時
間にわたって流れ続け時点ｔ5 で０になる。よって従来
は電流ＩL が流れてからしばらく時間をおいて電流の測
定を行なっているから測定に時間が掛り、多量にＩＣを
試験する場合に障害となっている。
【００１３】この発明の目的は負荷１に流れる電流ＩL
が流れた直後でも電流の測定を行なうことができる電圧
印加電流測定回路を提供しようとするものである。
が流れた直後でも電流の測定を行なうことができる電圧
印加電流測定回路を提供しようとするものである。
【００１４】
【課題を解決するための手段】この発明では演算増幅器
の出力を電流検出用の抵抗器Ｒ１と位相補正用のコンデ
ンサＣ１とから成る並列回路によって構成される電流検
出回路を通じて負荷に電圧を印加し、負荷にながれる電
流を電流検出回路に発生する電圧によって測定する構造
の電圧印加電流測定回路において、電流検出用の抵抗器
Ｒ１に発生する電圧をアナログ減算回路で取出すと共
に、このアナログ減算回路の出力側に電流検出回路と同
等のダミー回路を接続し、このダミー回路から負荷１及
びバイパスコンデンサＣ２に流れる電流Ｉ1 と同等の電
流Ｉ3 を取出し、この電流Ｉ3 を電流−電圧変換器で電
圧に変換し、電流測定値を得る構造としたものである。
の出力を電流検出用の抵抗器Ｒ１と位相補正用のコンデ
ンサＣ１とから成る並列回路によって構成される電流検
出回路を通じて負荷に電圧を印加し、負荷にながれる電
流を電流検出回路に発生する電圧によって測定する構造
の電圧印加電流測定回路において、電流検出用の抵抗器
Ｒ１に発生する電圧をアナログ減算回路で取出すと共
に、このアナログ減算回路の出力側に電流検出回路と同
等のダミー回路を接続し、このダミー回路から負荷１及
びバイパスコンデンサＣ２に流れる電流Ｉ1 と同等の電
流Ｉ3 を取出し、この電流Ｉ3 を電流−電圧変換器で電
圧に変換し、電流測定値を得る構造としたものである。
【００１５】この発明の構成によれば電流検出用の抵抗
器Ｒ１とダミー回路を構成する抵抗器には同一の電圧降
下が与えられる。また位相補正用のコンデンサＣ１とダ
ミー回路に接続したコンデンサにも同等の充放電電流が
流れる。この結果、ダミー回路の出力側には負荷にパル
ス状の大きな電流ＩL が流れた直後でも電流検出用の抵
抗器Ｒ１を通って負荷に流れる電流Ｉ1 と等価な電流が
取出される。これによりパルス状の電流ＩL が流れた後
のわずかな時間の間に静止時の微小電流を測定すること
ができる。
器Ｒ１とダミー回路を構成する抵抗器には同一の電圧降
下が与えられる。また位相補正用のコンデンサＣ１とダ
ミー回路に接続したコンデンサにも同等の充放電電流が
流れる。この結果、ダミー回路の出力側には負荷にパル
ス状の大きな電流ＩL が流れた直後でも電流検出用の抵
抗器Ｒ１を通って負荷に流れる電流Ｉ1 と等価な電流が
取出される。これによりパルス状の電流ＩL が流れた後
のわずかな時間の間に静止時の微小電流を測定すること
ができる。
【００１６】
【実施例】図１にこの発明の一実施例を示す。この発明
の特徴とする構成はアナログ減算回路Ａ２の出力側に電
流検出回路５と同等の回路構造を持ったダミー回路６を
接続し、このダミー回路６の出力を電流−電圧変換回路
７に供給する構造とした点である。
の特徴とする構成はアナログ減算回路Ａ２の出力側に電
流検出回路５と同等の回路構造を持ったダミー回路６を
接続し、このダミー回路６の出力を電流−電圧変換回路
７に供給する構造とした点である。
【００１７】電流検出回路５は従来の技術で説明したと
同様に電流検出用の抵抗器Ｒ１と、この抵抗器Ｒ１に並
列接続した位相補正用のコンデンサＣ１と、逆並列接続
したダイオードＤ１、Ｄ２とによって構成される。アナ
ログ減算回路Ａ２は差動増幅器によって構成することが
できる。演算増幅器Ａ１の出力電圧をＶA とすると、ア
ナログ減算回路Ａ２はＶA −Ｖ0 を演算する。つまり電
流検出回路５の出力電圧Ｖ1 はＶ1 ＝ＶA −Ａ0 とな
る。この結果、アナログ減算回路Ａ２の出力電圧Ｖ2 は
Ｖ2 ＝Ｖ1 となる。Ｖ1 はＶA とＶ0間の電位差である
のに対し、アナログ減算回路Ａ２の出力電圧Ｖ2 は共通
電位を基準とする電圧となる。
同様に電流検出用の抵抗器Ｒ１と、この抵抗器Ｒ１に並
列接続した位相補正用のコンデンサＣ１と、逆並列接続
したダイオードＤ１、Ｄ２とによって構成される。アナ
ログ減算回路Ａ２は差動増幅器によって構成することが
できる。演算増幅器Ａ１の出力電圧をＶA とすると、ア
ナログ減算回路Ａ２はＶA −Ｖ0 を演算する。つまり電
流検出回路５の出力電圧Ｖ1 はＶ1 ＝ＶA −Ａ0 とな
る。この結果、アナログ減算回路Ａ２の出力電圧Ｖ2 は
Ｖ2 ＝Ｖ1 となる。Ｖ1 はＶA とＶ0間の電位差である
のに対し、アナログ減算回路Ａ２の出力電圧Ｖ2 は共通
電位を基準とする電圧となる。
【００１８】ダミー回路６は電流検出回路５の抵抗器Ｒ
１とコンデンサＣ１と同じ抵抗値と容量を持つ抵抗器Ｒ
１′とコンデンサＣ１′及びダイオードＤ１′、Ｄ２′
とによって構成する。電流−電圧変換回路７は演算増幅
器Ａ３と帰還抵抗器Ｒ２とによって構成することができ
る。尚、必要に応じて帰還回路には電圧リミッタ７Ａを
並列接続することもある。この電圧リミッタは定電圧ダ
イオードを逆向に直列接続して構成することができ、帰
還抵抗器Ｒ２に発生する電圧が規定値を越えないように
制限し、これにより増幅器Ａ３を飽和させないように働
く。
１とコンデンサＣ１と同じ抵抗値と容量を持つ抵抗器Ｒ
１′とコンデンサＣ１′及びダイオードＤ１′、Ｄ２′
とによって構成する。電流−電圧変換回路７は演算増幅
器Ａ３と帰還抵抗器Ｒ２とによって構成することができ
る。尚、必要に応じて帰還回路には電圧リミッタ７Ａを
並列接続することもある。この電圧リミッタは定電圧ダ
イオードを逆向に直列接続して構成することができ、帰
還抵抗器Ｒ２に発生する電圧が規定値を越えないように
制限し、これにより増幅器Ａ３を飽和させないように働
く。
【００１９】ダミー回路６の出力端子を演算増幅器Ａ３
の反転入力端子に接続し、演算増幅器Ａ３の非反転入力
端子を共通電位に接続したから、演算増幅器Ａ３の反転
入力端子は共通電位となるように帰還が掛けられる。従
ってダミー回路６を構成する抵抗器Ｒ１′とコンデンサ
Ｃ１′にはアナログ減算回路Ａ２の出力電圧Ｖ2 がその
まま印加される。ここでＶ2 ＝Ｖ1 であるからダミー回
路６から電流−電圧変換回路７に流れ込む電流Ｉ3 は電
流検出回路５から負荷１に向って流れる電流Ｉ 1 と等し
い。
の反転入力端子に接続し、演算増幅器Ａ３の非反転入力
端子を共通電位に接続したから、演算増幅器Ａ３の反転
入力端子は共通電位となるように帰還が掛けられる。従
ってダミー回路６を構成する抵抗器Ｒ１′とコンデンサ
Ｃ１′にはアナログ減算回路Ａ２の出力電圧Ｖ2 がその
まま印加される。ここでＶ2 ＝Ｖ1 であるからダミー回
路６から電流−電圧変換回路７に流れ込む電流Ｉ3 は電
流検出回路５から負荷１に向って流れる電流Ｉ 1 と等し
い。
【００２０】つまり図５Ｄに示したように、負荷１に電
流ＩL が流れた直後の時点ｔ4 でバイパスコンデンサＣ
２に対する充電電流Ｉ1 の中のＩＲ１＋ＩＣ１＋ＩＤ１
＝０となるからＩ1 ＝Ｉ0 となる。時点ｔ4 以後はコン
デンサＣ１に充電された電荷が抵抗器Ｒ１を通じて放電
するがコンデンサＣ１の放電電流ＩＣ１が負荷１側に流
れ出すことはない。
流ＩL が流れた直後の時点ｔ4 でバイパスコンデンサＣ
２に対する充電電流Ｉ1 の中のＩＲ１＋ＩＣ１＋ＩＤ１
＝０となるからＩ1 ＝Ｉ0 となる。時点ｔ4 以後はコン
デンサＣ１に充電された電荷が抵抗器Ｒ１を通じて放電
するがコンデンサＣ１の放電電流ＩＣ１が負荷１側に流
れ出すことはない。
【００２１】ダミー回路６でも電流検出回路５と同様の
動作が行なわれ電流Ｉ3 を出力する。この電流Ｉ3 は上
述したようにＩ1 に等しい。従って時点ｔ4 以後の状態
ではＩ1 ＝Ｉ0 となるため電流検出回路５及びダミー回
路６の双方において、コンデンサＣ１とＣ１′が共に放
電している状態でも電流−電圧変換回路７にはＩ0 ＝Ｉ
3 の関係にある電流Ｉ3 が流れ込む。よって電流−電圧
変換回路７では電流Ｉ 3 を帰還抵抗器Ｒ２の抵抗値ｒ2
で規定される電圧Ｖ3 ＝Ｉ3 ・ｒ3 に変換し、電圧Ｖ3
を出力する。電圧Ｖ3 は Ｖ3 ＝Ｉ3 ・ｒ2 ＝Ｉ0 ・ｒ2 となるなから Ｉ0 ＝Ｖ3 ／ｒ2 となり、電流Ｉ0 を測定することができる。
動作が行なわれ電流Ｉ3 を出力する。この電流Ｉ3 は上
述したようにＩ1 に等しい。従って時点ｔ4 以後の状態
ではＩ1 ＝Ｉ0 となるため電流検出回路５及びダミー回
路６の双方において、コンデンサＣ１とＣ１′が共に放
電している状態でも電流−電圧変換回路７にはＩ0 ＝Ｉ
3 の関係にある電流Ｉ3 が流れ込む。よって電流−電圧
変換回路７では電流Ｉ 3 を帰還抵抗器Ｒ２の抵抗値ｒ2
で規定される電圧Ｖ3 ＝Ｉ3 ・ｒ3 に変換し、電圧Ｖ3
を出力する。電圧Ｖ3 は Ｖ3 ＝Ｉ3 ・ｒ2 ＝Ｉ0 ・ｒ2 となるなから Ｉ0 ＝Ｖ3 ／ｒ2 となり、電流Ｉ0 を測定することができる。
【００２２】電圧Ｖ3 は必要に応じてＡＤ変換器ＡＤＣ
によりデイジタル信号に変換すれば、デイジタル信号で
電流値を出力することができる。
によりデイジタル信号に変換すれば、デイジタル信号で
電流値を出力することができる。
【００２３】
【発明の効果】以上説明したように、この発明によれば
電流検出回路５のコンデンサＣ１が放電している状態で
も、このときダミー回路６から出力される電流Ｉ3 には
コンデンサＣ１（Ｃ１′）から放電される放電電流分を
含まない。よって負荷１に大きいパルス状の電流ＩL が
流れた直後の時点ｔ4 を経過した時点から負荷１の静止
状態における微小電流Ｉ0 を測定することができ、ＩＣ
の試験に要する時間を短縮することができる利点が得ら
れる。
電流検出回路５のコンデンサＣ１が放電している状態で
も、このときダミー回路６から出力される電流Ｉ3 には
コンデンサＣ１（Ｃ１′）から放電される放電電流分を
含まない。よって負荷１に大きいパルス状の電流ＩL が
流れた直後の時点ｔ4 を経過した時点から負荷１の静止
状態における微小電流Ｉ0 を測定することができ、ＩＣ
の試験に要する時間を短縮することができる利点が得ら
れる。
【００２４】尚、上述の実施例では電流検出回路５の抵
抗器Ｒ１の抵抗値が固定の場合を説明したが、抵抗器Ｒ
１に対して他の抵抗器を順次並列接続する切換回路を設
け、抵抗器Ｒ１の抵抗値を変化させて電流の測定レンジ
を切換るように構成することができる。この場合にはダ
ミー回路６にも連動して切換動作を行なう抵抗切換回路
を設ける必要がある。また電流−電圧変換回路７にも帰
還抵抗器Ｒ２の抵抗値を切換るレンジ切換手段を設ける
ことができる。
抗器Ｒ１の抵抗値が固定の場合を説明したが、抵抗器Ｒ
１に対して他の抵抗器を順次並列接続する切換回路を設
け、抵抗器Ｒ１の抵抗値を変化させて電流の測定レンジ
を切換るように構成することができる。この場合にはダ
ミー回路６にも連動して切換動作を行なう抵抗切換回路
を設ける必要がある。また電流−電圧変換回路７にも帰
還抵抗器Ｒ２の抵抗値を切換るレンジ切換手段を設ける
ことができる。
【図１】この発明の一実施例を示す接続図。
【図２】従来の技術を説明するための接続図。
【図３】従来の技術の動作を説明するための波形図。
【図４】従来の技術の動作を説明するための周波数−利
得特性を示すグラフ。
得特性を示すグラフ。
【図５】従来の技術の動作を説明するための波形図。
１ 負荷 ２ 直流電圧源 ３ 帰還回路 ５ 電流検出回路 ６ ダミー回路 Ａ２ アナログ減算回路 ７ 電流−電圧変換回路
Claims (1)
- 【請求項１】 電圧電流特性を測定すべき負荷に演算増
幅器を通じて所定の直流電圧を与える直流電圧源と、上
記負荷に与えた電圧を上記演算増幅器に帰還させ、負荷
に与える電圧の変動を抑制する帰還回路と、演算増幅器
の出力端子と上記負荷との間に直列接続され演算増幅器
から負荷に与えられる電流を検出する電流検出用の抵抗
器及び、この電流検出用の抵抗器に並列に接続された位
相補正用のコンデンサ、パルス状の高電流を流すための
逆並列接続されたダイオードを具備した電流検出回路
と、この電流検出回路に発生する電圧を共通電位を基準
とする電圧に変換して取出すアナログ減算回路とによっ
て構成される電圧印加電流測定回路において、 上記アナログ減算回路の出力側に上記電流検出回路と同
等の構成を具備したダミー回路を設け、このダミー回路
から出力される電流を電流−電圧変換回路によって電圧
に変換して取出すように構成したことを特徴とする電圧
印加電流測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06031993A JP3312763B2 (ja) | 1993-03-19 | 1993-03-19 | 電圧印加電流測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06031993A JP3312763B2 (ja) | 1993-03-19 | 1993-03-19 | 電圧印加電流測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06273476A true JPH06273476A (ja) | 1994-09-30 |
| JP3312763B2 JP3312763B2 (ja) | 2002-08-12 |
Family
ID=13138743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06031993A Expired - Fee Related JP3312763B2 (ja) | 1993-03-19 | 1993-03-19 | 電圧印加電流測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3312763B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11174127A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Electron Eng Co Ltd | 電子デバイスへの負荷電流出力回路およびｉｃテスタ |
| US6255839B1 (en) | 1997-12-12 | 2001-07-03 | Advantest Corporation | Voltage applied type current measuring circuit in an IC testing apparatus |
| WO2016052605A1 (ja) * | 2014-10-03 | 2016-04-07 | 太陽誘電株式会社 | 太陽光発電システム用のセンサユニット及び監視システム |
| JP2022189584A (ja) * | 2021-06-11 | 2022-12-22 | 矢崎総業株式会社 | 電流検出装置及び電源装置 |
-
1993
- 1993-03-19 JP JP06031993A patent/JP3312763B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11174127A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Electron Eng Co Ltd | 電子デバイスへの負荷電流出力回路およびｉｃテスタ |
| US6255839B1 (en) | 1997-12-12 | 2001-07-03 | Advantest Corporation | Voltage applied type current measuring circuit in an IC testing apparatus |
| WO2016052605A1 (ja) * | 2014-10-03 | 2016-04-07 | 太陽誘電株式会社 | 太陽光発電システム用のセンサユニット及び監視システム |
| JP2022189584A (ja) * | 2021-06-11 | 2022-12-22 | 矢崎総業株式会社 | 電流検出装置及び電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3312763B2 (ja) | 2002-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3198944B2 (ja) | スイッチング電源装置 | |
| EP0540052B1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| JPS6057106B2 (ja) | オ−トゼロ積分器 | |
| US11955897B2 (en) | Resonant DC-DC converter with average half cycle control | |
| US20040135567A1 (en) | Switching regulator and slope correcting circuit | |
| JP3072880B2 (ja) | Ｉｃ試験用電圧発生回路 | |
| JP2503598B2 (ja) | ピ―ク電圧保持回路 | |
| KR20100027370A (ko) | 안정도 보상 회로 및 이를 포함하는 ｄｃ-ｄｃ 컨버터 | |
| US9374007B2 (en) | DC/DC converter | |
| US4417160A (en) | Offset compensation apparatus for biasing an analog comparator | |
| JP3312763B2 (ja) | 電圧印加電流測定回路 | |
| US5874827A (en) | Voltage supply circuit for a load absorbing high tentative peak current | |
| JP3390533B2 (ja) | 電圧印加電流測定回路 | |
| JP2001343402A (ja) | 直流電流検出器 | |
| US20230070846A1 (en) | Systems and methods for power detection | |
| JP3352048B2 (ja) | スイッチング電源用制御回路 | |
| JP3386047B2 (ja) | スイッチング電源装置 | |
| JP2902653B2 (ja) | 直流電源装置 | |
| JPS5815980B2 (ja) | アナログ・ディジタル変換器 | |
| JPH06334493A (ja) | クランプ回路 | |
| JPH0744248A (ja) | 定電圧回路 | |
| JPS6023733Y2 (ja) | 電源電圧監視回路 | |
| JPS63194411A (ja) | 遅延時間制御回路 | |
| JPS6322264B2 (ja) | ||
| JP2623890B2 (ja) | 鋸歯状波発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011204 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020423 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |