JP2503598B2 - ピ―ク電圧保持回路 - Google Patents
ピ―ク電圧保持回路Info
- Publication number
- JP2503598B2 JP2503598B2 JP63198310A JP19831088A JP2503598B2 JP 2503598 B2 JP2503598 B2 JP 2503598B2 JP 63198310 A JP63198310 A JP 63198310A JP 19831088 A JP19831088 A JP 19831088A JP 2503598 B2 JP2503598 B2 JP 2503598B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- circuit
- voltage holding
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 90
- 238000010586 diagram Methods 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はピーク電圧保持回路、特にコンデンサを利用
したピーク電圧保持回路に関し、しかもホールド特性に
リークを持ったピーク電圧保持回路に関する。
したピーク電圧保持回路に関し、しかもホールド特性に
リークを持ったピーク電圧保持回路に関する。
コンデンサと増幅器を用いたピーク電圧保持回路は、
アナログ入力電圧を整流機能を有する増幅器を介してコ
ンデンサに印加し、コンデンサが保持している電圧より
もアナログ入力電圧の方が低い場合には増幅器の整流作
用により回路が導通せずにコンデンサは以前の電圧を保
持し続け、逆にコンデンサが保持している電圧よりもア
ナログ入力電圧の方が高い場合には増幅器の整流作用に
より回路が導通してコンデンサをアナログ入力電圧まで
充電することによって、これまでに印加されたアナログ
入力電圧の最大値コンデンサに保持するものである。
アナログ入力電圧を整流機能を有する増幅器を介してコ
ンデンサに印加し、コンデンサが保持している電圧より
もアナログ入力電圧の方が低い場合には増幅器の整流作
用により回路が導通せずにコンデンサは以前の電圧を保
持し続け、逆にコンデンサが保持している電圧よりもア
ナログ入力電圧の方が高い場合には増幅器の整流作用に
より回路が導通してコンデンサをアナログ入力電圧まで
充電することによって、これまでに印加されたアナログ
入力電圧の最大値コンデンサに保持するものである。
コンデンサと増幅器を用いたピーク電圧保持回路の一
例を第５図に示す。同図中11は電圧保持コンデンサ、13
及び14は増幅器、15及び16は整流器、10はアナログ入力
電圧VXの入力端子、20はピーク値電圧VPの出力端子であ
る。また、増幅器13及び14はそれぞれ利得１の非反転増
幅回路を構成し、増幅器14の出力は増幅器13の反転入力
端子にも接続されている。
例を第５図に示す。同図中11は電圧保持コンデンサ、13
及び14は増幅器、15及び16は整流器、10はアナログ入力
電圧VXの入力端子、20はピーク値電圧VPの出力端子であ
る。また、増幅器13及び14はそれぞれ利得１の非反転増
幅回路を構成し、増幅器14の出力は増幅器13の反転入力
端子にも接続されている。
以下第５図に従って動作を説明する。まず、入力端子
10にアナログ入力電圧VXが印加されると、増幅器13の出
力電圧V2はVXに等しくなる。この時、増幅器13の電力電
圧V2の値が電圧保持コンデンサ11が保持している電圧V1
より高い時には整流器16が導通して電圧保持コンデンサ
11はさらに充電されることになる。ところが、整流器を
通しての充電であるため電圧保持コンデンサ11の電圧V1
は増幅器13の出力電圧V2より整流器の閾値電圧VTだけ小
さな値、すなわちV2−VTまでしか充電されない。
10にアナログ入力電圧VXが印加されると、増幅器13の出
力電圧V2はVXに等しくなる。この時、増幅器13の電力電
圧V2の値が電圧保持コンデンサ11が保持している電圧V1
より高い時には整流器16が導通して電圧保持コンデンサ
11はさらに充電されることになる。ところが、整流器を
通しての充電であるため電圧保持コンデンサ11の電圧V1
は増幅器13の出力電圧V2より整流器の閾値電圧VTだけ小
さな値、すなわちV2−VTまでしか充電されない。
ところで、増幅器13の出力電圧V2はアナログ入力電圧
VXに等しく、かつ増幅器14の出力電圧VPは電圧保持コン
デンサ11の保持している電圧V1に等しくなることから、
増幅器14の出力電圧VPはVX−VTとなる。一方、増幅器14
の出力は増幅器13の反転入力端子に帰還されているた
め、増幅器13の反転入力端子の印加電圧は増幅器14の出
力電圧VP、すなわちVX−VTとなる。増幅器13の非反転入
力端子の印加電圧はアナログ入力電圧VXであるから、増
幅器13の反転入力端子と非反転入力端子への印加電圧は
不平衡状態となり、印加電圧の差はVTとなる。従って、
増幅器13は反転入力端子と非反転入力端子への印加電圧
の差によってその出力電圧が変化することになる。増幅
器13の出力電圧の変化は増幅器14を通して増幅器13の反
転入力端子に帰還され、増幅器13の反転入力端子に印加
される電圧がアナログ入力電圧VXに等しくなった時点で
平衡状態となって増幅器13の出力電圧の変化は止まる。
最終的に増幅器13の出力電圧V2の値はVX＋VTとなり、電
圧保持コンデンサ11の保持電圧V1の値はV2となってアナ
ログ入力電圧に等しくなる。従って、アナログ入力電圧
VXの最大値をVXPとすると電圧保持コンデンサ11の保持
電圧V1はVXPまで上昇し、同時に増幅器14の出力電圧VP
もVXPまで上昇することになる。この時の増幅器13の出
力電圧V2は先に述べた増幅器14からの帰還作用によって
VXP＋VTとなっている。
VXに等しく、かつ増幅器14の出力電圧VPは電圧保持コン
デンサ11の保持している電圧V1に等しくなることから、
増幅器14の出力電圧VPはVX−VTとなる。一方、増幅器14
の出力は増幅器13の反転入力端子に帰還されているた
め、増幅器13の反転入力端子の印加電圧は増幅器14の出
力電圧VP、すなわちVX−VTとなる。増幅器13の非反転入
力端子の印加電圧はアナログ入力電圧VXであるから、増
幅器13の反転入力端子と非反転入力端子への印加電圧は
不平衡状態となり、印加電圧の差はVTとなる。従って、
増幅器13は反転入力端子と非反転入力端子への印加電圧
の差によってその出力電圧が変化することになる。増幅
器13の出力電圧の変化は増幅器14を通して増幅器13の反
転入力端子に帰還され、増幅器13の反転入力端子に印加
される電圧がアナログ入力電圧VXに等しくなった時点で
平衡状態となって増幅器13の出力電圧の変化は止まる。
最終的に増幅器13の出力電圧V2の値はVX＋VTとなり、電
圧保持コンデンサ11の保持電圧V1の値はV2となってアナ
ログ入力電圧に等しくなる。従って、アナログ入力電圧
VXの最大値をVXPとすると電圧保持コンデンサ11の保持
電圧V1はVXPまで上昇し、同時に増幅器14の出力電圧VP
もVXPまで上昇することになる。この時の増幅器13の出
力電圧V2は先に述べた増幅器14からの帰還作用によって
VXP＋VTとなっている。
次に、アナログ入力電圧VXの値が最大値VXPより小さ
くなると、増幅器13の出力電圧がVXP＋VTより低くなっ
て整流器16は逆バイアス状態となって非導通となる。従
って入力電圧の変化は電圧保持コンデンサ11には伝わら
ず、電圧保持コンデンサはアナログ入力電圧VXの最大値
VXPの値を保持し続ける。
くなると、増幅器13の出力電圧がVXP＋VTより低くなっ
て整流器16は逆バイアス状態となって非導通となる。従
って入力電圧の変化は電圧保持コンデンサ11には伝わら
ず、電圧保持コンデンサはアナログ入力電圧VXの最大値
VXPの値を保持し続ける。
ところで、整流器15はアナログ入力電圧VXの値が負に
なった時に増幅器13の出力が負側に振れないようにクラ
ンプするものである。
なった時に増幅器13の出力が負側に振れないようにクラ
ンプするものである。
上述した従来のピーク電圧保持回路のホールド特性に
リークを持たせる場合には、従来電圧保持コンデンサと
並列に抵抗を接続して電圧保持コンデンサに蓄えた電荷
を徐々に放電させることが行なわれている。このような
リーク回路を第６図に示す。第６図で21は抵抗で、電圧
保持コンデンサ11に蓄えられた電荷のリーク経路を構成
する。16は電荷の逆流を阻止するためのダイオードで、
第５図に示すダイオード16と同じものである。抵抗21の
抵抗値は、抵抗21と電圧保持コンデンサ11とで構成され
るリーク時定数が必要とされるリーク特性を満足するよ
うに決めるが、通常106オーム以上の高抵抗となる。
リークを持たせる場合には、従来電圧保持コンデンサと
並列に抵抗を接続して電圧保持コンデンサに蓄えた電荷
を徐々に放電させることが行なわれている。このような
リーク回路を第６図に示す。第６図で21は抵抗で、電圧
保持コンデンサ11に蓄えられた電荷のリーク経路を構成
する。16は電荷の逆流を阻止するためのダイオードで、
第５図に示すダイオード16と同じものである。抵抗21の
抵抗値は、抵抗21と電圧保持コンデンサ11とで構成され
るリーク時定数が必要とされるリーク特性を満足するよ
うに決めるが、通常106オーム以上の高抵抗となる。
ところで、リークを持ったピーク電圧保持回路をモノ
リシック集積回路で構成する場合、抵抗値の大きい抵抗
素子を構成するためには特別な工程を必要とし、面積も
大きくなる。また、このような高抵抗は製造上その抵抗
値を一定に保つことがむずかしく、従って製品ごとにリ
ーク特性にバラツキを生じやすくこのようなリーク回路
の設計は非常に困難であるという欠点があった。
リシック集積回路で構成する場合、抵抗値の大きい抵抗
素子を構成するためには特別な工程を必要とし、面積も
大きくなる。また、このような高抵抗は製造上その抵抗
値を一定に保つことがむずかしく、従って製品ごとにリ
ーク特性にバラツキを生じやすくこのようなリーク回路
の設計は非常に困難であるという欠点があった。
本発明によるピーク電圧保持回路は、アナログ入力電
圧を整流する整流回路と、前記整流回路の出力端子に一
端が接続され、電源ラインに他端が接続された電圧保持
コンデンサと、前記電圧保持コンデンサの保持電圧を出
力する出力回路と、前記電圧保持コンデンサに接続され
たリーク回路とを有するピーク電圧保持回路において、
前記リーク回路は、第１の電流に比例した第２の電流を
発生する電流ミラー回路と、リーク用コンデンサと、前
記リーク用コンデンサに接続され、第１の状態のときは
前記電流ミラー回路と前記リーク用コンデンサとの間に
電流通路を形成して前記第１の電流を発生せしめ、第２
の状態のときは前記電流通路を切断して前記第１の電流
の発生を停止せしめるとともに前記リーク用コンデンサ
と電源ラインとの間に電流通路を形成するスイッチ回路
とを含み、前記第２の電流により前記電圧保持コンデン
サを放電せしめる構成であり、前記スイッチ回路は常に
前記第１の状態と第２の状態を相補的にとり、前記リー
ク用コンデンサに流入した電荷に見合う量の電荷を電圧
保持コンデンサから流出させる動作をくりかえすことに
よって、前記電圧保持コンデンサに蓄えられていた電荷
を減少せしめ、ピーク電圧保持回路が保持している電圧
を徐々に減少させるようにしたことを特徴とし、前記リ
ークコンデンサに流入する電荷の量と前記電圧保持コン
デンサから流出する電荷の量の比を前記電流ミラー回路
で制御するようにしたことを特徴とする。
圧を整流する整流回路と、前記整流回路の出力端子に一
端が接続され、電源ラインに他端が接続された電圧保持
コンデンサと、前記電圧保持コンデンサの保持電圧を出
力する出力回路と、前記電圧保持コンデンサに接続され
たリーク回路とを有するピーク電圧保持回路において、
前記リーク回路は、第１の電流に比例した第２の電流を
発生する電流ミラー回路と、リーク用コンデンサと、前
記リーク用コンデンサに接続され、第１の状態のときは
前記電流ミラー回路と前記リーク用コンデンサとの間に
電流通路を形成して前記第１の電流を発生せしめ、第２
の状態のときは前記電流通路を切断して前記第１の電流
の発生を停止せしめるとともに前記リーク用コンデンサ
と電源ラインとの間に電流通路を形成するスイッチ回路
とを含み、前記第２の電流により前記電圧保持コンデン
サを放電せしめる構成であり、前記スイッチ回路は常に
前記第１の状態と第２の状態を相補的にとり、前記リー
ク用コンデンサに流入した電荷に見合う量の電荷を電圧
保持コンデンサから流出させる動作をくりかえすことに
よって、前記電圧保持コンデンサに蓄えられていた電荷
を減少せしめ、ピーク電圧保持回路が保持している電圧
を徐々に減少させるようにしたことを特徴とし、前記リ
ークコンデンサに流入する電荷の量と前記電圧保持コン
デンサから流出する電荷の量の比を前記電流ミラー回路
で制御するようにしたことを特徴とする。
以下図面に従って本発明の詳細について説明する。第
１図は本発明によるピーク電圧保持回路の一例である。
同図中10はアナログ入力電圧VXの入力端子、11は電圧保
持コンデンサ、13及び14は増幅器、15及び16は整流器、
20はピーク電圧VPの出力端子である。また、増幅器13及
び増幅器14はそれぞれ利得１の非反転増幅回路を構成
し、増幅器14の出力は増幅器13の反転入力端子にも接続
されている。さらに12はリーク特性を決めるためのリー
ク用コンデンサ、17及び18はスイッチで制御回路31によ
ってその開閉が制御される。50は電流ミラー回路でトラ
ンジスタM1とM2及びトランジスタM3とM4とで構成され
る。
１図は本発明によるピーク電圧保持回路の一例である。
同図中10はアナログ入力電圧VXの入力端子、11は電圧保
持コンデンサ、13及び14は増幅器、15及び16は整流器、
20はピーク電圧VPの出力端子である。また、増幅器13及
び増幅器14はそれぞれ利得１の非反転増幅回路を構成
し、増幅器14の出力は増幅器13の反転入力端子にも接続
されている。さらに12はリーク特性を決めるためのリー
ク用コンデンサ、17及び18はスイッチで制御回路31によ
ってその開閉が制御される。50は電流ミラー回路でトラ
ンジスタM1とM2及びトランジスタM3とM4とで構成され
る。
以下第１図に従って動作を説明する。まず、入力端子
10にアナログ入力電圧VXが印加されると増幅器13の出力
電圧V2はVXに等しくなる。この時増幅器13の出力電圧V2
の値が電圧保持コンデンサ11が保持している電圧V1より
高い時には整流器16が導通して電圧保持コンデンサ11は
さらに充電されることになる。ところが整流器６を通し
ての充電であるため、電圧保持コンデンサ11の電圧V1は
増幅器13の出力電圧V2より整流器の閾値電圧VTだけ小さ
な値、すなわちV2−VTまでしか充電されない。ところ
で、増幅器13の出力電圧V2はアナログ入力電圧VXに等し
く、かつ増幅器14の出力電圧VPは電圧保持コンデンサ11
が保持している電圧V1に等しくなることから、増幅器14
の出力電圧VPはVX−VTとなる。一方、増幅器14の出力は
増幅器13の反転入力端子に帰還されているため、増幅器
13の反転入力端子の印加電圧は増幅器14の出力電圧VP、
すなわちVX−VTとなる。増幅器13の非反転入力端子の印
加電圧はアナログ入力電圧VXであるから、増幅器13の反
転入力端子と非反転入力端子への印加電圧は不平衡状態
となり、印加電圧の差はVTとなる。従って、増幅器13は
反転入力端子と非反転入力端子への印加電圧の差によっ
て出力が変化することになる。増幅器13の出力電圧の変
化は増幅器14を通して増幅器13の反転入力端子に帰還さ
れ、増幅器13の反転入力端子に印加される電圧がアナロ
グ入力電圧VXに等しくなった時点で平衡状態となって増
幅器13の出力電圧の変化は止まる。最終的に増幅器13の
出力電圧V2の値はVX＋VTとなり、電圧保持コンデンサ11
の保持電圧V1はVXとなってアナログ入力電圧に等しくな
る。従って、アナログ入力電圧VXの最大値をVXPとする
と、電圧保持コンデンサ11の保持電圧V1はVXPまで上昇
し、同時に増幅器14の出力電圧VPもVXPまで上昇するこ
とになる。この時の増幅器13の出力電圧V2は先に述べた
増幅器14からの帰還作用によってVXP＋VTとなってい
る。次に、アナログ入力電圧VXが最大値VXPより低くな
ると、増幅器13の出力電圧V2がVXPより低くなって整流
器16は逆バイアス状態となって非導通となる。従って入
力電圧の変化は電圧保持コンデンサ11には伝わらず、電
圧保持コンデンサ11はアナログ入力電圧のVXの最大値V
XPの値を保持し続ける。ところで、整流器15はアナログ
入力電圧VXが負となった時に増幅器13の出力が負側に振
れないようにクランプするためのものである。
10にアナログ入力電圧VXが印加されると増幅器13の出力
電圧V2はVXに等しくなる。この時増幅器13の出力電圧V2
の値が電圧保持コンデンサ11が保持している電圧V1より
高い時には整流器16が導通して電圧保持コンデンサ11は
さらに充電されることになる。ところが整流器６を通し
ての充電であるため、電圧保持コンデンサ11の電圧V1は
増幅器13の出力電圧V2より整流器の閾値電圧VTだけ小さ
な値、すなわちV2−VTまでしか充電されない。ところ
で、増幅器13の出力電圧V2はアナログ入力電圧VXに等し
く、かつ増幅器14の出力電圧VPは電圧保持コンデンサ11
が保持している電圧V1に等しくなることから、増幅器14
の出力電圧VPはVX−VTとなる。一方、増幅器14の出力は
増幅器13の反転入力端子に帰還されているため、増幅器
13の反転入力端子の印加電圧は増幅器14の出力電圧VP、
すなわちVX−VTとなる。増幅器13の非反転入力端子の印
加電圧はアナログ入力電圧VXであるから、増幅器13の反
転入力端子と非反転入力端子への印加電圧は不平衡状態
となり、印加電圧の差はVTとなる。従って、増幅器13は
反転入力端子と非反転入力端子への印加電圧の差によっ
て出力が変化することになる。増幅器13の出力電圧の変
化は増幅器14を通して増幅器13の反転入力端子に帰還さ
れ、増幅器13の反転入力端子に印加される電圧がアナロ
グ入力電圧VXに等しくなった時点で平衡状態となって増
幅器13の出力電圧の変化は止まる。最終的に増幅器13の
出力電圧V2の値はVX＋VTとなり、電圧保持コンデンサ11
の保持電圧V1はVXとなってアナログ入力電圧に等しくな
る。従って、アナログ入力電圧VXの最大値をVXPとする
と、電圧保持コンデンサ11の保持電圧V1はVXPまで上昇
し、同時に増幅器14の出力電圧VPもVXPまで上昇するこ
とになる。この時の増幅器13の出力電圧V2は先に述べた
増幅器14からの帰還作用によってVXP＋VTとなってい
る。次に、アナログ入力電圧VXが最大値VXPより低くな
ると、増幅器13の出力電圧V2がVXPより低くなって整流
器16は逆バイアス状態となって非導通となる。従って入
力電圧の変化は電圧保持コンデンサ11には伝わらず、電
圧保持コンデンサ11はアナログ入力電圧のVXの最大値V
XPの値を保持し続ける。ところで、整流器15はアナログ
入力電圧VXが負となった時に増幅器13の出力が負側に振
れないようにクランプするためのものである。
ところで、上述したアナログ入力電圧VXのピーク電圧
のホールド動作と平行してリーク動作が同時に行なわれ
る。第３図は本発明によるピーク電圧保持回路のリーク
動作を制御するための各制御信号を示したタイミング図
で、それぞれ（１）は制御信号、（２）は第１のスイッ
チの開閉信号、（３）は第２のスイッチの開閉信号、
（４）はホールド出力電圧VPの波形を示している。以下
第１図と第３図に従ってリーク動作について説明する。
まず、電圧保持コンデンサ11が保持している電圧の初期
値をV10とし、t0の期間第２のスイッチ18が閉じられて
リーク用コンデンサ12に蓄えられている電荷をすべて放
電させる。次にt1の期間第２のスイッチが開き、同時に
第１のスイッチ17が閉じられる。すると、リーク用コン
デンサ12は電流ミラー回路50を構成するトランジスタM1
を通して充電される。ここでトランジスタM1とトランジ
スタM2はゲートが共通であることからトランジスタM1に
流れた充電電流i1に見合う電流i2がトランジスタM2に流
れる。トランジスタM2に流れた電流i2はトランジスタM3
をも流れ、従ってトランジスタM3とゲートが共通である
トランジスタM4にはトランジスタM2とM3に流れた電流i2
に見合う電流i3が流れることになる。
のホールド動作と平行してリーク動作が同時に行なわれ
る。第３図は本発明によるピーク電圧保持回路のリーク
動作を制御するための各制御信号を示したタイミング図
で、それぞれ（１）は制御信号、（２）は第１のスイッ
チの開閉信号、（３）は第２のスイッチの開閉信号、
（４）はホールド出力電圧VPの波形を示している。以下
第１図と第３図に従ってリーク動作について説明する。
まず、電圧保持コンデンサ11が保持している電圧の初期
値をV10とし、t0の期間第２のスイッチ18が閉じられて
リーク用コンデンサ12に蓄えられている電荷をすべて放
電させる。次にt1の期間第２のスイッチが開き、同時に
第１のスイッチ17が閉じられる。すると、リーク用コン
デンサ12は電流ミラー回路50を構成するトランジスタM1
を通して充電される。ここでトランジスタM1とトランジ
スタM2はゲートが共通であることからトランジスタM1に
流れた充電電流i1に見合う電流i2がトランジスタM2に流
れる。トランジスタM2に流れた電流i2はトランジスタM3
をも流れ、従ってトランジスタM3とゲートが共通である
トランジスタM4にはトランジスタM2とM3に流れた電流i2
に見合う電流i3が流れることになる。
ところで、トランジスタM1のゲート長（Ｌ）をL1、ゲ
ート幅（Ｗ）をW1とし、トランジスタM1のＬとＷをそれ
ぞれL2,W2とすると（１）式の関係が成り立つ。
ート幅（Ｗ）をW1とし、トランジスタM1のＬとＷをそれ
ぞれL2,W2とすると（１）式の関係が成り立つ。
ここでL1＝L2，k1W1＝W2とするとi1とi2との関係は
（２）式で表わされる。
（２）式で表わされる。
同様にトランジスタM3のＬとＷをそれぞれL3,W3、トラ
ンジスタM4のＬとＷをそれぞれL4,W4とし、L3＝L4＝
L1，k2W3＝W4とするとi2とi3との関係は（３）式で表わ
される。
ンジスタM4のＬとＷをそれぞれL4,W4とし、L3＝L4＝
L1，k2W3＝W4とするとi2とi3との関係は（３）式で表わ
される。
（２）式，（３）式よりi1とi3との関係は（４）式で表
わされる。
わされる。
以上のようにトランジスタM1に流れた充電電流i1とト
ランジスタM4に流れた電流i3は電流ミラー回路を構成す
るトランジスタのゲート幅（Ｗ）の比で決められること
になる。
ランジスタM4に流れた電流i3は電流ミラー回路を構成す
るトランジスタのゲート幅（Ｗ）の比で決められること
になる。
トランジスタM1に流れた充電電流i1によってリーク用
コンデンサ12に蓄えられた電荷Q12は、リーク用コンデ
ンサ12の容量をC12、トランジスタM1の閾値電圧をVT1と
すると（５）式で表わされる。
コンデンサ12に蓄えられた電荷Q12は、リーク用コンデ
ンサ12の容量をC12、トランジスタM1の閾値電圧をVT1と
すると（５）式で表わされる。
Q12＝C12（VCC−VT1） ……（５） 従って、トランジスタM4に流れる電流i3として電圧保
持コンデンサ11から流出した電荷QLは、（４）式，
（５）式より（６）式で表わされる。
持コンデンサ11から流出した電荷QLは、（４）式，
（５）式より（６）式で表わされる。
QL＝k1・k2・C12（VCC−VT1） ……（６） このとき、電圧保持コンデンサ11が保持している電圧
の変化量Vd1は、電圧保持コンデンサの容量をC11とする
と（６）式より（７）式で表わされる。
の変化量Vd1は、電圧保持コンデンサの容量をC11とする
と（６）式より（７）式で表わされる。
従って、電圧保持コンデンサ11が保持している電圧の
値はVd1だけ下がることになり、このときの電圧の値V11
は（８）式で表わされる。
値はVd1だけ下がることになり、このときの電圧の値V11
は（８）式で表わされる。
さらに第３図のt2の期間第１のスイッチ17が開き、同
時に第２のスイッチ18が閉じられる。するとt1の期間で
リーク用コンデンサ12に蓄えられた電荷Q12がすべて放
電され、リーク用コンデンサ12に蓄えられている電荷の
量は零となる。次にt3の期間第２のスイッチ18が開き、
同時に第１のスイッチ17が閉じられる。するとふたたび
リーク用コンデンサC12は電流ミラー回路50を構成する
トランジスタM1を通して充電され、トランジスタM1に流
れる電流i1に見合う電流i3がトランジスタM4を流れ、電
圧保持コンデンサ11が保持していた電荷の一部が流出す
ることになる。このとき電圧保持コンデンサが保持して
いる電圧の変化量Vd2は、前回の動作時と同様に（９）
式で表わされる。
時に第２のスイッチ18が閉じられる。するとt1の期間で
リーク用コンデンサ12に蓄えられた電荷Q12がすべて放
電され、リーク用コンデンサ12に蓄えられている電荷の
量は零となる。次にt3の期間第２のスイッチ18が開き、
同時に第１のスイッチ17が閉じられる。するとふたたび
リーク用コンデンサC12は電流ミラー回路50を構成する
トランジスタM1を通して充電され、トランジスタM1に流
れる電流i1に見合う電流i3がトランジスタM4を流れ、電
圧保持コンデンサ11が保持していた電荷の一部が流出す
ることになる。このとき電圧保持コンデンサが保持して
いる電圧の変化量Vd2は、前回の動作時と同様に（９）
式で表わされる。
従って、電圧保持コンデンサ11が保持している電圧は
さらに下がることになりこのときの電圧の値V12は（1
0）式で表わされる。
さらに下がることになりこのときの電圧の値V12は（1
0）式で表わされる。
以上説明してきたように、第２のスイッチ18と第１の
スイッチ17のそれぞれ１回の開閉動作によって、電圧保
持コンデンサ11の容量C1とリーク用コンデンサ12の容量
C12，電流ミラー回路を構成するトランジスタ対のゲー
ト幅（Ｗ）の比k1及びk2とで決まる一定の割合で電圧保
持コンデンサ11が保持している電圧の値が減少していく
ことになる。
スイッチ17のそれぞれ１回の開閉動作によって、電圧保
持コンデンサ11の容量C1とリーク用コンデンサ12の容量
C12，電流ミラー回路を構成するトランジスタ対のゲー
ト幅（Ｗ）の比k1及びk2とで決まる一定の割合で電圧保
持コンデンサ11が保持している電圧の値が減少していく
ことになる。
ところで、ピーク電圧保持回路のリーク特性はこれま
で述べてきた第２のスイッチ18と第１のスイッチ17のそ
れぞれ１回の開閉動作による電圧保持コンデンサ11の保
持している電圧の値の変化量Vdだけでなく、前記第２の
スイッチ18と第１のスイッチ17の開閉動作の周期tcとに
よって最終的に決まる。従って、単位時間内に行なわれ
る第２のスイッチと第１のスイッチの開閉動作の回数を
多くすれば、すなわち周期tcを短くすればそれだけ電圧
保持コンデンサが保持している電圧の値の変化を大きく
することができ、みかけ上のリーク時定数を小さくする
ことができる。逆に単位時間内に行なわれる第２のスイ
ッチと第１のスイッチの開閉動作の回数を少くすれば、
すなわち周期tcを長くすればそれだけ電圧保持コンデン
サが保持している電圧の値の変化を小さくすることがで
き、みかけ上のリーク時定数を大きくすることができ
る。また、本発明によるピーク電圧保持回路のホールド
出力電圧VPはこれまでに説明してきたように、第２のス
イッチ18と第１のスイッチ17のそれぞれ１回の開閉動作
毎に階段状に変化するが、リーク用コンデンサ12の容量
C12の値を電圧保持コンデンサ11の値に比べて小さくす
るか、もしくは電流ミラー回路を構成するトランジスタ
対のゲート幅（Ｗ）の比k1及びk2の値を１よりはるかに
小さくすることによって電圧保持コンデンサが保持して
いる電圧の変化量Vdを無視できるほど小さくし、さらに
第２のスイッチと第１のスイッチの開閉周期tcを小さく
することによってみかけのリーク時定数は同じでも１回
の変化量が小さい比較的変化のなめらかなリーク特性を
得ることができる。
で述べてきた第２のスイッチ18と第１のスイッチ17のそ
れぞれ１回の開閉動作による電圧保持コンデンサ11の保
持している電圧の値の変化量Vdだけでなく、前記第２の
スイッチ18と第１のスイッチ17の開閉動作の周期tcとに
よって最終的に決まる。従って、単位時間内に行なわれ
る第２のスイッチと第１のスイッチの開閉動作の回数を
多くすれば、すなわち周期tcを短くすればそれだけ電圧
保持コンデンサが保持している電圧の値の変化を大きく
することができ、みかけ上のリーク時定数を小さくする
ことができる。逆に単位時間内に行なわれる第２のスイ
ッチと第１のスイッチの開閉動作の回数を少くすれば、
すなわち周期tcを長くすればそれだけ電圧保持コンデン
サが保持している電圧の値の変化を小さくすることがで
き、みかけ上のリーク時定数を大きくすることができ
る。また、本発明によるピーク電圧保持回路のホールド
出力電圧VPはこれまでに説明してきたように、第２のス
イッチ18と第１のスイッチ17のそれぞれ１回の開閉動作
毎に階段状に変化するが、リーク用コンデンサ12の容量
C12の値を電圧保持コンデンサ11の値に比べて小さくす
るか、もしくは電流ミラー回路を構成するトランジスタ
対のゲート幅（Ｗ）の比k1及びk2の値を１よりはるかに
小さくすることによって電圧保持コンデンサが保持して
いる電圧の変化量Vdを無視できるほど小さくし、さらに
第２のスイッチと第１のスイッチの開閉周期tcを小さく
することによってみかけのリーク時定数は同じでも１回
の変化量が小さい比較的変化のなめらかなリーク特性を
得ることができる。
ところで、第１のスイッチと第２のスイッチの開閉は
第３図に示すタイミングで行なわれるが、同図に示すよ
うに第１のスイッチの閉期間t1,t3……と第２のスイッ
チの閉期間t0,t2……とは重ならないようにする必要が
ある。このような制御信号を発生する制御回路の一例を
第２図に示す。第２図でCDは期間信号を遅らせるための
コンデンサである。
第３図に示すタイミングで行なわれるが、同図に示すよ
うに第１のスイッチの閉期間t1,t3……と第２のスイッ
チの閉期間t0,t2……とは重ならないようにする必要が
ある。このような制御信号を発生する制御回路の一例を
第２図に示す。第２図でCDは期間信号を遅らせるための
コンデンサである。
第４図は本発明によるピーク電圧保持回路の別の実施
例である。第４図で11は電圧保持コンデンサ、14は増幅
器、19は比較器、32〜34はインバータ、35,37,39はそれ
ぞれＰ型MOSトランジスタ、36,38,40はそれぞれｎ型MOS
トランジスタで、35と36,37と38,39と40はそれぞれ相補
型MOSスイッチを構成し、37と38とで構成されるスイッ
チは第１図に示す第１のスイッチに相当し39と40とで構
成されるスイッチは同じく第２のスイッチに相当する。
12はリーク用コンデンサ、50は電流ミラー回路、31は第
１のスイッチ及び第２のスイッチの開閉を制御するため
の制御回路である。
例である。第４図で11は電圧保持コンデンサ、14は増幅
器、19は比較器、32〜34はインバータ、35,37,39はそれ
ぞれＰ型MOSトランジスタ、36,38,40はそれぞれｎ型MOS
トランジスタで、35と36,37と38,39と40はそれぞれ相補
型MOSスイッチを構成し、37と38とで構成されるスイッ
チは第１図に示す第１のスイッチに相当し39と40とで構
成されるスイッチは同じく第２のスイッチに相当する。
12はリーク用コンデンサ、50は電流ミラー回路、31は第
１のスイッチ及び第２のスイッチの開閉を制御するため
の制御回路である。
第４図のピーク電圧保持回路は、アナログ入力端子10
と電圧保持コンデンサ11との間にスイッチを設け、アナ
ログ入力電圧VXと電圧保持コンデンサ11が保持している
電圧V1との大小を比較器19で比較判定し、比較器19の出
力でＰ型MOSトランジスタ35とｎ型MOSトランジスタ36と
で構成されるスイッチの開閉を制御することによってア
ナログ入力電圧VXの最大値VXPを電圧保持コンデンサ11
で保持するものであって、リーク動作は第１図に示した
ピーク電圧保持回路と同様に行なわれる。
と電圧保持コンデンサ11との間にスイッチを設け、アナ
ログ入力電圧VXと電圧保持コンデンサ11が保持している
電圧V1との大小を比較器19で比較判定し、比較器19の出
力でＰ型MOSトランジスタ35とｎ型MOSトランジスタ36と
で構成されるスイッチの開閉を制御することによってア
ナログ入力電圧VXの最大値VXPを電圧保持コンデンサ11
で保持するものであって、リーク動作は第１図に示した
ピーク電圧保持回路と同様に行なわれる。
以上説明してきたように、本発明は電圧を保持する電
圧保持コンデンサとピーク電圧保持回路にリーク特性を
与えるためのリーク用コンデンサとの間に第１のスイッ
チを設け、さらに前記電圧保持コンデンサと前記第１の
スイッチとの間に電流ミラー回路を設け、さらにリーク
用コンデンサの両端に第２のスイッチを設け、前記第１
のスイッチと前記第２のスイッチを交互に開閉すること
によって、従来のピーク電圧保持回路のように高抵抗を
用いたリーク経路を構成する必要もなく、しかも電流ミ
ラー回路を構成するトランジスタ対のゲート幅の比を変
えることによって電圧保持コンデンサとリーク用コンデ
ンサの容量比を極端に大きくしなくても所定のリーク時
定数が得られるためモノリシック集積回路する場合に設
計精度の高いリーク特性を得ることができる。しかも本
発明は、電圧保持コンデンサの容量とリーク用コンデン
サの容量の比を変える、もしくは電流ミラー回路を構成
するトランジスタ対のゲート幅の比を変えることによっ
てみかけのリーク時定数を変えることができ、さらに第
１のスイッチと第２のスイッチの開閉動作の周期を変え
ることによってもみかけのリーク時定数を変えることが
できるなど設計の自由度が大きく、本発明のもたらす効
果は非常に大きい。
圧保持コンデンサとピーク電圧保持回路にリーク特性を
与えるためのリーク用コンデンサとの間に第１のスイッ
チを設け、さらに前記電圧保持コンデンサと前記第１の
スイッチとの間に電流ミラー回路を設け、さらにリーク
用コンデンサの両端に第２のスイッチを設け、前記第１
のスイッチと前記第２のスイッチを交互に開閉すること
によって、従来のピーク電圧保持回路のように高抵抗を
用いたリーク経路を構成する必要もなく、しかも電流ミ
ラー回路を構成するトランジスタ対のゲート幅の比を変
えることによって電圧保持コンデンサとリーク用コンデ
ンサの容量比を極端に大きくしなくても所定のリーク時
定数が得られるためモノリシック集積回路する場合に設
計精度の高いリーク特性を得ることができる。しかも本
発明は、電圧保持コンデンサの容量とリーク用コンデン
サの容量の比を変える、もしくは電流ミラー回路を構成
するトランジスタ対のゲート幅の比を変えることによっ
てみかけのリーク時定数を変えることができ、さらに第
１のスイッチと第２のスイッチの開閉動作の周期を変え
ることによってもみかけのリーク時定数を変えることが
できるなど設計の自由度が大きく、本発明のもたらす効
果は非常に大きい。
第１図は本発明によるピーク電圧保持回路の構成を示す
回路図、第２図はスイッチの開閉を制御する制御回路の
例を示す回路図、第３図はスイッチの開閉タイミングを
示すタイミング図、第４図は本発明によるピーク電圧保
持回路の別の構成例を示す回路図、第５図は従来のピー
ク電圧保持回路の構成例を示す回路図、第６図は従来の
リーク回路の例を示す回路図である。 10……アナログ入力電圧入力端子、20……ホールド電圧
出力端子、13,14……増幅器、11……電圧保持コンデン
サ、12……リーク用コンデンサ、17……第１のスイッ
チ、18……第２のスイッチ、50……電流ミラー回路、31
……制御回路。
回路図、第２図はスイッチの開閉を制御する制御回路の
例を示す回路図、第３図はスイッチの開閉タイミングを
示すタイミング図、第４図は本発明によるピーク電圧保
持回路の別の構成例を示す回路図、第５図は従来のピー
ク電圧保持回路の構成例を示す回路図、第６図は従来の
リーク回路の例を示す回路図である。 10……アナログ入力電圧入力端子、20……ホールド電圧
出力端子、13,14……増幅器、11……電圧保持コンデン
サ、12……リーク用コンデンサ、17……第１のスイッ
チ、18……第２のスイッチ、50……電流ミラー回路、31
……制御回路。
Claims (1)
- 【請求項１】アナログ入力電圧を整流する整流回路と、
前記整流回路の出力端子に一端が接続され、電源ライン
に他端が接続された電圧保持コンデンサと、前記電圧保
持コンデンサの保持電圧を出力する出力回路と、前記電
圧保持コンデンサに接続されたリーク回路とを有するピ
ーク電圧保持回路において、 前記リーク回路は、第１の電流に比例した第２の電流を
発生する電流ミラー回路と、リーク用コンデンサと、前
記リーク用コンデンサに接続され、第１の状態のときは
前記電流ミラー回路と前記リーク用コンデンサとの間に
電流通路を形成して前記第１の電流を発生せしめ、第２
の状態のときは前記電流通路を切断して前記第１の電流
の発生を停止せしめるとともに前記リーク用コンデンサ
と電源ラインとの間に電流通路を形成するスイッチ回路
とを含み、前記第２の電流により前記電圧保持コンデン
サを放電せしめることを特徴とするピーク電圧保持回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198310A JP2503598B2 (ja) | 1988-08-08 | 1988-08-08 | ピ―ク電圧保持回路 |
| US07/385,818 US4987323A (en) | 1988-08-08 | 1989-07-27 | Peak voltage holding circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63198310A JP2503598B2 (ja) | 1988-08-08 | 1988-08-08 | ピ―ク電圧保持回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0247558A JPH0247558A (ja) | 1990-02-16 |
| JP2503598B2 true JP2503598B2 (ja) | 1996-06-05 |
Family
ID=16389004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63198310A Expired - Lifetime JP2503598B2 (ja) | 1988-08-08 | 1988-08-08 | ピ―ク電圧保持回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4987323A (ja) |
| JP (1) | JP2503598B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69026740D1 (de) * | 1989-02-28 | 1996-06-05 | Fujitsu Ltd | Fehler absorbierendes System in einem neuronalen Rechner |
| US5162670A (en) * | 1990-01-26 | 1992-11-10 | Kabushiki Kaisha Toshiba | Sample-and-hold circuit device |
| JPH07104370B2 (ja) * | 1990-04-13 | 1995-11-13 | ローム株式会社 | オーディオ信号のピークホールド回路 |
| US5120995A (en) * | 1991-05-29 | 1992-06-09 | Motorola, Inc. | Switched peak detector |
| US5304939A (en) * | 1991-06-28 | 1994-04-19 | Digital Equipment Corporation | Tracking peak detector |
| US5254881A (en) * | 1991-09-16 | 1993-10-19 | At&T Bell Laboratories | Master-slave peak detector |
| JP2739800B2 (ja) * | 1992-08-04 | 1998-04-15 | 日本電気株式会社 | 半導体集積回路 |
| US5381052A (en) * | 1993-07-06 | 1995-01-10 | Digital Equipment Corporation | Peak detector circuit and application in a fiber optic receiver |
| US5886554A (en) * | 1996-03-08 | 1999-03-23 | Texas Instruments Incorporated | Slew-rate limited differential driver with improved skew control |
| US6285342B1 (en) | 1998-10-30 | 2001-09-04 | Intermec Ip Corp. | Radio frequency tag with miniaturized resonant antenna |
| US6384641B1 (en) * | 2001-06-04 | 2002-05-07 | Motorola, Inc. | Signal sampling circuit with high frequency noise immunity and method therefor |
| US7049855B2 (en) * | 2001-06-28 | 2006-05-23 | Intel Corporation | Area efficient waveform evaluation and DC offset cancellation circuits |
| JP5203828B2 (ja) * | 2008-07-15 | 2013-06-05 | 株式会社豊田中央研究所 | ホールド回路 |
| JP5295881B2 (ja) * | 2009-06-24 | 2013-09-18 | 株式会社豊田中央研究所 | ホールド回路 |
| JP2012019523A (ja) * | 2010-07-09 | 2012-01-26 | Asahi Kasei Electronics Co Ltd | 抵抗の誤差訂正を用いるコンパレータベースのバッファ |
| JP5732276B2 (ja) * | 2011-02-17 | 2015-06-10 | 株式会社豊田中央研究所 | ホールド回路 |
| ITMI20112346A1 (it) * | 2011-12-22 | 2013-06-23 | St Microelectronics Srl | Rilevatore di tensione di picco e relativo metodo di generazione di una tensione di inviluppo |
| US9329209B1 (en) | 2014-10-09 | 2016-05-03 | Stmicroelectronics S.R.L. | Peak voltage detector and related method of generating an envelope voltage |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5651674A (en) * | 1979-10-03 | 1981-05-09 | Victor Co Of Japan Ltd | Level detecting circuit |
| JPS59216063A (ja) * | 1983-05-23 | 1984-12-06 | Mitsubishi Electric Corp | ピ−ク・ホ−ルド回路 |
| JPS61167338A (ja) * | 1985-01-17 | 1986-07-29 | 松下電器産業株式会社 | 急速放電回路 |
-
1988
- 1988-08-08 JP JP63198310A patent/JP2503598B2/ja not_active Expired - Lifetime
-
1989
- 1989-07-27 US US07/385,818 patent/US4987323A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4987323A (en) | 1991-01-22 |
| JPH0247558A (ja) | 1990-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2503598B2 (ja) | ピ―ク電圧保持回路 | |
| US7583113B2 (en) | Sawtooth oscillator having controlled endpoints and methodology therefor | |
| JPS6042519Y2 (ja) | 積分回路 | |
| JPS59108418A (ja) | 信号発生回路 | |
| JPH05111241A (ja) | Ｄｃ−ｄｃコンバータ | |
| US6064240A (en) | Comparator circuit with low current consumption | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| JP2573607B2 (ja) | ピ−ク電圧保持回路 | |
| JPH0621776A (ja) | 電圧制御型発振回路 | |
| US4009402A (en) | Time expander circuit for a frequency-to-digital converter | |
| JP2999781B2 (ja) | 発振回路 | |
| JPH0563523A (ja) | 波形発生装置 | |
| JP3312763B2 (ja) | 電圧印加電流測定回路 | |
| JP3061956B2 (ja) | ピーク電圧保持回路 | |
| JP2003051740A (ja) | 半導体集積回路 | |
| JPS6155808B2 (ja) | ||
| JPH03117912A (ja) | パルス発生回路 | |
| JP3606959B2 (ja) | デューティ比可変のパルス信号発生回路 | |
| SU917305A1 (ru) | Генератор импульсов | |
| JP2671292B2 (ja) | パルス信号のクランプ装置 | |
| SU980187A1 (ru) | Устройство задержки | |
| JPH0722950A (ja) | Ａｄ変換回路 | |
| SU1307542A1 (ru) | Генератор линейно измен ющегос напр жени | |
| JPH04289799A (ja) | ステップモータの定電流駆動回路 | |
| JPS58114622A (ja) | 遅延回路 |