JPS58114622A - 遅延回路 - Google Patents
遅延回路Info
- Publication number
- JPS58114622A JPS58114622A JP21087881A JP21087881A JPS58114622A JP S58114622 A JPS58114622 A JP S58114622A JP 21087881 A JP21087881 A JP 21087881A JP 21087881 A JP21087881 A JP 21087881A JP S58114622 A JPS58114622 A JP S58114622A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- waveform
- capacitor
- delay
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明は差動増幅回路によるパルス回路において、差動
増幅回路の出力回路に負荷としてコンデンサを用いるこ
とにより、出力電圧の遅延を生じさせ、その遅延量は、
コンデンサの値と、出力回路の電流源の電流値とから抜
足できる遅延回路に関する。
増幅回路の出力回路に負荷としてコンデンサを用いるこ
とにより、出力電圧の遅延を生じさせ、その遅延量は、
コンデンサの値と、出力回路の電流源の電流値とから抜
足できる遅延回路に関する。
（ロ） 従来技術と問題点
従来の遅延１路の実施例を第１図に、人出力信号波形を
＃Ｉ２図に示す・ 第１図においてＲ１、Ｒ２は抵抗、Ｑｌ、Ｑ２゜Ｑ３は
トランジスタ、０はコンデンサ、Ｊ、は定。
＃Ｉ２図に示す・ 第１図においてＲ１、Ｒ２は抵抗、Ｑｌ、Ｑ２゜Ｑ３は
トランジスタ、０はコンデンサ、Ｊ、は定。
電流源、ＩＮは入力端子、ＯＵＴは出力端子、■凰は基
準電圧である。
準電圧である。
第２図において、（Ｊｌ）は入力信号、Φ）は出力信号
、■１は基準電圧レベルを示す。
、■１は基準電圧レベルを示す。
差動回路の出力を遅延させるために第１図に示したよう
に抵抗Ｒ１と並列にコンデンサＣを＆絖することによっ
て出力波形は第２１５！Ｊに示したように立上りがなま
って時間゛τだけ遅延を生じる。この遅延量′ｔは回路
の時定数ＯＲＩによって仄まる値であり、抵抗１１の温
度変動の影響を受けて変動しやすく、電型特性が悪いと
いう欠点がある。
に抵抗Ｒ１と並列にコンデンサＣを＆絖することによっ
て出力波形は第２１５！Ｊに示したように立上りがなま
って時間゛τだけ遅延を生じる。この遅延量′ｔは回路
の時定数ＯＲＩによって仄まる値であり、抵抗１１の温
度変動の影響を受けて変動しやすく、電型特性が悪いと
いう欠点がある。
０号 発明の目的
本発明の目的は、差動回路による１１ｆ理回路のＩＣｉ
において差動ゲートの出力回路にコンデンサと定電流源
回路により遅延波形をつくり抵抗を用いないことにより
て温［ｆｆｉ動の少ない遅延回路を提供するにある。
において差動ゲートの出力回路にコンデンサと定電流源
回路により遅延波形をつくり抵抗を用いないことにより
て温［ｆｆｉ動の少ない遅延回路を提供するにある。
に）発明の構成
かかる目的を達成するために、本尭明栴成は、差動増幅
器で構Ｍ、される電流切替製パルス回路の出力段に二ｆ
ツタホ■ア回路を接続し、誼ニオツタホロア回路を構成
するトランジスタのエミッタに抵抗とダイオードを含ん
でなる温度補償回路と、コンデンサを接続してなること
を特徴とする。
器で構Ｍ、される電流切替製パルス回路の出力段に二ｆ
ツタホ■ア回路を接続し、誼ニオツタホロア回路を構成
するトランジスタのエミッタに抵抗とダイオードを含ん
でなる温度補償回路と、コンデンサを接続してなること
を特徴とする。
に）発明の実施例
本発明はｌＯの遅延回路に用いられる抵抗Ｒと容量０の
うち温度係数の小さいＣのみを用いて、温［ｆ勤め少な
い遅延回路を構成するものである。
うち温度係数の小さいＣのみを用いて、温［ｆ勤め少な
い遅延回路を構成するものである。
−散に用いられるＩＯに詔いて抵抗の温良係数は＋０，
２〜０．４％／ ｃ ｓ容量は＋０．００１５九／Ｃで
あり、５０Ｃの温を変動に対し抵抗は１０〜２０％、容
量は０．０７５％の素子値変動がある。本発明はｋ１Ｍ
ゲート出力回路のニオツタに容量０と定電流源回路を接
続し、Ｃを足電流放電することにより温度変動の少ない
、遅延波形を生じるようにしたものである。
２〜０．４％／ ｃ ｓ容量は＋０．００１５九／Ｃで
あり、５０Ｃの温を変動に対し抵抗は１０〜２０％、容
量は０．０７５％の素子値変動がある。本発明はｋ１Ｍ
ゲート出力回路のニオツタに容量０と定電流源回路を接
続し、Ｃを足電流放電することにより温度変動の少ない
、遅延波形を生じるようにしたものである。
本発明の実施例を第３−に示し、その動作波形ｌとＱ！
、Ｑ６とＱ７は差動論ｍ回路を構成している。トランジ
スタＱ３．Ｑ８はニオツタホｐワ出力回路を構成してい
る。トランジスタＱ３のニオツタには遅延用コンデンｔ
ｏと定電流源回路をなすトランジスタＱ４のコレクタと
に接続されている。トランジスタＱ４のペース電圧は抵
抗Ｒ３、ダイオードＤＩ、Ｄ！、Ｄ３によって決定され
、カレント電ツー構成のためトランジスタＱ４のコレク
タ電流ＩＩ’はダイオードＤｉ、Ｄ２．Ｄ３を流れる電
流ＩＩと同じになる。ｔた抵抗Ｒ３の温度係数は正であ
り、ダイオードＤＩ、Ｄ２．Ｄ３の層方向バイアス電圧
は負の温度係数を持りているため抵抗Ｒ３、ダイオード
Ｄｉ 、 Ｄ２ 、 Ｉ）、３を流れる電流が温【変化
に対し、変動が小さくなるようにＩＬ＆補償されている
。＜Ｒｓｑ＊直係数が大であるならば、ダイオードの個
数を増やして調製できる）電Ｒ１１’は電［１１に追従
する。
、Ｑ６とＱ７は差動論ｍ回路を構成している。トランジ
スタＱ３．Ｑ８はニオツタホｐワ出力回路を構成してい
る。トランジスタＱ３のニオツタには遅延用コンデンｔ
ｏと定電流源回路をなすトランジスタＱ４のコレクタと
に接続されている。トランジスタＱ４のペース電圧は抵
抗Ｒ３、ダイオードＤＩ、Ｄ！、Ｄ３によって決定され
、カレント電ツー構成のためトランジスタＱ４のコレク
タ電流ＩＩ’はダイオードＤｉ、Ｄ２．Ｄ３を流れる電
流ＩＩと同じになる。ｔた抵抗Ｒ３の温度係数は正であ
り、ダイオードＤＩ、Ｄ２．Ｄ３の層方向バイアス電圧
は負の温度係数を持りているため抵抗Ｒ３、ダイオード
Ｄｉ 、 Ｄ２ 、 Ｉ）、３を流れる電流が温【変化
に対し、変動が小さくなるようにＩＬ＆補償されている
。＜Ｒｓｑ＊直係数が大であるならば、ダイオードの個
数を増やして調製できる）電Ｒ１１’は電［１１に追従
する。
第４園は動作波形を示し、Ｑは入力信号、Φ）はＶム点
の信号、←）はＶｃ点の信号、（ｄ）は出力信号を示す
・ 入力信号を第４図のように基準電圧を中心に大０、小（
ト）に変化させると、トランジスタＱ２のフレフタ側に
は入力信号と同じ波形Ｖムが現れる０トランジスタＱ３
のニオツタにおいては、その電圧波形Ｖｃは、電圧Ｖｈ
の立上り時は、Ｑ３がＯＮ状態となるため、コンデンサ
０は急速に充電され、電圧Ｖｃは電圧■ムの最大電圧Ｖ
ＣＣよりトランジスタＱ３のペースエヤツタ間電圧Ｖ１
ｍだけ下がったＶｃｃ−Ｖｕとｙ７６゜ つぎに電圧■ムの立下り時には、コンデンサ０がＶ ｃ
ｃ −Ｖｕを保持しているため、トランジスタＱ３はオ
フ状態となり、吸込１［＊源回路により電流１１’（−
Ｉ、）でコンデンサＯは放電する。電１１を 圧ＶｃはＶＣＣ−Ｖ！１ｍ −ｗΣ で直線的に減少す
る。
の信号、←）はＶｃ点の信号、（ｄ）は出力信号を示す
・ 入力信号を第４図のように基準電圧を中心に大０、小（
ト）に変化させると、トランジスタＱ２のフレフタ側に
は入力信号と同じ波形Ｖムが現れる０トランジスタＱ３
のニオツタにおいては、その電圧波形Ｖｃは、電圧Ｖｈ
の立上り時は、Ｑ３がＯＮ状態となるため、コンデンサ
０は急速に充電され、電圧Ｖｃは電圧■ムの最大電圧Ｖ
ＣＣよりトランジスタＱ３のペースエヤツタ間電圧Ｖ１
ｍだけ下がったＶｃｃ−Ｖｕとｙ７６゜ つぎに電圧■ムの立下り時には、コンデンサ０がＶ ｃ
ｃ −Ｖｕを保持しているため、トランジスタＱ３はオ
フ状態となり、吸込１［＊源回路により電流１１’（−
Ｉ、）でコンデンサＯは放電する。電１１を 圧ＶｃはＶＣＣ−Ｖ！１ｍ −ｗΣ で直線的に減少す
る。
電圧ＶｃがＬ’ｔｚベル家で減少すると電圧■Ｃと電圧
■ムの差は■■となり電流ＩＩ’はトランジスタＱ３よ
り供給され、電圧■ζはＬレベル（Ｖ ｃｃ−Ｖｕ−１
、鳥）に固定される・電圧ＶＣのような立下りが傾斜し
た波形を次段のトランジスタＱ６．Ｑ７て構成された論
理回路に入力すると出力電圧Ｙａｗｌで図示するような
立下がりがＴだけ遅延された波形が得られる。このＴの
値は次式（１）で求められる。
■ムの差は■■となり電流ＩＩ’はトランジスタＱ３よ
り供給され、電圧■ζはＬレベル（Ｖ ｃｃ−Ｖｕ−１
、鳥）に固定される・電圧ＶＣのような立下りが傾斜し
た波形を次段のトランジスタＱ６．Ｑ７て構成された論
理回路に入力すると出力電圧Ｙａｗｌで図示するような
立下がりがＴだけ遅延された波形が得られる。このＴの
値は次式（１）で求められる。
（１）式で我わされる遅延Ｔは、電圧が固定されていれ
ばコンテｙｆＯと電流１１によって決定され、コンデン
サＣの温度係数が小さいので、−流Ｉｆの温度補償が十
分であれば、遅延τの温度変動は小さくなる。
ばコンテｙｆＯと電流１１によって決定され、コンデン
サＣの温度係数が小さいので、−流Ｉｆの温度補償が十
分であれば、遅延τの温度変動は小さくなる。
（へ）発明の効果
本発明によれば、電流１１の補償を抵抗とダイオードで
行りているので温を咬動の小さい遅延回路を集積回路で
容易に構成できるので、高性能化だけでなく小型化、経
済化にも大いに有効である。
行りているので温を咬動の小さい遅延回路を集積回路で
容易に構成できるので、高性能化だけでなく小型化、経
済化にも大いに有効である。
第１図は従来の実施例、第２図は従来例の波形図、第３
図は本発明の実施例、第４図は本発明実施例の波形図で
ある。 図において、Ｑｌ〜Ｑ８はトランジスタ、０はコンデン
サ、Ｄ１〜Ｄ３はダイオードを示す。 Ｖｅｒ− 第１図 第２図
図は本発明の実施例、第４図は本発明実施例の波形図で
ある。 図において、Ｑｌ〜Ｑ８はトランジスタ、０はコンデン
サ、Ｄ１〜Ｄ３はダイオードを示す。 Ｖｅｒ− 第１図 第２図
Claims (1)
- 差動増幅器で構成される電流切替型パルス回路の出力段
にエミッタホロア回路を接続し、骸ニオツタホロア回路
を構成するトランジスタのエミッタ場こ抵抗とダイオー
ドを含んでなる温直補償回路と、コンデンサを接続して
なることを特徴とする遅延回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21087881A JPS58114622A (ja) | 1981-12-28 | 1981-12-28 | 遅延回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21087881A JPS58114622A (ja) | 1981-12-28 | 1981-12-28 | 遅延回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58114622A true JPS58114622A (ja) | 1983-07-08 |
Family
ID=16596585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21087881A Pending JPS58114622A (ja) | 1981-12-28 | 1981-12-28 | 遅延回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58114622A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758740A (en) * | 1985-09-27 | 1988-07-19 | Siemens Aktiengesellschaft | Circuit for compensating the temperature dependence of gate transit times |
| JPH0244427U (ja) * | 1988-09-20 | 1990-03-27 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5299057A (en) * | 1976-02-17 | 1977-08-19 | Nec Corp | Pulse delay circuit |
-
1981
- 1981-12-28 JP JP21087881A patent/JPS58114622A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5299057A (en) * | 1976-02-17 | 1977-08-19 | Nec Corp | Pulse delay circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758740A (en) * | 1985-09-27 | 1988-07-19 | Siemens Aktiengesellschaft | Circuit for compensating the temperature dependence of gate transit times |
| JPH0244427U (ja) * | 1988-09-20 | 1990-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2503598B2 (ja) | ピ―ク電圧保持回路 | |
| US3010078A (en) | Voltage controlled frequency circuit | |
| US4611136A (en) | Signal delay generating circuit | |
| JP2883953B2 (ja) | 弛張発振器 | |
| JPH0815339A (ja) | 電圧−周波数変換回路 | |
| JPS58114622A (ja) | 遅延回路 | |
| US3479534A (en) | Pulse stretcher-discriminator whose component electronics exhibit constant power dissipation | |
| JPH10215567A (ja) | 電源回路 | |
| US3644757A (en) | Voltage and temperature stabilized multivibrator circuit | |
| JPH0621776A (ja) | 電圧制御型発振回路 | |
| KR910004855Y1 (ko) | 지연 회로 | |
| JPH0219651B2 (ja) | ||
| JPH054345Y2 (ja) | ||
| US3531740A (en) | Pulse-width modulation circuit | |
| JP2821612B2 (ja) | 出力回路 | |
| JPS63169117A (ja) | 電流パルス発生回路 | |
| US3459970A (en) | Timing network | |
| JP2563443B2 (ja) | パルス発生回路 | |
| JPH0787347B2 (ja) | モノステ−ブルマルチバイブレ−タ | |
| JP2573607B2 (ja) | ピ−ク電圧保持回路 | |
| JPS645384Y2 (ja) | ||
| JP3265783B2 (ja) | 電圧−周波数変換回路 | |
| JPS61109312A (ja) | 信号遅延回路 | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JPS5918745Y2 (ja) | 可変周波発生回路 |