JP3312763B2 - 電圧印加電流測定回路 - Google Patents
電圧印加電流測定回路Info
- Publication number
- JP3312763B2 JP3312763B2 JP06031993A JP6031993A JP3312763B2 JP 3312763 B2 JP3312763 B2 JP 3312763B2 JP 06031993 A JP06031993 A JP 06031993A JP 6031993 A JP6031993 A JP 6031993A JP 3312763 B2 JP3312763 B2 JP 3312763B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- circuit
- load
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】
【産業上の利用分野】この発明は例えばMOS構造のI
Cのように静止時と動作時とで流れる電流の比が大きい
ICの直流特性を測定する場合に用いる電圧印加電流測
定回路に関する。
Cのように静止時と動作時とで流れる電流の比が大きい
ICの直流特性を測定する場合に用いる電圧印加電流測
定回路に関する。
【0002】
【従来の技術】図2に従来の電圧印加電流測定回路の構
成を示す。図中1は直流特性を測定しようとする負荷を
示す。負荷1には演算増幅器A1から直流電圧V0 を与
える。この直流電圧V0 は直流電圧源2の電圧をVi と
した場合V0 =Vi で与えられる。演算増幅器A1には
帰還回路3を通じて負荷1に与える電圧V0 を帰還さ
せ、負荷1に与える電圧V0 の変動を抑制する構造とし
ている。
成を示す。図中1は直流特性を測定しようとする負荷を
示す。負荷1には演算増幅器A1から直流電圧V0 を与
える。この直流電圧V0 は直流電圧源2の電圧をVi と
した場合V0 =Vi で与えられる。演算増幅器A1には
帰還回路3を通じて負荷1に与える電圧V0 を帰還さ
せ、負荷1に与える電圧V0 の変動を抑制する構造とし
ている。
【0003】演算増幅器A1から負荷1に与えられる電
流を検出するために電流検出回路5が設けられる。この
電流検出回路5は、電流検出用の抵抗器R1と、この抵
抗器R1に並列接続した位相補正用コンデンサC1と、
逆並列接続されたダイオードD1,D2とによって構成
される。電流検出用の抵抗器R1に発生する電圧をアナ
ログ減算回路(差動増幅器)A2で取出し、AD変換器
ADCでデイジタル信号に変換し、負荷1の直流特性が
測定される。つまり入力電力源2の電圧Vi を順次変化
させたとき、各電圧値毎に負荷1に流れる電流を測定
し、負荷1の例えば電源端子の直流特性を測定すること
ができる。
流を検出するために電流検出回路5が設けられる。この
電流検出回路5は、電流検出用の抵抗器R1と、この抵
抗器R1に並列接続した位相補正用コンデンサC1と、
逆並列接続されたダイオードD1,D2とによって構成
される。電流検出用の抵抗器R1に発生する電圧をアナ
ログ減算回路(差動増幅器)A2で取出し、AD変換器
ADCでデイジタル信号に変換し、負荷1の直流特性が
測定される。つまり入力電力源2の電圧Vi を順次変化
させたとき、各電圧値毎に負荷1に流れる電流を測定
し、負荷1の例えば電源端子の直流特性を測定すること
ができる。
【0004】負荷1と並列にバイパスコンデンサC2を
接続している。更にまた電流検出用の抵抗器R1にはこ
れと並列に位相補正用コンデンサC1を接続している。
ここでバイパスコンデンサC2と位相補正用コンデンサ
C1の存在理由を簡単に説明する。負荷1がMOS構造
のICの場合、図3に示すように静止時は数μA(マイ
クロアンペ)の電流しか流れないのに対し、反転動作に
は数mA(ミリアンペア)程度の大きい電流IL がパル
ス状に流れる。負荷1に流れる電流が大きく変動する場
合に、その電流変動を演算増幅A1が検知して応動する
までの時間遅れの期間中にバイパスコンデンサC2が負
荷1に流れる電流変動を補償する動作を行なう。つま
り、負荷1に流れる電流がパルス状に急増する場合はバ
イパスコンデンサC2から放電電流を放出させ、演算増
幅器A1の遅れを補償する。また負荷1に流れる電流が
急減する場合は、バイパスコンデンサC2は演算増幅器
A1の遅れ動作によって流れ続ける大きい電流を充電電
流として吸収し、演算増幅器A1の遅れを補償する。
接続している。更にまた電流検出用の抵抗器R1にはこ
れと並列に位相補正用コンデンサC1を接続している。
ここでバイパスコンデンサC2と位相補正用コンデンサ
C1の存在理由を簡単に説明する。負荷1がMOS構造
のICの場合、図3に示すように静止時は数μA(マイ
クロアンペ)の電流しか流れないのに対し、反転動作に
は数mA(ミリアンペア)程度の大きい電流IL がパル
ス状に流れる。負荷1に流れる電流が大きく変動する場
合に、その電流変動を演算増幅A1が検知して応動する
までの時間遅れの期間中にバイパスコンデンサC2が負
荷1に流れる電流変動を補償する動作を行なう。つま
り、負荷1に流れる電流がパルス状に急増する場合はバ
イパスコンデンサC2から放電電流を放出させ、演算増
幅器A1の遅れを補償する。また負荷1に流れる電流が
急減する場合は、バイパスコンデンサC2は演算増幅器
A1の遅れ動作によって流れ続ける大きい電流を充電電
流として吸収し、演算増幅器A1の遅れを補償する。
【0005】一方位相補正用コンデンサC1はバイパス
コンデンサC2を接続したことにより演算増幅器A1の
動作が不安定になることを阻止するために設けられてい
る。つまり、図4に演算増幅器A1のオープンループゲ
インを曲線G1で示す。このオープンループゲインG1
はオクターブ−6dBの安定(発振等の動作が起きな
い)した減衰特性を呈する。然るにバイパスコンデンサ
C2を接続すると、バイパスコンデンサC2と電流検出
用の抵抗器R1によって決まる周波数f1 で折点で形成
され、周波数f1 以上の周波数ではオクターブ−12d
Bの減衰特性G2となる。この減衰特性G2のまま、0
dBを横切ると、発振等の現象を起し、不安定な動作と
なる。このため、減衰特性G2が0dBに至る手前の周
波数f2 で再び折点を形成し、減衰特性G3に修正す
る。この減衰特性G3は元のオクターブ−6dBの減衰
特性であり、このオクターブ−6dBの減衰特性G3の
まま0dBを横切ることにより演算増幅器A1は安定に
動作する。この減衰特性G3は位相補正用コンデンサC
1で与えられる。従ってバイパスコンデンサC2の容量
C2 と位相補正用コンデンサC1の容量C1 はC2 >C
1 に選定される。
コンデンサC2を接続したことにより演算増幅器A1の
動作が不安定になることを阻止するために設けられてい
る。つまり、図4に演算増幅器A1のオープンループゲ
インを曲線G1で示す。このオープンループゲインG1
はオクターブ−6dBの安定(発振等の動作が起きな
い)した減衰特性を呈する。然るにバイパスコンデンサ
C2を接続すると、バイパスコンデンサC2と電流検出
用の抵抗器R1によって決まる周波数f1 で折点で形成
され、周波数f1 以上の周波数ではオクターブ−12d
Bの減衰特性G2となる。この減衰特性G2のまま、0
dBを横切ると、発振等の現象を起し、不安定な動作と
なる。このため、減衰特性G2が0dBに至る手前の周
波数f2 で再び折点を形成し、減衰特性G3に修正す
る。この減衰特性G3は元のオクターブ−6dBの減衰
特性であり、このオクターブ−6dBの減衰特性G3の
まま0dBを横切ることにより演算増幅器A1は安定に
動作する。この減衰特性G3は位相補正用コンデンサC
1で与えられる。従ってバイパスコンデンサC2の容量
C2 と位相補正用コンデンサC1の容量C1 はC2 >C
1 に選定される。
【0006】この回路構造によれば直流電圧源2から与
える電圧Vi を変化させることにより負荷1に与えられ
る電圧V0 を変化させることができる。AD変換器AD
Cから出力されるデイジタル値により負荷1に流れる電
流I1 を測定することにより、負荷1の内部抵抗rx を
rx =V0 /I0 で求めることができ、印加電圧V0の
変化に対する内部抵抗rx の変化つまり直流特性を測定
することができる。
える電圧Vi を変化させることにより負荷1に与えられ
る電圧V0 を変化させることができる。AD変換器AD
Cから出力されるデイジタル値により負荷1に流れる電
流I1 を測定することにより、負荷1の内部抵抗rx を
rx =V0 /I0 で求めることができ、印加電圧V0の
変化に対する内部抵抗rx の変化つまり直流特性を測定
することができる。
【0007】ところでMOS型のICでは図3に示した
ように静止時に流れる電流I0 と反転動作時に流れるI
L との比が大きい。例えば静止時には数μA(マイクロ
アンペア)程度しか流れないのに対し、反転動作時に
は、その反転動作する素子の数に比例して電流が流れ
る。その電流比は数1000倍に達することが多い。例
えば時計用のICの場合には一定時間毎に素子が反転動
作するから図3に示すように一定周期T1 で高電流IL
が流れる。この高電流IL は電流検出用の抵抗器R1に
並列接続したダイオードD1又はD2を通じて流れ、抵
抗器R1とコンデンサC1から成る時定数に影響されず
に演算増幅器A1からバイパスコンデンサC2に充放電
電流を供給できる構造としている。
ように静止時に流れる電流I0 と反転動作時に流れるI
L との比が大きい。例えば静止時には数μA(マイクロ
アンペア)程度しか流れないのに対し、反転動作時に
は、その反転動作する素子の数に比例して電流が流れ
る。その電流比は数1000倍に達することが多い。例
えば時計用のICの場合には一定時間毎に素子が反転動
作するから図3に示すように一定周期T1 で高電流IL
が流れる。この高電流IL は電流検出用の抵抗器R1に
並列接続したダイオードD1又はD2を通じて流れ、抵
抗器R1とコンデンサC1から成る時定数に影響されず
に演算増幅器A1からバイパスコンデンサC2に充放電
電流を供給できる構造としている。
【0008】以上の説明により静止時に流れる電流I
0 が微小値の場合には電流検出抵抗器R1の抵抗値が大
きいこと、この電流検出用の抵抗器R1と並列に位相
補正用コンデンサC1を接続しなければならないこと、
バイパスコンデンサC2が必要であること、ダイオ
ードD1とD2を設けた理由等が理解できよう。ここで
バイパスコンデンサC2の放電と充電の様子を図5を用
いて詳細に説明する。図5Aに示すように負荷1にパル
ス状の電流IL が流れた場合、演算増幅器A1の遅れを
補うためにバイパスコンデンサC2は負荷1に電流−I
C2(図5C)を放電する。このためバイパスコンデン
サC2の電圧V0 が低下する(図5B)。バイパスコン
デンサC2の電圧の低下により演算増幅器A1側からバ
イパスコンデンサC2に充電電流I1 (図5D)が流れ
る。この充電電流I1 は当初電流検出用の抵抗器R1と
位相補償用のコンデンサC1を通じて流れる。図5Eは
抵抗器R1を流れる充電電流IR1、図5Gはコンデン
サC1に流れる充電電流IC1を示す。
0 が微小値の場合には電流検出抵抗器R1の抵抗値が大
きいこと、この電流検出用の抵抗器R1と並列に位相
補正用コンデンサC1を接続しなければならないこと、
バイパスコンデンサC2が必要であること、ダイオ
ードD1とD2を設けた理由等が理解できよう。ここで
バイパスコンデンサC2の放電と充電の様子を図5を用
いて詳細に説明する。図5Aに示すように負荷1にパル
ス状の電流IL が流れた場合、演算増幅器A1の遅れを
補うためにバイパスコンデンサC2は負荷1に電流−I
C2(図5C)を放電する。このためバイパスコンデン
サC2の電圧V0 が低下する(図5B)。バイパスコン
デンサC2の電圧の低下により演算増幅器A1側からバ
イパスコンデンサC2に充電電流I1 (図5D)が流れ
る。この充電電流I1 は当初電流検出用の抵抗器R1と
位相補償用のコンデンサC1を通じて流れる。図5Eは
抵抗器R1を流れる充電電流IR1、図5Gはコンデン
サC1に流れる充電電流IC1を示す。
【0009】これらの充電電流IR1とIC1が流れ始
めた直接の時点t3 において演算増幅器A1が動作を開
始したとすると、これらの充電電流IR1及びIC1は
急激に増加する。この電流の増加により抵抗器R1に発
生する電圧V1 が上昇し、ダイオードD1又はD2の何
れか一方(この例ではD1)がオンになり充電電流I 1
の大部分はダイオードD1を通じて流れる。図5Fにダ
イオードD1を流れる充電電流ID1の波形を示す。結
局、充電電流I1 はI1 =IR1+IC1+ID1+I
0 となる。
めた直接の時点t3 において演算増幅器A1が動作を開
始したとすると、これらの充電電流IR1及びIC1は
急激に増加する。この電流の増加により抵抗器R1に発
生する電圧V1 が上昇し、ダイオードD1又はD2の何
れか一方(この例ではD1)がオンになり充電電流I 1
の大部分はダイオードD1を通じて流れる。図5Fにダ
イオードD1を流れる充電電流ID1の波形を示す。結
局、充電電流I1 はI1 =IR1+IC1+ID1+I
0 となる。
【0010】バイパスコンデンサC2への充電が進み、
充電電流I1 が減少し始め、抵抗器R1に発生する電圧
V1 がダイオードD1の順方向導通電圧より低下する
と、ダイオードD1はオフに戻る。この結果これ以後は
バイパスコンデンサC2には抵抗器R1とコンデンサC
1 を通じてのみ充電電流I1 が供給される。図5の例で
は時点t4 まで充電電流I1 が流れ、時点t4 でバイパ
スコンデンサC2の充電が完了する。
充電電流I1 が減少し始め、抵抗器R1に発生する電圧
V1 がダイオードD1の順方向導通電圧より低下する
と、ダイオードD1はオフに戻る。この結果これ以後は
バイパスコンデンサC2には抵抗器R1とコンデンサC
1 を通じてのみ充電電流I1 が供給される。図5の例で
は時点t4 まで充電電流I1 が流れ、時点t4 でバイパ
スコンデンサC2の充電が完了する。
【0011】時点t4 においてバイパスコンデンサC2
に対する充電が完了するが、コンデンサC1には充電電
流IC1に見合う電荷が充電されている。従ってこの電
荷は時点t4 以後において、抵抗器R1を通じて放電す
ることとなる。図5Gに示す−IC1は抵抗器R1を通
じて流れる放電電流を示す。
に対する充電が完了するが、コンデンサC1には充電電
流IC1に見合う電荷が充電されている。従ってこの電
荷は時点t4 以後において、抵抗器R1を通じて放電す
ることとなる。図5Gに示す−IC1は抵抗器R1を通
じて流れる放電電流を示す。
【0012】
【発明が解決しようとする課題】コンデンサC1から放
電される放電電流−IC1によって抵抗器R1に発生す
る電圧V1 (図5H)は時点t4 以後においてもわずか
な電圧VCRが残る。この電圧VCRが発生するために
電流IL が流れた直後に電流値を測定できない不都合が
生じる。コンデンサC1から放出される放電電流−IC
1は抵抗器R1の抵抗値が大きいことからかなり長い時
間にわたって流れ続け時点t5 で0になる。よって従来
は電流IL が流れてからしばらく時間をおいて電流の測
定を行なっているから測定に時間が掛り、多量にICを
試験する場合に障害となっている。
電される放電電流−IC1によって抵抗器R1に発生す
る電圧V1 (図5H)は時点t4 以後においてもわずか
な電圧VCRが残る。この電圧VCRが発生するために
電流IL が流れた直後に電流値を測定できない不都合が
生じる。コンデンサC1から放出される放電電流−IC
1は抵抗器R1の抵抗値が大きいことからかなり長い時
間にわたって流れ続け時点t5 で0になる。よって従来
は電流IL が流れてからしばらく時間をおいて電流の測
定を行なっているから測定に時間が掛り、多量にICを
試験する場合に障害となっている。
【0013】この発明の目的は負荷1に流れる電流IL
が流れた直後でも電流の測定を行なうことができる電圧
印加電流測定回路を提供しようとするものである。
が流れた直後でも電流の測定を行なうことができる電圧
印加電流測定回路を提供しようとするものである。
【0014】
【課題を解決するための手段】この発明では演算増幅器
の出力を電流検出用の抵抗器R1と位相補正用のコンデ
ンサC1とから成る並列回路によって構成される電流検
出回路を通じて負荷に電圧を印加し、負荷にながれる電
流を電流検出回路に発生する電圧によって測定する構造
の電圧印加電流測定回路において、電流検出用の抵抗器
R1に発生する電圧をアナログ減算回路で取出すと共
に、このアナログ減算回路の出力側に電流検出回路と同
等のダミー回路を接続し、このダミー回路から負荷1及
びバイパスコンデンサC2に流れる電流I1 と同等の電
流I3 を取出し、この電流I3 を電流−電圧変換器で電
圧に変換し、電流測定値を得る構造としたものである。
の出力を電流検出用の抵抗器R1と位相補正用のコンデ
ンサC1とから成る並列回路によって構成される電流検
出回路を通じて負荷に電圧を印加し、負荷にながれる電
流を電流検出回路に発生する電圧によって測定する構造
の電圧印加電流測定回路において、電流検出用の抵抗器
R1に発生する電圧をアナログ減算回路で取出すと共
に、このアナログ減算回路の出力側に電流検出回路と同
等のダミー回路を接続し、このダミー回路から負荷1及
びバイパスコンデンサC2に流れる電流I1 と同等の電
流I3 を取出し、この電流I3 を電流−電圧変換器で電
圧に変換し、電流測定値を得る構造としたものである。
【0015】この発明の構成によれば電流検出用の抵抗
器R1とダミー回路を構成する抵抗器には同一の電圧降
下が与えられる。また位相補正用のコンデンサC1とダ
ミー回路に接続したコンデンサにも同等の充放電電流が
流れる。この結果、ダミー回路の出力側には負荷にパル
ス状の大きな電流IL が流れた直後でも電流検出用の抵
抗器R1を通って負荷に流れる電流I1 と等価な電流が
取出される。これによりパルス状の電流IL が流れた後
のわずかな時間の間に静止時の微小電流を測定すること
ができる。
器R1とダミー回路を構成する抵抗器には同一の電圧降
下が与えられる。また位相補正用のコンデンサC1とダ
ミー回路に接続したコンデンサにも同等の充放電電流が
流れる。この結果、ダミー回路の出力側には負荷にパル
ス状の大きな電流IL が流れた直後でも電流検出用の抵
抗器R1を通って負荷に流れる電流I1 と等価な電流が
取出される。これによりパルス状の電流IL が流れた後
のわずかな時間の間に静止時の微小電流を測定すること
ができる。
【0016】
【実施例】図1にこの発明の一実施例を示す。この発明
の特徴とする構成はアナログ減算回路A2の出力側に電
流検出回路5と同等の回路構造を持ったダミー回路6を
接続し、このダミー回路6の出力を電流−電圧変換回路
7に供給する構造とした点である。
の特徴とする構成はアナログ減算回路A2の出力側に電
流検出回路5と同等の回路構造を持ったダミー回路6を
接続し、このダミー回路6の出力を電流−電圧変換回路
7に供給する構造とした点である。
【0017】電流検出回路5は従来の技術で説明したと
同様に電流検出用の抵抗器R1と、この抵抗器R1に並
列接続した位相補正用のコンデンサC1と、逆並列接続
したダイオードD1、D2とによって構成される。アナ
ログ減算回路A2は差動増幅器によって構成することが
できる。演算増幅器A1の出力電圧をVA とすると、ア
ナログ減算回路A2はVA −V0 を演算する。つまり電
流検出回路5の出力電圧V1 はV1 =VA −A0 とな
る。この結果、アナログ減算回路A2の出力電圧V2 は
V2 =V1 となる。V1 はVA とV0間の電位差である
のに対し、アナログ減算回路A2の出力電圧V2 は共通
電位を基準とする電圧となる。
同様に電流検出用の抵抗器R1と、この抵抗器R1に並
列接続した位相補正用のコンデンサC1と、逆並列接続
したダイオードD1、D2とによって構成される。アナ
ログ減算回路A2は差動増幅器によって構成することが
できる。演算増幅器A1の出力電圧をVA とすると、ア
ナログ減算回路A2はVA −V0 を演算する。つまり電
流検出回路5の出力電圧V1 はV1 =VA −A0 とな
る。この結果、アナログ減算回路A2の出力電圧V2 は
V2 =V1 となる。V1 はVA とV0間の電位差である
のに対し、アナログ減算回路A2の出力電圧V2 は共通
電位を基準とする電圧となる。
【0018】ダミー回路6は電流検出回路5の抵抗器R
1とコンデンサC1と同じ抵抗値と容量を持つ抵抗器R
1′とコンデンサC1′及びダイオードD1′、D2′
とによって構成する。電流−電圧変換回路7は演算増幅
器A3と帰還抵抗器R2とによって構成することができ
る。尚、必要に応じて帰還回路には電圧リミッタ7Aを
並列接続することもある。この電圧リミッタは定電圧ダ
イオードを逆向に直列接続して構成することができ、帰
還抵抗器R2に発生する電圧が規定値を越えないように
制限し、これにより増幅器A3を飽和させないように働
く。
1とコンデンサC1と同じ抵抗値と容量を持つ抵抗器R
1′とコンデンサC1′及びダイオードD1′、D2′
とによって構成する。電流−電圧変換回路7は演算増幅
器A3と帰還抵抗器R2とによって構成することができ
る。尚、必要に応じて帰還回路には電圧リミッタ7Aを
並列接続することもある。この電圧リミッタは定電圧ダ
イオードを逆向に直列接続して構成することができ、帰
還抵抗器R2に発生する電圧が規定値を越えないように
制限し、これにより増幅器A3を飽和させないように働
く。
【0019】ダミー回路6の出力端子を演算増幅器A3
の反転入力端子に接続し、演算増幅器A3の非反転入力
端子を共通電位に接続したから、演算増幅器A3の反転
入力端子は共通電位となるように帰還が掛けられる。従
ってダミー回路6を構成する抵抗器R1′とコンデンサ
C1′にはアナログ減算回路A2の出力電圧V2 がその
まま印加される。ここでV2 =V1 であるからダミー回
路6から電流−電圧変換回路7に流れ込む電流I3 は電
流検出回路5から負荷1に向って流れる電流I 1 と等し
い。
の反転入力端子に接続し、演算増幅器A3の非反転入力
端子を共通電位に接続したから、演算増幅器A3の反転
入力端子は共通電位となるように帰還が掛けられる。従
ってダミー回路6を構成する抵抗器R1′とコンデンサ
C1′にはアナログ減算回路A2の出力電圧V2 がその
まま印加される。ここでV2 =V1 であるからダミー回
路6から電流−電圧変換回路7に流れ込む電流I3 は電
流検出回路5から負荷1に向って流れる電流I 1 と等し
い。
【0020】つまり図5Dに示したように、負荷1に電
流IL が流れた直後の時点t4 でバイパスコンデンサC
2に対する充電電流I1 の中のIR1+IC1+ID1
=0となるからI1 =I0 となる。時点t4 以後はコン
デンサC1に充電された電荷が抵抗器R1を通じて放電
するがコンデンサC1の放電電流IC1が負荷1側に流
れ出すことはない。
流IL が流れた直後の時点t4 でバイパスコンデンサC
2に対する充電電流I1 の中のIR1+IC1+ID1
=0となるからI1 =I0 となる。時点t4 以後はコン
デンサC1に充電された電荷が抵抗器R1を通じて放電
するがコンデンサC1の放電電流IC1が負荷1側に流
れ出すことはない。
【0021】ダミー回路6でも電流検出回路5と同様の
動作が行なわれ電流I3 を出力する。この電流I3 は上
述したようにI1 に等しい。従って時点t4 以後の状態
ではI1 =I0 となるため電流検出回路5及びダミー回
路6の双方において、コンデンサC1とC1′が共に放
電している状態でも電流−電圧変換回路7にはI0 =I
3 の関係にある電流I3 が流れ込む。よって電流−電圧
変換回路7では電流I 3 を帰還抵抗器R2の抵抗値r2
で規定される電圧V3 =I3 ・r3 に変換し、電圧V3
を出力する。電圧V3 は V3 =I3 ・r2 =I0 ・r2 となるなから I0 =V3 /r2 となり、電流I0 を測定することができる。
動作が行なわれ電流I3 を出力する。この電流I3 は上
述したようにI1 に等しい。従って時点t4 以後の状態
ではI1 =I0 となるため電流検出回路5及びダミー回
路6の双方において、コンデンサC1とC1′が共に放
電している状態でも電流−電圧変換回路7にはI0 =I
3 の関係にある電流I3 が流れ込む。よって電流−電圧
変換回路7では電流I 3 を帰還抵抗器R2の抵抗値r2
で規定される電圧V3 =I3 ・r3 に変換し、電圧V3
を出力する。電圧V3 は V3 =I3 ・r2 =I0 ・r2 となるなから I0 =V3 /r2 となり、電流I0 を測定することができる。
【0022】電圧V3 は必要に応じてAD変換器ADC
によりデイジタル信号に変換すれば、デイジタル信号で
電流値を出力することができる。
によりデイジタル信号に変換すれば、デイジタル信号で
電流値を出力することができる。
【0023】
【発明の効果】以上説明したように、この発明によれば
電流検出回路5のコンデンサC1が放電している状態で
も、このときダミー回路6から出力される電流I3 には
コンデンサC1(C1′)から放電される放電電流分を
含まない。よって負荷1に大きいパルス状の電流IL が
流れた直後の時点t4 を経過した時点から負荷1の静止
状態における微小電流I0 を測定することができ、IC
の試験に要する時間を短縮することができる利点が得ら
れる。
電流検出回路5のコンデンサC1が放電している状態で
も、このときダミー回路6から出力される電流I3 には
コンデンサC1(C1′)から放電される放電電流分を
含まない。よって負荷1に大きいパルス状の電流IL が
流れた直後の時点t4 を経過した時点から負荷1の静止
状態における微小電流I0 を測定することができ、IC
の試験に要する時間を短縮することができる利点が得ら
れる。
【0024】尚、上述の実施例では電流検出回路5の抵
抗器R1の抵抗値が固定の場合を説明したが、抵抗器R
1に対して他の抵抗器を順次並列接続する切換回路を設
け、抵抗器R1の抵抗値を変化させて電流の測定レンジ
を切換るように構成することができる。この場合にはダ
ミー回路6にも連動して切換動作を行なう抵抗切換回路
を設ける必要がある。また電流−電圧変換回路7にも帰
還抵抗器R2の抵抗値を切換るレンジ切換手段を設ける
ことができる。
抗器R1の抵抗値が固定の場合を説明したが、抵抗器R
1に対して他の抵抗器を順次並列接続する切換回路を設
け、抵抗器R1の抵抗値を変化させて電流の測定レンジ
を切換るように構成することができる。この場合にはダ
ミー回路6にも連動して切換動作を行なう抵抗切換回路
を設ける必要がある。また電流−電圧変換回路7にも帰
還抵抗器R2の抵抗値を切換るレンジ切換手段を設ける
ことができる。
【図1】この発明の一実施例を示す接続図。
【図2】従来の技術を説明するための接続図。
【図3】従来の技術の動作を説明するための波形図。
【図4】従来の技術の動作を説明するための周波数−利
得特性を示すグラフ。
得特性を示すグラフ。
【図5】従来の技術の動作を説明するための波形図。
1 負荷 2 直流電圧源 3 帰還回路 5 電流検出回路 6 ダミー回路 A2 アナログ減算回路 7 電流−電圧変換回路
Claims (1)
- 【請求項1】 電圧電流特性を測定すべき負荷に演算増
幅器を通じて所定の直流電圧を与える直流電圧源と、上
記負荷に与えた電圧を上記演算増幅器に帰還させ、負荷
に与える電圧の変動を抑制する帰還回路と、負荷に並列
に接続されると共に上記帰還回路の一端に直接接続さ
れ、負荷に流れる電流変動を補償する第1のコンデンサ
と、演算増幅器の出力端子と上記負荷との間に直列接続
され演算増幅器から負荷に与えられる電流を検出する電
流検出用の抵抗器及び、この電流検出用の抵抗器に並列
に接続された位相補正用の第2のコンデンサ、パルス状
の高電流を流すための逆並列接続されたダイオードを具
備した電流検出回路と、この電流検出回路に発生する電
圧を共通電位を基準とする電圧に変換して取出すアナロ
グ減算回路とによって構成される電圧印加電流測定回路
において、 上記アナログ減算回路の出力側に上記電流検出回路の電
流検出用の抵抗器と位相補正用の第2のコンデンサと同
じ抵抗と容量を持つ抵抗器とコンデンサ、及びダイオー
ドの構成を具備したダミー回路を設け、このダミー回路
から出力される電流を電流−電圧変換回路によって電圧
に変換して取出すように構成したことを特徴とする電圧
印加電流測定回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06031993A JP3312763B2 (ja) | 1993-03-19 | 1993-03-19 | 電圧印加電流測定回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06031993A JP3312763B2 (ja) | 1993-03-19 | 1993-03-19 | 電圧印加電流測定回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06273476A JPH06273476A (ja) | 1994-09-30 |
JP3312763B2 true JP3312763B2 (ja) | 2002-08-12 |
Family
ID=13138743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06031993A Expired - Fee Related JP3312763B2 (ja) | 1993-03-19 | 1993-03-19 | 電圧印加電流測定回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3312763B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3599988B2 (ja) * | 1997-12-09 | 2004-12-08 | 日立ハイテク電子エンジニアリング株式会社 | 電子デバイスへの負荷電流出力回路およびicテスタ |
JP3392029B2 (ja) | 1997-12-12 | 2003-03-31 | 株式会社アドバンテスト | Icテスタの電圧印加電流測定回路 |
JP2017220688A (ja) * | 2014-10-03 | 2017-12-14 | 太陽誘電株式会社 | 太陽光発電システム用の電流検出回路 |
JP7425020B2 (ja) * | 2021-06-11 | 2024-01-30 | 矢崎総業株式会社 | 電流検出装置及び電源装置 |
-
1993
- 1993-03-19 JP JP06031993A patent/JP3312763B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06273476A (ja) | 1994-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3198944B2 (ja) | スイッチング電源装置 | |
US7605573B2 (en) | Switching regulator providing slope compensation and voltage control method thereof | |
EP0540052B1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
JP3072880B2 (ja) | Ic試験用電圧発生回路 | |
US20040135567A1 (en) | Switching regulator and slope correcting circuit | |
JPH10163874A (ja) | スイッチトキャパシタ | |
JP2007089278A (ja) | Dc−dcコンバータ | |
KR20100027370A (ko) | 안정도 보상 회로 및 이를 포함하는 dc-dc 컨버터 | |
US10305379B2 (en) | Control circuit for compensating output loss of a power converter and method thereof | |
JP3312763B2 (ja) | 電圧印加電流測定回路 | |
US5874827A (en) | Voltage supply circuit for a load absorbing high tentative peak current | |
US3939365A (en) | Pulse peak detector | |
JPH07248353A (ja) | 電源電流測定装置 | |
KR20000023072A (ko) | 펄스 발생 장치 | |
US20230070846A1 (en) | Systems and methods for power detection | |
JP3390533B2 (ja) | 電圧印加電流測定回路 | |
JPH06258382A (ja) | 電圧印加電流測定回路 | |
JPH0744248A (ja) | 定電圧回路 | |
US6094077A (en) | Dynamically controlled timing signal generator | |
KR0154842B1 (ko) | 온도 보상이 되는 센스-트랜지스터 적용 전류 감지 회로 | |
KR100191781B1 (ko) | 데이타등화장치 | |
JP3025923B2 (ja) | 半導体集積回路装置 | |
JP2000299979A (ja) | スイッチング電源用制御回路 | |
JP2839293B2 (ja) | 定電流検知電圧保持回路 | |
CN117833657A (zh) | 用于远端供电的功率变换器及其误差补偿电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011204 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020423 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |