JP2000299979A - スイッチング電源用制御回路 - Google Patents
スイッチング電源用制御回路Info
- Publication number
- JP2000299979A JP2000299979A JP11104431A JP10443199A JP2000299979A JP 2000299979 A JP2000299979 A JP 2000299979A JP 11104431 A JP11104431 A JP 11104431A JP 10443199 A JP10443199 A JP 10443199A JP 2000299979 A JP2000299979 A JP 2000299979A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- triangular wave
- reference triangular
- output
- wave voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
が少なく、入力電圧の変化に対して安定な出力が得られ
るスイッチング電源用制御回路を提供する。 【解決手段】電源制御回路の一部であり制御パルス信号
を発生するコンパレータcompと、所定の基準三角波
電圧を発生させる基準三角波電圧発生回路と、基準三角
波電圧発生用のタイミング容量C1,C2とを有する。
電源制御回路の一部であるコンパレータ周辺部の基準三
角波電圧発生用のタイミング容量C1,C2に流れる電
流を変化させ、制御対象の入力電圧が低い場合における
その制御対象の出力電圧情報信号と基準三角波電圧との
比較部分での基準三角波電圧の傾きを小さくなるように
設定し、制御対象の入力電圧が高い場合の出力電圧情報
信号と基準三角波電圧との比較部分での基準三角波電圧
の傾きを大きくするように設定する。
Description
源等に用いられるスイッチング電源用制御回路に関す
る。
により形成される、基準三角波電圧と出力電圧情報信号
との比較回路について、図13〜図15を基にして説明
する。図13において、基準電圧VREFとタイミング
抵抗Rは直列に接続され、所定の基準電圧と抵抗を利用
して任意の充放電設定基準電流IRを設定する。IS1
は充放電設定基準電流IRに比例した電流を流す充電用
電流源であり、基準電圧VREFに接続され、IS2
は、充電用電源IS1と直列に接続され、充放電設定基
準電流IRに比例した電流または、充放電設定基準電流
IR同様に基準電圧VREFまたは任意の定電圧源と任
意の抵抗によって設定された電流に比例した電流を流す
放電用電流源である。
流源IS2との間に接続、充電用電流源IS1により充
電され、放電用電流源IS2により放電される三角波発
生用の容量である。この容量Cの両端で、基準三角波電
圧VOSCが発生する。SW1,SW2は充放電切り替
えスイッチで、充電用電流源IS1と放電用電流源IS
2との間に各々設けられ、容量Cを挟むように位置し容
量Cの充放電を切り替えている。
間には、容量Cに接続して上限検出コンパレータCOM
H、下限検出コンパレータCOMLが接続されている。
さらに、上限検出コンパレータCOMH、下限検出コン
パレータCOMLには、各々上限設定電圧VH、下限設
定電圧VLが入力している。この上限検出コンパレータ
COMH、下限検出コンパレータCOMLにより、容量
Cに発生する基準三角波電圧VOSCの波形の上限と下
限を設定している。上限検出コンパレータCOMH、下
限検出コンパレータCOMLの各出力は、容量Cに発生
した電圧によりそれぞれの電圧で出力を反転させ、充放
電切り替えタイミング発生用のRSフリップフロップR
SFFの各R,S端子に各々入力している。
り替えスイッチSW1に接続しているとともに、論理否
定NOTを介して切り替えスイッチSW2に接続し、各
切り替えスイッチSW1,SW2を交互にオンオフす
る。
パレータCOMPの反転入力端子に接続し、容量Cによ
り発生した基準三角波電圧VOSCと出力電圧情報信号
VO’とが比較される。そして、コンパレータCOMP
の出力とフリップフロップRSFFの出力Qとの論理積
ANDをとることにより、比較結果による時比率DUT
Yを持った制御パルス電圧を、制御パルス出力端子OU
T端子より出力する。
路について、その動作を以下に説明する。基準電圧VR
EFと抵抗Rにより定電流である充放電設定基準電流I
Rが流れる。そして、この基準電流IRと比例した電流
IONが充電用電源IS1に設定される。このとき、容
量Cの電位が上限設定電圧VH及び下限設定電圧VLよ
り低い場合、下限検出コンパレータCOMLの出力が
H、上限検出コンパレータCOMHの出力がLを出力す
るため、フリップフロップRSFFの出力QにはHが出
力される。
えスイッチSW1がON、切り替えスイッチSW2がO
FFとなり、容量Cに基準電圧VREFと抵抗Rにより
設定される定電流の基準電流IRに比例した電流ION
が、充電用電流源IS1から充電される。このとき基準
三角波電圧VOSCの電圧増加の勾配は定電流充電のた
め直線になる。
圧VOSCが下限設定電圧VLに達すると、下限検出コ
ンパレータCOMLの出力がLに反転する。しかし、フ
リップフロップRSFFの働きによりその出力QにはH
が出力され続ける。そして、基準三角波電圧VOSCが
上限設定電圧VHに達すると、上限検出コンパレータC
OMHの出力がHとなり、フリップフロップRSFFの
出力QがLに反転する。これにより、切り替えスイッチ
SW1がOFF、切り替えスイッチSW2がONとな
り、容量Cに充電された電荷を電流源放電用電流源IS
2で設定された電流IOFFにより定電流放電される。
このときも図14に示すように、基準三角波電圧VOS
Cの電圧低下の勾配は定電流放電のため直線になる。
Cが上限設定電圧VHより低下するため、上限検出コン
パレータCOMHの出力がLに再反転するが、フリップ
フロップRSFFの働きによりその出力QはLを保持し
続ける。そして、容量Cの放電が進み、基準三角波電圧
VOSCが下限設定電圧VLに達すると、下限検出コン
パレータCOMLの出力がHに反転するため、フリップ
フロップRSFFの出力QにHが出力され、切り替えス
イッチSW1がON、切り替えスイッチSW2がOFF
に切り替わり、容量Cに電流IONで定電流充電が開始
される。
定電圧VLと上限設定電圧VHの電圧間で同様な充放電
を繰り返し充放電電圧の傾きが変化しない基準三角波電
圧VOSCを発生させる。
報信号VO’とをコンパレータCOMPで比較し、その
出力をフリップフロップRSFFの出力Qとの論理積A
NDをとることで、制御パルス出力端子OUTに出力電
圧を安定化するための所定の時比率DUTYを持った制
御パルス電圧を、制御パルス出力端子OUTから出力す
る。
得は、図15に示すように、出力電圧情報信号VO’の
変化幅△VO’に対するDUTYの変化幅の比に比例
し、基準三角波電圧VOSCのどの電圧部分と比較して
も、時比率変化幅△DUTYが等しいため、コンパレー
タ周辺部の利得は一定となる。
源は、利用される電子機器の使用環境の多様化から、よ
り広範囲の入力電圧、広範囲の可変出力電圧、出力電流
など、広範囲な電源仕様に対しても出力電圧が不安定に
ならない安定な一巡制御系を持ったスイッチング電源装
置が求められている。
の一巡利得は、入力電圧に依存する特性を持っているた
め、広範囲な入力電圧範囲を仕様に持つ電源は出力電圧
が不安定になりやすい。また、様々な理由により時比率
DUTYが小さい場合に大きい場合よりも一巡利得が上
昇する特性を持つ電源も存在し、出力電圧をより不安定
にしやすくしている。
てなされたもので、広範囲な電源仕様に対応可能であ
り、利得変動が少なく、入力電圧の変化に対して安定な
出力が得られるスイッチング電源用制御回路を提供する
ことを目的とする。
電源用制御回路は、電源制御回路の一部であり制御パル
ス信号を発生するコンパレータと、所定の基準三角波電
圧を発生させる基準三角波電圧発生回路と、基準三角波
電圧発生用のタイミング容量とを有する。そして、電源
制御回路の一部であるコンパレータ周辺部の基準三角波
電圧発生用のタイミング容量に流れる電流を変化させ、
制御対象の入力電圧が低い場合におけるその制御対象の
出力電圧情報信号と基準三角波電圧との比較部分での上
記基準三角波電圧の傾きを小さくなるように設定し、上
記制御対象の入力電圧が高い場合の出力電圧情報信号と
基準三角波電圧との比較部分での上記基準三角波電圧の
傾きを大きくするように設定したものである。上記基準
三角波電圧発生回路には、上記基準三角波電圧の傾きを
連続的に変化させる電圧変化手段を有している。
グ容量に並列に設けられた抵抗や、上記タイミング容量
に並列に設けられたトランジスタ回路である。
より、入力電圧の一巡利得依存性を小さくでき、DUT
Yが小さくなった場合の一巡利得特性の利得上昇を抑え
ることができる。
いて図面に基づいて説明する。図1〜図3は、この発明
のスイッチング電源用制御回路の第一実施形態を示す。
図1はこの実施形態におけるスイッチング電源装置の制
御回路の一部であるコンパレータ周辺部の構成を示す。
2との間には、充放電切り替えスイッチSW1,SW2
が直列に設けられている。この充放電切り替えスイッチ
SW1,SW2の間には、互いに直列に接続されたタイ
ミング容量C1,C2が接続されている。さらにタイミ
ング容量C1,C2の一方(図1では容量C2)には、
抵抗R2が並列に接続されている。この容量C1,C2
は、充電用電流源IS1により充電され、放電用電流源
IS2により放電される三角波発生用の容量である。こ
の容量C1,C2の両端で、基準三角波電圧VOSCが
発生する。
コンパレータCOMHの非反転入力端子と、下限検出コ
ンパレータCOMLの反転入力端に各々接続されてい
る。さらに、上限検出コンパレータCOMHの反転入力
端子には、上限設定電圧VHが接続され、下限検出コン
パレータCOMLの非反転入力端子には、下限設定電圧
VLが入力している。この上限検出コンパレータCOM
Hと下限検出コンパレータCOMLにより、容量Cに発
生する基準三角波電圧VOSCの波形の上限と下限を設
定している。
コンパレータCOMLの各出力は、容量Cに発生した電
圧によりそれぞれの電圧で出力を反転させ、充放電切り
替えタイミング発生用のフリップフロップRSFFの各
R,S端子に各々入力している。
り替えスイッチSW1に接続しているとともに、論理否
定NOTを介して切り替えスイッチSW2に接続し、各
切り替えスイッチSW1,SW2を交互にオンオフす
る。以上により、基準三角波電圧発生回路を構成する。
パレータCOMPの反転入力端子に接続し、容量Cによ
り発生した基準三角波電圧VOSCと出力電圧情報信号
VO’とを比較する。そして、コンパレータCOMPの
出力とフリップフロップRSFFの出力Qとの論理積A
NDをとることにより、比較結果による時比率DUTY
を持った制御パルス電圧を、制御パルス出力端子OUT
端子より出力する。
路について、その動作を以下に説明する。まず動作の概
要は上記従来の技術と同様に、基準電圧VREFと抵抗
R1により定電流である充放電設定基準電流IRが流れ
る。そして、この基準電流IRと比例した電流IONが
充電用電源IS1に設定される。このとき、容量C1の
電位が上限設定電圧VH及び下限設定電圧VLより低い
場合、下限検出コンパレータCOMLの出力がH、上限
検出コンパレータCOMHの出力がLを出力するため、
フリップフロップRSFFの出力QにはHが出力され
る。
N、切り替えスイッチSW2がOFFとなり、容量C
1,C2に基準電圧VREFと抵抗R1により設定され
る定電流の基準電流IRに比例した電流IONが、充電
用電流源IS1から充電される。
三角波電圧VOSCが下限設定電圧VLに達すると、下
限検出コンパレータCOMLの出力がLに反転する。し
かし、フリップフロップRSFFの働きによりその出力
QにはHが出力され続ける。そして、基準三角波電圧V
OSCが上限設定電圧VHに達すると、上限検出コンパ
レータCOMHの出力がHとなり、フリップフロップR
SFFの出力QがLに反転する。これにより、切り替え
スイッチSW1がOFF、切り替えスイッチSW2がO
Nとなり、容量C1,C2に充電された電荷を放電用電
流源IS2で設定された電流IOFFにより定電流放電
される。
Cが上限設定電圧VHより低下するため、上限検出コン
パレータCOMHの出力がLに再反転するが、フリップ
フロップRSFFの働きによりその出力QはLを保持し
続ける。そして、容量C1,C2の放電が進み、基準三
角波電圧VOSCが下限設定電圧VLに達すると、下限
検出コンパレータCOMLの出力がHに反転するため、
フリップフロップRSFFの出力QにHが出力され、切
り替えスイッチSW1がON、切り替えスイッチSW2
がOFFに切り替わり、容量C1,C2に電流IONで
定電流充電が開始される。
用制御回路は、図2示す動作波形を呈する。図2(a)
は容量C1に流れる充放電電流IOSC、(b)は容量
C1の両端電圧VC1、(c)は容量C2の両端電圧V
C2を示す。(d)はCT端子に発生する基準三角波電
圧VOSCを示す。また図中、動作状態の時間的変化を
示すため容量C1,C2への充電期間をTION、放電
期間をTIOFFとして図2中に記している。
に、容量C1に発生するVC1は充電電流IONに比例
した一定の傾きを持って上昇し続けるが、容量C2は電
流[ION−VC2/R2]で充電されるため、VC2
の電圧上昇の傾きが一定とはならず時間が経過するごと
に傾きが小さくなっていく。よって、VC1とVC2の
合成電圧である基準三角波電圧VOSCは、図2(d)
に示すようにVC2の電圧特性が現れ、電圧変化の傾き
が連続して徐々に小さくなっていくカーブを描きながら
上限設定電圧VHまで上昇し続ける。
電圧VHに達すると上限検出コンパレータCOMHの出
力がHに反転し、フリップフロップRSFFのR入力に
印可されるためQは反転しLが出力される。これにより
切り替えスイッチSW1がOFF、SW2がONに切り
替わり、TIOFFに移行し容量C1,C2、及び抵抗
R2から放電電流IOFFを流し出す。
電電流IOFFに比例した一定の傾きを持って下降し続
けるがVC2は、電流[−(IOFF−VC2/R
2)]で放電されるため、VC2に発生する電圧低下の
傾きが一定とはならず時間を経過するとともに傾きが小
さくなっていく。
基準三角波電圧VOSCは、VC2の電圧特性が現れ、
電圧変化の傾きが連続して徐々に小さくなっていくカー
ブを描きながら下限設定電圧VLまで低下し続ける。
定電圧VHと下限設定電圧VLの間を上記のカーブを描
きながら充放電動作を繰り返し、電圧変化の傾きが連続
して変化するカーブを持つ波形を作り出す。そして、こ
の基準三角波電圧VOSCと出力電圧情報信号VO’と
を、コンパレータCOMPで比較しその出力をフリップ
フロップRSFFの出力Qとの論理積ANDをとること
でOUT端子に出力電圧を安定化するための所定の時比
率DUTYを持った制御パルス電圧を制御パルス出力端
子OUT端子から出力する。
力電圧情報信号VO’の変化幅△VO’と、基準三角波
電圧VOSCとの比較後にOUT端子から出力される制
御パルス電圧の時比率変化幅△DUTYとの比で表され
る。
入力電圧が低い場合、制御パルス電圧の時比率DUTY
は大きく、入力電圧が高い場合のDUTYは小さくなる
という特性を有する。
制御回路を適用すると、上記のように入力電圧が低い時
のコンパレータ周辺部の利得は、発生DUTYが大きく
なるため、図3(b)に示すように、基準三角波電圧V
OSCの高い電圧の部分で出力電圧情報信号VO’が比
較されることになり、この部分の基準三角波電圧VOS
Cの傾きは小さいため、△VO’の変化に対して、△D
UTYの変化は大きくなる。
辺部の利得は、上記とは逆に、図3(c)に示すよう
に、発生DUTYが小さくなるため基準三角波電圧VO
SCの低い電圧の部分で出力電圧情報信号VO’が比較
されることになり、この部分の基準三角波電圧VOSC
の傾きが大きいため、△VO’の変化に対して、△DU
TYの変化は小さくなる。
の△VO’を一定とし、各々の△DUTYとの比から、
入力電圧が低いと利得が大きく、入力電圧が高いと利得
が小さくなる特性が得られる。これはスイッチング電源
装置の一巡制御の利得特性が入力電圧に正の相関がある
のに対し逆の特性を示すことになる。これにより、入力
電圧に対して一巡制御の利得特性がほとんど変化しない
制御系を構成することが可能になり、DUTYが小さく
なった場合の一巡利得特性の利得上昇を抑えることがで
きる。
4〜図6を基にして説明する。ここで上記実施形態と同
様の部材は同一符号を付して説明を省略する。この実施
形態では、上記第一実施形態と同様の構成であって、タ
イミング容量C1,C2が互いに並列に接続され、一方
の容量C2にタイミング抵抗R2が直列に接続されてい
る。
制御回路について、以下にその動作を図5、図6を参照
しながら説明する。図5において(a)は容量C1とC
2、及び抵抗R2に流れる充放電電流IOSCを示し、
(b)は容量C1に流れる充放電電流IC1を示し、
(c)は抵抗R2,容量C2に流れる充放電電流ICR
2を示す。(d)は容量C2に発生するタイミング容量
電圧VC2を示し、(e)はCT端子に発生する基準三
角波電圧VOSCを示す。
(VOSC−VC2)/R2]で表され、基準三角波電
圧VOSCは、図5に示すように、その立ち上がり当初
はVC2より電圧が低いため、IC1は充電電流ION
より多くなり基準三角波電圧VOSCの電圧上昇の傾き
は大きくなる。そして、基準三角波電圧VOSCが上限
設定電圧VHに達する直前には、R2の効果により基準
三角波電圧VOSCはVC2より高くなっているため、
IC1は充電電流IONより少なくなり基準三角波電圧
VOSCの電圧上昇の傾きは小さくなる。
IC1が充電電流IONより多い状態からTION終期
にはIC1が充電電流IONより少ない状態に徐々に減
少していく特性を持つことになり基準三角波電圧VOS
Cの電圧上昇の傾きは一定にはならず時間が経過してい
くごとに傾きが連続して小さくなっていくカーブを描き
ながら上限設定電圧VHまで上昇し続ける。
電圧VHに達すると上限検出コンパレータCOMHの出
力がHに反転し、SW1がOFF、SW2がONに切り
替わりTIOFFに移行し容量C1,C2,抵抗R2か
ら放電電流IOFFを流す。
OSC−VC2)/R2]で表され、基準三角波電圧V
OSCは、VC2より電圧が高いため、IC1は放電電
流IOFFより多くなり基準三角波電圧VOSCの電圧
低下の傾きは大きくなる。また、基準三角波電圧VOS
Cが下限設定電圧VLに達するときには、抵抗R2の効
果により基準三角波電圧VOSCはVC2より低くなっ
ているため、IC1は放電電流IOFFより少なくなり
基準三角波電圧VOSCの電圧低下の傾きは小さくな
る。
期のIC1が放電電流IOFFより多い状態から、TI
OFF終期のIC1が放電電流IOFFより少ない状態
に徐々に減少していく特性を持つことになる。そして、
基準三角波電圧VOSCの電圧低下の傾きは、一定には
ならず時間が経過していくごとに傾きが連続して小さく
なっていくカーブを描きながら下限設定電圧VLまで低
下し続ける。
定電圧VHと下限設定電圧VLの間を同様のカーブを描
きながら充放電動作を繰り返し、電圧変化の傾きが連続
して変化するカーブを持つ波形を作り出す。
すように、入力電圧が低い時は基準三角波電圧VOSC
の高い電圧の部分で出力電圧情報信号VO’が比較され
ることになり、この部分の基準三角波電圧VOSCの傾
きは小さいため、△VO’の変化に対して、△DUTY
の変化は大きくなる。一方、入力電圧が高い時のコンパ
レータ周辺部の利得は、上記とは逆に、図6(c)に示
すように、発生DUTYが小さくなるため基準三角波電
圧VOSCの低い電圧の部分で出力電圧情報信号VO’
が比較されることになり、この部分の基準三角波電圧V
OSCの傾きが大きいため、△VO’の変化に対して、
△DUTYの変化は小さくなる。
の△VO’を一定とし、各々の△DUTYとの比から、
入力電圧が低いと利得が大きく、入力電圧が高いと利得
が小さくなる特性が得られ、上記実施形態と同様の効果
を得ることができる。
7〜図9を基にして説明する。ここで上記実施形態と同
様の部材は同一符号を付して説明を省略する。この実施
形態では、上記第一実施形態と同様の構成であって、R
T端子を介してタイミング抵抗R1,R2が並列に接続
されている。さらに、抵抗R2は、FETやその他のト
ランジスタTRのソースまたはエミッタに接続してい
る。このトランジスタTRのドレインまたはコレクタは
接地され、そのゲートまたはベースが、切り替えスイッ
チSW1等と容量Cとの間でCT端子に接続している。
これにより、基準三角波電圧VOSCに反比例した充放
電設定可変電流IVRを流す。ここで、充放電設定基準
電流IRは、図7に示すように、基準電流IR1とIV
Rの和である。
ンパレータCOMPの反転入力端子に接続され、コンパ
レータCOMPの非反転入力端子には、出力電圧情報信
号VO’が入力している。そしてコンパレータCOMP
の出力が、その比較結果である時比率DUTYを持った
制御パルス電圧として、制御パルス出力端子OUT端子
より出力する。
制御回路について、以下にその動作を図8、図9を参照
しながら説明する。図8において(a)は容量Cに流れ
る充放電電流IOSCを示し、(b)はR1に流れる基
準電流IR1を示し、(c)は抵抗R2,TRに流れる
IVRを示し、(d)は基準電流IR1とIVRの合成
電流である充放電設定基準電流IRを示している。ま
た、(e)はCT端子に発生する基準三角波電圧VOS
Cを示す。
R1+IVR]で表され、更にIR1は[VREF/R
1]となり、IVRは[(VREF−VOSC−VT
H)/R2]で表される。ここで、式中R1、R2、V
REF、トランジスタ閾値電圧VTHの各値は、時間に
よらず一定値であるが、IVRは決定する要素に時間と
ともに変化する基準三角波電圧VOSCが入っているた
め、充電電流IONは時間の関数になる。
電電流IONで容量Cを充電していくため、IVRは基
準三角波電圧VOSCの電圧上昇に伴い徐々に電流変化
の傾きが連続して小さくなりながら電流が減少していく
特性を持つことになる。IVRは充電電流IONの一部
であるから、これにより、基準三角波電圧VOSCは、
下限設定電圧VLからの電圧上昇する傾きが一定とはな
らず時間が経過するごとに徐々に電圧変化の傾きが連続
して小さくなっていくカーブを描きながら上限設定電圧
VHまで上昇し続ける。
定電圧VHに達すると、上限検出コンパレータCOMH
の出力がHに反転してフリップフロップRSFFのRに
印可されるため、出力Qは反転しLが出力される。これ
により切り替えスイッチSW1がOFF、SW2がON
に切り替わり、TIOFFに移行し容量Cから放電電流
IOFFを流し出す。この実施形態の回路では、放電電
流IOFFも、基準電流IR1とIVRの和である基準
電流IRに比例するため、時間の関数になる。このた
め、TIOFF中も、容量Cが放電電流IOFFにより
放電されていくため、IVRは基準三角波電圧VOSC
の電圧低下に伴い電流変化が徐々に大きくなりながら電
流増加をしていく特性を持つことになる。よって、基準
三角波電圧VOSCは、上限設定電圧VHから電圧低下
する傾きが一定とはならず時間が経過するごとに徐々に
電圧変化の傾きが大きくなっていくカーブを描きながら
下限設定電圧VLまで低下し続ける。
Lの間を同様のカーブを描きながら充放電動作を繰り返
し、電圧変化の傾きが連続して変化するカーブを持つ波
形を作り出す。
すように、入力電圧が低い時は基準三角波電圧VOSC
の高い電圧の部分で出力電圧情報信号VO’が比較され
ることになり、この部分の基準三角波電圧VOSCの傾
きは小さいため、△VO’の変化に対して、△DUTY
の変化は大きくなる。一方、入力電圧が高い時のコンパ
レータ周辺部の利得は、上記とは逆に、図9(c)に示
すように、発生DUTYが小さくなるため基準三角波電
圧VOSCの低い電圧の部分で出力電圧情報信号VO’
が比較されることになり、この部分の基準三角波電圧V
OSCの傾きが大きいため、△VO’の変化に対して、
△DUTYの変化は小さくなる。
の△VO’を一定とし、各々の△DUTYとの比から、
入力電圧が低いと利得が大きく、入力電圧が高いと利得
が小さくなる特性が得られ、上記実施形態と同様の効果
を得ることができる。
10〜図12を基にして説明する。ここで上記実施形態
と同様の部材は同一符号を付して説明を省略する。この
実施形態では、上記第三実施形態と同様の構成であっ
て、RT端子を介してタイミング抵抗R1と並列にFE
T等のトランジスタTRが設けられ、RT端子側をその
ドレインまたはコレクタに接続し、ソースまたはエミッ
タをタイミング抵抗R2に接続している。そして、トラ
ンジスタTRのゲートまたはベースは、容量C側のCT
端子に接続し、抵抗R2の他端を接地することで基準三
角波電圧VOSCに比例した充放電設定可変電流IVR
を流す。充放電設定基準電流IRは、図10に示すよう
に、基準電流IR1とIVRの和のである。
に、コンパレータCOMPの非反転入力端子に接続さ
れ、コンパレータCOMPの反転入力端子には、出力電
圧情報信号VO’が入力している。そしてコンパレータ
COMPの出力が、その比較結果である時比率DUTY
を持った制御パルス電圧として、制御パルス出力端子O
UT端子より出力する。
制御回路について、以下にその動作を図11、図12を
参照しながら説明する。図11において(a)は容量C
に流れる充放電電流IOSCを示し、(b)はR1に流
れる基準電流IR1を示し、(c)は抵抗R2,TRに
流れるIVRを示し、(d)は基準電流IR1とIVR
の合成電流である充放電設定基準電流IRを示してい
る。また、(e)はCT端子に発生する基準三角波電圧
VOSCを示す。
R1+IVR]で表され、更にIR1は[VREF/R
1]で、IVRは[(VOSC−VTH)/R2]で表
される。ここで、式中R1、R2、VREF、トランジ
スタ閾値電圧VTHの各値は、時間によらず一定値であ
るが、IVRは決定する要素に時間とともに変化する基
準三角波電圧VOSCが入っているため、充電電流IO
Nは時間の関数になる。
充電電流IONで容量Cを充電していくため、IVRは
基準三角波電圧VOSCの電圧上昇に伴い徐々に電流変
化の傾きが連続して大きくなりながら電流が増加してい
く特性を持つ。IVRは充電電流IONの一部であるか
ら、これにより、基準三角波電圧VOSCは、下限設定
電圧VLからの電圧上昇する傾きが一定とはならず時間
が経過するごとに徐々に電圧変化の傾きが連続して大き
くなっていくカーブを描きながら上限設定電圧VHまで
上昇し続ける。そして、基準三角波電圧VOSCが上限
設定電圧VHに達すると、上限検出コンパレータCOM
Hの出力がHに反転し、フリップフロップRSFFのR
に印可されるため出力Qは反転しLが出力される。これ
により切り替えスイッチSW1がOFF、SW2がON
に切り替わることでTIOFFに移行し容量Cから放電
電流IOFFを流し出す。
圧VOSCが上限設定電圧VHより低くなるため上限検
出コンパレータCOMHの出力が再反転しLとなるがフ
リップフロップRSFFの働きにより出力QにはLが保
持され、TIOFFが継続する。
流IOFFもIR1とIVRの和IRに比例するため時
間の関数になる。このため、TIOFF中も容量Cが放
電電流IOFFにより放電されていくためIVRは基準
三角波電圧VOSCの電圧低下に伴い電流変化が徐々に
小さくなりながら電流減少をしていく特性を持つことに
なる。よって、基準三角波電圧VOSCは上限設定電圧
VHから電圧低下する傾きが一定とはならず時間が経過
するごとに徐々に電圧変化の傾きが小さくなっていくカ
ーブを描きながら下限設定電圧VLまで低下し続ける。
Lの間を同様のカーブを描きながら充放電動作を繰り返
し、電圧変化の傾きが連続して変化するカーブを持つ波
形を作り出す。
示すように、入力電圧が低い時は基準三角波電圧VOS
Cの低い電圧の部分で出力電圧情報信号VO’が比較さ
れることになり、この部分の基準三角波電圧VOSCの
傾きは小さいため、△VO’の変化に対して、△DUT
Yの変化は大きくなる。一方、入力電圧が高い時のコン
パレータ周辺部の利得は、上記とは逆に、図12(c)
に示すように、発生DUTYが小さくなるため基準三角
波電圧VOSCの高い電圧の部分で出力電圧情報信号V
O’が比較されることになり、この部分の基準三角波電
圧VOSCの傾きが大きいため、△VO’の変化に対し
て、△DUTYの変化は小さくなる。
の△VO’を一定とし、各々の△DUTYとの比から、
入力電圧が低いと利得が大きく、入力電圧が高いと利得
が小さくなる特性が得られ、上記実施形態と同様の効果
を得ることができる。
回路は、上記実施形態に限定されるものではなく、基準
三角波電圧をスイッチング電源の利得特性に合わせて、
これを打ち消すような曲線を備えた波形であれば良く、
その形成回路は問わない。
は、電源側の電圧変動に対してその利得特性が変動して
もそれをうち消すように制御信号が出力されるものであ
り、一巡利得の変動が少なく、安定な出力が得られる。
従って、この制御回路をスイッチング電源に設けること
により、広範囲な電源仕様に対応可能なものである。
制御回路を示す回路構成図である。
動作波形を示す説明図である。
出力の動作波形を示す説明図である。
制御回路を示す回路構成図である。
動作波形を示す説明図である。
出力の動作波形を示す説明図である。
制御回路を示す回路構成図である。
動作波形を示す説明図である。
出力の動作波形を示す説明図である。
用制御回路を示す回路構成図である。
の動作波形を示す説明図である。
の出力の動作波形を示す説明図である。
路構成図である。
形を示す説明図である。
動作波形を示す説明図である。
Claims (3)
- 【請求項1】 電源制御回路の一部であり制御パルス信
号を発生するコンパレータと、所定の基準三角波電圧を
発生させる基準三角波電圧発生回路と、基準三角波電圧
発生用のタイミング容量とを有するスイッチング電源用
制御回路において、 上記タイミング容量に流れる電流を変化させ、制御対象
の入力電圧が低い場合におけるその制御対象の出力電圧
情報信号と基準三角波電圧との比較部分での上記基準三
角波電圧の傾きを小さくなるように設定し、上記制御対
象の入力電圧が高い場合の出力電圧情報信号と基準三角
波電圧との比較部分での上記基準三角波電圧の傾きを大
きくするように設定して、上記基準三角波電圧の傾きを
連続的に変化させる電圧変化手段を設けたことを特徴と
するスイッチング電源用制御回路。 - 【請求項2】 上記電圧変化手段は、上記タイミング容
量に並列に設けられた抵抗であることを特徴とする請求
項1記載のスイッチング電源用制御回路。 - 【請求項3】 上記電圧変化手段は、上記タイミング容
量に並列に設けられたトランジスタ回路であることを特
徴とする請求項1記載のスイッチング電源用制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10443199A JP3352048B2 (ja) | 1999-04-12 | 1999-04-12 | スイッチング電源用制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10443199A JP3352048B2 (ja) | 1999-04-12 | 1999-04-12 | スイッチング電源用制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000299979A true JP2000299979A (ja) | 2000-10-24 |
JP3352048B2 JP3352048B2 (ja) | 2002-12-03 |
Family
ID=14380496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10443199A Expired - Lifetime JP3352048B2 (ja) | 1999-04-12 | 1999-04-12 | スイッチング電源用制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3352048B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007000997A1 (ja) * | 2005-06-29 | 2007-01-04 | Rohm Co., Ltd. | ビデオ信号処理回路、およびそれを搭載した電子機器 |
CN105991024A (zh) * | 2015-02-09 | 2016-10-05 | 成都锐成芯微科技有限责任公司 | 一种自振荡dc-dc电路 |
-
1999
- 1999-04-12 JP JP10443199A patent/JP3352048B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007000997A1 (ja) * | 2005-06-29 | 2007-01-04 | Rohm Co., Ltd. | ビデオ信号処理回路、およびそれを搭載した電子機器 |
CN105991024A (zh) * | 2015-02-09 | 2016-10-05 | 成都锐成芯微科技有限责任公司 | 一种自振荡dc-dc电路 |
Also Published As
Publication number | Publication date |
---|---|
JP3352048B2 (ja) | 2002-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6717458B1 (en) | Method and apparatus for a DC-DC charge pump voltage converter-regulator circuit | |
US5436550A (en) | AC-DC converter having saw-tooth wave generating circuit in active filter | |
US7944314B2 (en) | Low frequency oscillator for burst-mode dimming control for CCFL driver system | |
US7075277B2 (en) | DC-DC converter | |
US6885177B2 (en) | Switching regulator and slope correcting circuit | |
JP3974449B2 (ja) | 電源装置 | |
EP3852268A1 (en) | Oscillation circuit, chip, and electronic device | |
JP4630165B2 (ja) | Dc−dcコンバータ | |
JPH05111241A (ja) | Dc−dcコンバータ | |
JP3352048B2 (ja) | スイッチング電源用制御回路 | |
US7145381B2 (en) | Apparatus for controlling a boosted voltage and method of controlling a boosted voltage | |
JP3581002B2 (ja) | デューティー比制限機能付きパルス発生回路及びdc/dcコンバータ | |
US7535206B2 (en) | Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same | |
KR100314165B1 (ko) | 펄스 발생 장치 | |
JP2718068B2 (ja) | 振幅制御台形波発生装置 | |
JPH09135568A (ja) | Dc/dcコンバータ | |
JP6863789B2 (ja) | スイッチングレギュレータ | |
JP3312763B2 (ja) | 電圧印加電流測定回路 | |
CN109407744B (zh) | 用于负载的恒流控制的线性恒流控制系统和方法 | |
JPH0923640A (ja) | Dc/dcコンバータのパルス幅変調回路 | |
JP4830238B2 (ja) | Dc/dcコンバータ回路 | |
KR0110705Y1 (ko) | 파형 발생 장치 | |
JP2600103Y2 (ja) | 電源回路 | |
JPH03121614A (ja) | 発振回路 | |
JPH0410807A (ja) | クロック信号発生回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070920 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090920 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110920 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120920 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120920 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130920 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |