JPH07248353A - 電源電流測定装置 - Google Patents
電源電流測定装置Info
- Publication number
- JPH07248353A JPH07248353A JP6067599A JP6759994A JPH07248353A JP H07248353 A JPH07248353 A JP H07248353A JP 6067599 A JP6067599 A JP 6067599A JP 6759994 A JP6759994 A JP 6759994A JP H07248353 A JPH07248353 A JP H07248353A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- capacitor
- resistor
- current
- dut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【構成】 ＣＭＯＳデバイス１０の電源端子及び接地間
にスイッチ３０及びコンデンサ２８の直列回路とコンデ
ンサ２８よりも静電容量が小さいコンデンサ３２を並列
に接続する。デバイスの入力データ変化時に電源電流の
増加する際に２つのコンデンサが放電した後、これらの
コンデンサ充電時の途中でスイッチ２８をオフにし、小
容量のコンデンサ３２のみを充電する。 【効果】 ＣＭＯＳデバイスに入力データ変化時に電源
電流が増加してから静止電源電流に戻るまでの期間を短
縮し、ＣＭＯＳデバイスの高速試験を可能にする。
にスイッチ３０及びコンデンサ２８の直列回路とコンデ
ンサ２８よりも静電容量が小さいコンデンサ３２を並列
に接続する。デバイスの入力データ変化時に電源電流の
増加する際に２つのコンデンサが放電した後、これらの
コンデンサ充電時の途中でスイッチ２８をオフにし、小
容量のコンデンサ３２のみを充電する。 【効果】 ＣＭＯＳデバイスに入力データ変化時に電源
電流が増加してから静止電源電流に戻るまでの期間を短
縮し、ＣＭＯＳデバイスの高速試験を可能にする。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＭＯＳデバイスの良
否を試験するために、その静止状態の電源電流を測定す
る電源電流測定装置に関する。
否を試験するために、その静止状態の電源電流を測定す
る電源電流測定装置に関する。
【０００２】
【従来の技術】ＣＭＯＳデバイスでは、入力論理データ
が変化しない状態即ち静止状態のときに電源電流は略０
Ａであり、入力論理データが変化したときのみに電源電
流が流れる。しかし、故障したＣＭＯＳデバイスでは、
特定の論理データが供給された後の静止状態においても
電源電流が流れる。そこで、ＣＭＯＳデバイスの良否を
試験するために、順次異なる論理データを供給した後の
静止状態の電源電流を測定する電源電流測定装置が用い
られている。
が変化しない状態即ち静止状態のときに電源電流は略０
Ａであり、入力論理データが変化したときのみに電源電
流が流れる。しかし、故障したＣＭＯＳデバイスでは、
特定の論理データが供給された後の静止状態においても
電源電流が流れる。そこで、ＣＭＯＳデバイスの良否を
試験するために、順次異なる論理データを供給した後の
静止状態の電源電流を測定する電源電流測定装置が用い
られている。
【０００３】
【発明が解決しようとする課題】図３は、従来の電源電
流測定装置を示す回路図であり、この装置は被測定デバ
イス（以下ＤＵＴという）１０であるＣＭＯＳデバイス
の入力論理データが変化しない状態での静止電源電流を
測定するものである。この装置において、ＤＵＴ１０に
電源電圧として供給すべき電圧に等しい基準電圧Ｖref
は、入力端子１２を介して演算増幅器１４の非反転入力
端に供給される。演算増幅器１４の出力端は電流検出用
抵抗器１６の一端に接続される。抵抗器１６の他端は、
演算増幅器１４の反転入力端に接続される。抵抗器１６
には、各々並列に位相補償用コンデンサ１８及び電子ス
イッチ２０が接続される。スイッチ２０をオン及びオフ
するタイミングは、制御及び測定回路２２により制御さ
れる。
流測定装置を示す回路図であり、この装置は被測定デバ
イス（以下ＤＵＴという）１０であるＣＭＯＳデバイス
の入力論理データが変化しない状態での静止電源電流を
測定するものである。この装置において、ＤＵＴ１０に
電源電圧として供給すべき電圧に等しい基準電圧Ｖref
は、入力端子１２を介して演算増幅器１４の非反転入力
端に供給される。演算増幅器１４の出力端は電流検出用
抵抗器１６の一端に接続される。抵抗器１６の他端は、
演算増幅器１４の反転入力端に接続される。抵抗器１６
には、各々並列に位相補償用コンデンサ１８及び電子ス
イッチ２０が接続される。スイッチ２０をオン及びオフ
するタイミングは、制御及び測定回路２２により制御さ
れる。
【０００４】演算増幅器１４の非反転入力端及び出力端
には、差動増幅器２４の２つの入力端子が夫々接続され
る。演算増幅器１４及び抵抗器１６を含む負帰還回路が
安定動作する間は、演算増幅器１４の２つの入力端子間
電圧は０であるので、差動増幅器２２は抵抗器１６の両
端電圧を検出する。差動増幅器２４の出力電圧は制御及
び測定回路２４に供給され、特定のタイミングで測定さ
れる。制御及び測定回路２４は、差動増幅器２４の出力
信号が供給されるサンプル・ホールド回路、アナログ・
デジタル変換器、メモリ、カウンタ、プログラム遅延タ
イマ等を含みその詳細な構成は、１９９２年８月発行の
「Semiconductor World」１５９頁に記載されている。
には、差動増幅器２４の２つの入力端子が夫々接続され
る。演算増幅器１４及び抵抗器１６を含む負帰還回路が
安定動作する間は、演算増幅器１４の２つの入力端子間
電圧は０であるので、差動増幅器２２は抵抗器１６の両
端電圧を検出する。差動増幅器２４の出力電圧は制御及
び測定回路２４に供給され、特定のタイミングで測定さ
れる。制御及び測定回路２４は、差動増幅器２４の出力
信号が供給されるサンプル・ホールド回路、アナログ・
デジタル変換器、メモリ、カウンタ、プログラム遅延タ
イマ等を含みその詳細な構成は、１９９２年８月発行の
「Semiconductor World」１５９頁に記載されている。
【０００５】抵抗器１６の他端は、位相補償用抵抗器２
６を介してＤＵＴ１０の電源端子に接続される。ＤＵＴ
１０の電源端子及び接地電位間には、バイパス・コンデ
ンサ２８が接続される。位相補償用抵抗器２６は、バイ
パス・コンデンサ２８による利得帯域及び位相裕度の悪
化を少なくするものである。
６を介してＤＵＴ１０の電源端子に接続される。ＤＵＴ
１０の電源端子及び接地電位間には、バイパス・コンデ
ンサ２８が接続される。位相補償用抵抗器２６は、バイ
パス・コンデンサ２８による利得帯域及び位相裕度の悪
化を少なくするものである。
【０００６】図４は、図３の装置の動作を説明するため
のタイミング図である。ＤＵＴ１０の入力端に供給され
る入力論理データは、ＤＵＴ１０の試験用に生成された
ものであり、所定の周期で順次その内容が変化する。Ｄ
ＵＴ１０は、入力論理データが変化した時点ｔ1で、異
なる入力論理データを取り込む。時点ｔ1の直前の時点
ｔ0にスイッチ２０はオン状態にされている。時点ｔ1
で、ＤＵＴ１０に取り込まれる入力論理データが変化す
ると、ＤＵＴ１０の電源電流ＩDの値は静止電源電流値
からＩpに急激に増加する。この電源電流ＩDの増加分を
供給するために、すでに充電されているコンデンサ２８
から電流Ｉc2がＤＵＴ１０に流れる。十分な電流を供給
するために、コンデンサ２８は例えば、０.１μＦの比
較的大きな静電容量を有する必要がある。
のタイミング図である。ＤＵＴ１０の入力端に供給され
る入力論理データは、ＤＵＴ１０の試験用に生成された
ものであり、所定の周期で順次その内容が変化する。Ｄ
ＵＴ１０は、入力論理データが変化した時点ｔ1で、異
なる入力論理データを取り込む。時点ｔ1の直前の時点
ｔ0にスイッチ２０はオン状態にされている。時点ｔ1
で、ＤＵＴ１０に取り込まれる入力論理データが変化す
ると、ＤＵＴ１０の電源電流ＩDの値は静止電源電流値
からＩpに急激に増加する。この電源電流ＩDの増加分を
供給するために、すでに充電されているコンデンサ２８
から電流Ｉc2がＤＵＴ１０に流れる。十分な電流を供給
するために、コンデンサ２８は例えば、０.１μＦの比
較的大きな静電容量を有する必要がある。
【０００７】時点ｔ1でコンデンサ２８から電流が流れ
出すと、コンデンサ２８の両端電圧の減少によりＤＵＴ
１０の供給電源電圧ＶDは値Ｖpだけ減少する。それに応
じて抵抗器２６の一端側の電圧も減少し、スイッチ２０
はオン状態であるので、差動増幅器２２の入力端間電圧
の増加により出力電圧は増加する。上述の様に、時点ｔ
0からスイッチ２０はオン状態であるので、電源電流ＩD
が時点ｔ2で静止電源電流に戻ると、コンデンサ２８
は、抵抗器２６及びコンデンサ２８の値で決まる時定数
で、抵抗器２６を流れる電流Ｉから静止電源電流を減算
した電流により充電され、電源電圧ＶDは基準電圧Ｖref
に向かって増加する。電源電圧ＶDが増加するととも
に、抵抗器２６の一端の電圧も増加し、差動増幅器２２
出力の電圧は減少する。スイッチ２０を時点ｔ0でオン
状態にしたのは、電源電圧ＶDの回復時間の短縮のため
に十分な電流を流すためである。
出すと、コンデンサ２８の両端電圧の減少によりＤＵＴ
１０の供給電源電圧ＶDは値Ｖpだけ減少する。それに応
じて抵抗器２６の一端側の電圧も減少し、スイッチ２０
はオン状態であるので、差動増幅器２２の入力端間電圧
の増加により出力電圧は増加する。上述の様に、時点ｔ
0からスイッチ２０はオン状態であるので、電源電流ＩD
が時点ｔ2で静止電源電流に戻ると、コンデンサ２８
は、抵抗器２６及びコンデンサ２８の値で決まる時定数
で、抵抗器２６を流れる電流Ｉから静止電源電流を減算
した電流により充電され、電源電圧ＶDは基準電圧Ｖref
に向かって増加する。電源電圧ＶDが増加するととも
に、抵抗器２６の一端の電圧も増加し、差動増幅器２２
出力の電圧は減少する。スイッチ２０を時点ｔ0でオン
状態にしたのは、電源電圧ＶDの回復時間の短縮のため
に十分な電流を流すためである。
【０００８】時点ｔ3でスイッチ２０をオフ状態にする
と、依然として流れる電流Ｉにより生じる電流検出用抵
抗器１６の両端電圧が差動増幅器２２に供給され、差動
増幅器２２の出力電圧は急激に増加する。この電流Ｉ
は、ｔ2〜ｔ3を長くすると小さくなるが、ある一定の時
間以上になると、オペアンプ１４の入力端に入る外来ノ
イズ、オペアンプの微小発振及び電子スイッチ２０を開
くときの自己ノイズ等により、それ以上減少しなくな
る。コンデンサ２８の両端電圧即ちＤＵＴ１０の電源電
圧ＶDが基準電圧Ｖrefに近づくにつれて、電流Ｉは減少
し、差動増幅器２２の出力電圧も減少する。電流Ｉが減
少して、ＤＵＴ１０の静止電源電流と等しくなると、電
流Ｉはこれ以上減少せずに一定の静止電源電流として流
れる。この電流Ｉを電流検出用抵抗器１６で検出して、
差動増幅器２２を介して制御及び測定回路２４で測定
し、略０ＶであればＤＵＴ１０は正常であり、そうでな
ければＤＵＴ１０は故障していると判断される。
と、依然として流れる電流Ｉにより生じる電流検出用抵
抗器１６の両端電圧が差動増幅器２２に供給され、差動
増幅器２２の出力電圧は急激に増加する。この電流Ｉ
は、ｔ2〜ｔ3を長くすると小さくなるが、ある一定の時
間以上になると、オペアンプ１４の入力端に入る外来ノ
イズ、オペアンプの微小発振及び電子スイッチ２０を開
くときの自己ノイズ等により、それ以上減少しなくな
る。コンデンサ２８の両端電圧即ちＤＵＴ１０の電源電
圧ＶDが基準電圧Ｖrefに近づくにつれて、電流Ｉは減少
し、差動増幅器２２の出力電圧も減少する。電流Ｉが減
少して、ＤＵＴ１０の静止電源電流と等しくなると、電
流Ｉはこれ以上減少せずに一定の静止電源電流として流
れる。この電流Ｉを電流検出用抵抗器１６で検出して、
差動増幅器２２を介して制御及び測定回路２４で測定
し、略０ＶであればＤＵＴ１０は正常であり、そうでな
ければＤＵＴ１０は故障していると判断される。
【０００９】しかし、この従来の装置では、上述の様
に、コンデンサ２８は電源電流ＩDがＩPに増加する時に
十分な電流供給をするために比較的に大きな静電容量を
有するので、抵抗器２６と共に比較的に大きな時定数を
形成し、電流Ｉが静止電源電流に等しくなるまでに長時
間を要する。したがって、この様な装置では、各入力論
理データ毎の測定時間が長くなり、試験速度が制限され
る。
に、コンデンサ２８は電源電流ＩDがＩPに増加する時に
十分な電流供給をするために比較的に大きな静電容量を
有するので、抵抗器２６と共に比較的に大きな時定数を
形成し、電流Ｉが静止電源電流に等しくなるまでに長時
間を要する。したがって、この様な装置では、各入力論
理データ毎の測定時間が長くなり、試験速度が制限され
る。
【００１０】したがって、本発明の目的は、ＣＭＯＳデ
バイスの良否を高速に試験するための電源電流測定装置
に関する。
バイスの良否を高速に試験するための電源電流測定装置
に関する。
【００１１】
【課題を解決するための手段】本発明の電源電流測定装
置は、非反転入力端に基準電圧が供給されたオペアンプ
と、オペアンプの出力端に一端が接続され、他端が上記
オペアンプの反転入力端に接続された第１抵抗器と、第
１抵抗器の他端に一端が接続された第２抵抗器と、第２
抵抗器の他端に電源端子が接続され、入力端に周期的に
変化するデータ信号が供給されるＣＭＯＳデバイスと、
第１抵抗器の両端間に接続された第１電子スイッチと、
ＣＭＯＳデバイスの電源端子及び接地電位源間に接続さ
れた第１コンデンサ及び第２電子スイッチから成る直列
回路と、ＣＭＯＳデバイスの電源端子及び接地電位源間
に接続された、第１コンデンサよりも静電容量の小さい
第２コンデンサと、データ信号の変化前に、第１及び第
２スイッチを順次オン状態にし、データ信号の変化後
に、第１及び第２スイッチを順次オン状態にし、第１抵
抗器の両端電圧を測定する制御及び測定回路とを具え
る。
置は、非反転入力端に基準電圧が供給されたオペアンプ
と、オペアンプの出力端に一端が接続され、他端が上記
オペアンプの反転入力端に接続された第１抵抗器と、第
１抵抗器の他端に一端が接続された第２抵抗器と、第２
抵抗器の他端に電源端子が接続され、入力端に周期的に
変化するデータ信号が供給されるＣＭＯＳデバイスと、
第１抵抗器の両端間に接続された第１電子スイッチと、
ＣＭＯＳデバイスの電源端子及び接地電位源間に接続さ
れた第１コンデンサ及び第２電子スイッチから成る直列
回路と、ＣＭＯＳデバイスの電源端子及び接地電位源間
に接続された、第１コンデンサよりも静電容量の小さい
第２コンデンサと、データ信号の変化前に、第１及び第
２スイッチを順次オン状態にし、データ信号の変化後
に、第１及び第２スイッチを順次オン状態にし、第１抵
抗器の両端電圧を測定する制御及び測定回路とを具え
る。
【００１２】
【作用】データ信号が変化して、ＣＭＯＳデバイスの電
源電流の瞬間的増加が起こる前に、第１及び第２スイッ
チをオン状態にして電源電流の増加分を供給できるよう
にし、斯る増加が終了した後に、第２スイッチをオフ状
態にして、静電容量の小さい第２コンデンサのみがＣＭ
ＯＳデバイスの電源端子に接続されるようにして、電源
電圧を迅速に増加させ、静止電流が流れるまでの期間を
短縮した。
源電流の瞬間的増加が起こる前に、第１及び第２スイッ
チをオン状態にして電源電流の増加分を供給できるよう
にし、斯る増加が終了した後に、第２スイッチをオフ状
態にして、静電容量の小さい第２コンデンサのみがＣＭ
ＯＳデバイスの電源端子に接続されるようにして、電源
電圧を迅速に増加させ、静止電流が流れるまでの期間を
短縮した。
【００１３】
【実施例】図１は、本発明の電源電流測定装置を示す回
路図である。この装置は、その大部分の構成要素が図３
に示す従来の装置と同じであり、同一の構成要素には同
一の参照符号を付す。本発明の装置が従来の装置と異な
る点は、コンデンサ２８の一端及びＤＵＴ１０の電源端
子間に、制御及び測定回路２４により制御される電子ス
イッチ３０を接続したことと、ＤＵＴ１０の電源端子及
び接地電位源間にコンデンサ３２を接続したことであ
る。コンデンサ３２の静電容量は、コンデンサ２８の静
電容量より１桁以上小さい値である。他の構成要素の構
成については、図３に関して行った説明を参照された
い。
路図である。この装置は、その大部分の構成要素が図３
に示す従来の装置と同じであり、同一の構成要素には同
一の参照符号を付す。本発明の装置が従来の装置と異な
る点は、コンデンサ２８の一端及びＤＵＴ１０の電源端
子間に、制御及び測定回路２４により制御される電子ス
イッチ３０を接続したことと、ＤＵＴ１０の電源端子及
び接地電位源間にコンデンサ３２を接続したことであ
る。コンデンサ３２の静電容量は、コンデンサ２８の静
電容量より１桁以上小さい値である。他の構成要素の構
成については、図３に関して行った説明を参照された
い。
【００１４】図２は、図１の装置の動作を説明するため
にタイミング図である。従来と同様に、ＤＵＴ１０の入
力端に供給される入力論理データは、所定の周期で順次
その内容が変化する。ＤＵＴ１０は、入力論理データが
変化した直後に供給されるクロック信号の発生時点ｔ2
で、異なる入力論理データを取り込む。時点ｔ2の直前
の時点ｔ1にスイッチ２８はオン状態にされ、更にその
直前の時点ｔ0にスイッチ２０はオン状態にされてい
る。コンデンサ２８は後述から分かるように、コンデン
サ３２よりも低い電圧に充電されているので、スイッチ
３０をオン状態にすることで、一時的に電源電圧ＶDは
低下する。
にタイミング図である。従来と同様に、ＤＵＴ１０の入
力端に供給される入力論理データは、所定の周期で順次
その内容が変化する。ＤＵＴ１０は、入力論理データが
変化した直後に供給されるクロック信号の発生時点ｔ2
で、異なる入力論理データを取り込む。時点ｔ2の直前
の時点ｔ1にスイッチ２８はオン状態にされ、更にその
直前の時点ｔ0にスイッチ２０はオン状態にされてい
る。コンデンサ２８は後述から分かるように、コンデン
サ３２よりも低い電圧に充電されているので、スイッチ
３０をオン状態にすることで、一時的に電源電圧ＶDは
低下する。
【００１５】電源電圧Ｖ時点ｔ2で、ＤＵＴ１０に取り
込まれる入力論理データが変化すると、ＤＵＴ１０の電
源電流ＩDの値は静止電源電流値からＩpに急激に増加す
る。この電源電流ＩDの増加分を供給するために、すで
に充電されているコンデンサ２８及び３２から夫々電流
Ｉc2及びＩc3がＤＵＴ１０に流れる。上述の様に、コン
デンサ２８はコンデンサ３２に比較して静電容量が十分
に大きいので、この際のＤＵＴ１０への電流供給のほと
んどは、コンデンサ２８により行われる。
込まれる入力論理データが変化すると、ＤＵＴ１０の電
源電流ＩDの値は静止電源電流値からＩpに急激に増加す
る。この電源電流ＩDの増加分を供給するために、すで
に充電されているコンデンサ２８及び３２から夫々電流
Ｉc2及びＩc3がＤＵＴ１０に流れる。上述の様に、コン
デンサ２８はコンデンサ３２に比較して静電容量が十分
に大きいので、この際のＤＵＴ１０への電流供給のほと
んどは、コンデンサ２８により行われる。
【００１６】時点ｔ2でコンデンサ２８及び３２から電
流が流れ出すと、ＤＵＴ１０の供給電源電圧ＶDDは値Ｖ
pだけ減少し、それに応じて抵抗器２６の一端側の電圧
も減少するので、差動増幅器２２の出力電圧は増加す
る。上述の様に、時点ｔ0及びｔ1からスイッチ２０及び
２８はオン状態であるので、電源電流ＩDが時点ｔ3で静
止電源電流に戻ると、コンデンサ２８及び３２は、抵抗
器２６及びコンデンサ２８、３２の値で決まる時定数τ
1で、抵抗器２６を流れる電流から静止電源電流を減算
した電流により充電され、電源電圧ＶDは基準電圧Ｖref
に向かって増加する。電源電圧ＶDが増加するととも
に、抵抗器２６の一端の電圧も増加し、差動増幅器２２
出力電圧は減少する。
流が流れ出すと、ＤＵＴ１０の供給電源電圧ＶDDは値Ｖ
pだけ減少し、それに応じて抵抗器２６の一端側の電圧
も減少するので、差動増幅器２２の出力電圧は増加す
る。上述の様に、時点ｔ0及びｔ1からスイッチ２０及び
２８はオン状態であるので、電源電流ＩDが時点ｔ3で静
止電源電流に戻ると、コンデンサ２８及び３２は、抵抗
器２６及びコンデンサ２８、３２の値で決まる時定数τ
1で、抵抗器２６を流れる電流から静止電源電流を減算
した電流により充電され、電源電圧ＶDは基準電圧Ｖref
に向かって増加する。電源電圧ＶDが増加するととも
に、抵抗器２６の一端の電圧も増加し、差動増幅器２２
出力電圧は減少する。
【００１７】スイッチ２０をオン状態にしたままで、ス
イッチ３０は時点ｔ4でオフ状態にされる。抵抗器２６
及びコンデンサ３２のみにより決まる時定数τ2で、コ
ンデンサ３２は充電される。時定数τ2は、時定数τ2よ
りも大幅に小さいので、電源電圧ＶDは以前より急速に
基準電圧Ｖrefに向かって増加する。
イッチ３０は時点ｔ4でオフ状態にされる。抵抗器２６
及びコンデンサ３２のみにより決まる時定数τ2で、コ
ンデンサ３２は充電される。時定数τ2は、時定数τ2よ
りも大幅に小さいので、電源電圧ＶDは以前より急速に
基準電圧Ｖrefに向かって増加する。
【００１８】スイッチ２０を時点ｔ5でオフ状態にする
と、抵抗器３２を依然として流れている電流Ｉにより生
じる電流検出用抵抗器１６の両端電圧が差動増幅器２２
に供給され、差動増幅器２２の出力電圧は急激に増加す
る。その後、抵抗器２６及びコンデンサ３２による時定
数τ2は小さいので、ＤＵＴ１０の電源電圧ＶDは急速に
基準電圧Ｖrefに近づき、電流Ｉは減少し、差動増幅器
２２の出力電圧も減少する。電流Ｉが減少して、ＤＵＴ
１０の静止電源電流と等しくなると、電流Ｉはこれ以上
減少せずに一定の静止電源電流として流れる。従来と同
様に、この電流Ｉを電流検出用抵抗器１６で検出して、
差動増幅器２２を介して制御及び測定回路２４で測定
し、略０ＶであればＤＵＴ１０は正常であり、そうでな
ければＤＵＴ１０は故障していると判断される。
と、抵抗器３２を依然として流れている電流Ｉにより生
じる電流検出用抵抗器１６の両端電圧が差動増幅器２２
に供給され、差動増幅器２２の出力電圧は急激に増加す
る。その後、抵抗器２６及びコンデンサ３２による時定
数τ2は小さいので、ＤＵＴ１０の電源電圧ＶDは急速に
基準電圧Ｖrefに近づき、電流Ｉは減少し、差動増幅器
２２の出力電圧も減少する。電流Ｉが減少して、ＤＵＴ
１０の静止電源電流と等しくなると、電流Ｉはこれ以上
減少せずに一定の静止電源電流として流れる。従来と同
様に、この電流Ｉを電流検出用抵抗器１６で検出して、
差動増幅器２２を介して制御及び測定回路２４で測定
し、略０ＶであればＤＵＴ１０は正常であり、そうでな
ければＤＵＴ１０は故障していると判断される。
【００１９】
【発明の効果】本発明によれば、ＣＭＯＳデバイスに入
力されるデータが変化して、電源電流が増加し、その後
静止電流に戻るまでの時間を短縮できるので、ＣＭＯＳ
データの試験時間を短縮できる。
力されるデータが変化して、電源電流が増加し、その後
静止電流に戻るまでの時間を短縮できるので、ＣＭＯＳ
データの試験時間を短縮できる。
【図１】本発明の電源電流測定装置を示す回路図。
【図２】図１の回路を説明するためのタイミング図。
【図３】従来の電源電流測定装置を示す回路図。
【図４】図３の回路を説明するためのタイミング図。
１０ ＣＭＯＳデバイス １４ オペアンプ １６ 第１抵抗器 ２０ 第１電子スイッチ ２６ 第２抵抗器 ２８ 第１コンデンサ ３０ 第２電子スイッチ ３２ 第２コンデンサ
Claims (1)
- 【請求項１】 非反転入力端に基準電圧が供給されたオ
ペアンプと、 該オペアンプの出力端に一端が接続され、他端が上記オ
ペアンプの反転入力端に接続された第１抵抗器と、 該第１抵抗器の上記他端に一端が接続された第２抵抗器
と、 該第２抵抗器の他端に電源端子が接続され、入力端に周
期的に変化するデジタル・データ信号が供給されるＣＭ
ＯＳデバイスと、 上記第１抵抗器の両端間に接続された第１電子スイッチ
と、 上記ＣＭＯＳデバイスの上記電源端子及び接地電位源間
に接続された第１コンデンサ及び第２電子スイッチから
成る直列回路と、 上記ＣＭＯＳデバイスの上記電源端子及び接地電位源間
に接続された、上記第１コンデンサよりも静電容量の小
さい第２コンデンサと、 上記データ信号の変化前に、上記第１及び第２スイッチ
を順次オン状態にし、上記データ信号の変化後に、上記
第１及び第２スイッチを順次オン状態にし、上記第１抵
抗器の両端電圧を測定する制御及び測定回路とを具える
ことを特徴とする電源電流測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6067599A JPH07248353A (ja) | 1994-03-11 | 1994-03-11 | 電源電流測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6067599A JPH07248353A (ja) | 1994-03-11 | 1994-03-11 | 電源電流測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07248353A true JPH07248353A (ja) | 1995-09-26 |
Family
ID=13349555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6067599A Pending JPH07248353A (ja) | 1994-03-11 | 1994-03-11 | 電源電流測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07248353A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006054435A1 (ja) * | 2004-11-16 | 2006-05-26 | Advantest Corporation | 試験装置 |
| WO2007049331A1 (ja) * | 2005-10-25 | 2007-05-03 | Renesas Technology Corp. | 接続装置、ｉｄｄｑテスト方法及び半導体集積回路 |
| EP1811313A2 (en) * | 2006-01-24 | 2007-07-25 | Agilent Technologies, Inc. | Electrical regenerator easurement probe |
| JP2009074900A (ja) * | 2007-09-20 | 2009-04-09 | Yokogawa Electric Corp | 電圧印加電流測定回路 |
| WO2011010349A1 (ja) * | 2009-07-23 | 2011-01-27 | 株式会社アドバンテスト | 試験装置 |
| JP2011058803A (ja) * | 2009-09-04 | 2011-03-24 | Advantest Corp | 試験装置および電源装置 |
| US7952361B2 (en) | 2009-07-14 | 2011-05-31 | Advantest Corporation | Test apparatus |
| JP2011133305A (ja) * | 2009-12-24 | 2011-07-07 | Fujitsu Ltd | 電子機器及びストレス試験装置 |
| US8558560B2 (en) | 2009-07-23 | 2013-10-15 | Advantest Corporation | Test apparatus, additional circuit and test board for judgment based on peak current |
| US8558559B2 (en) | 2009-07-23 | 2013-10-15 | Advantest Corporation | Test apparatus, additional circuit and test board for calculating load current of a device under test |
-
1994
- 1994-03-11 JP JP6067599A patent/JPH07248353A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006054435A1 (ja) * | 2004-11-16 | 2008-05-29 | 株式会社アドバンテスト | 試験装置 |
| US7656177B2 (en) | 2004-11-16 | 2010-02-02 | Advantest Corporation | Test apparatus |
| WO2006054435A1 (ja) * | 2004-11-16 | 2006-05-26 | Advantest Corporation | 試験装置 |
| TWI386657B (zh) * | 2004-11-16 | 2013-02-21 | Advantest Corp | 測試裝置 |
| WO2007049331A1 (ja) * | 2005-10-25 | 2007-05-03 | Renesas Technology Corp. | 接続装置、ｉｄｄｑテスト方法及び半導体集積回路 |
| EP1811313A2 (en) * | 2006-01-24 | 2007-07-25 | Agilent Technologies, Inc. | Electrical regenerator easurement probe |
| JP2007199062A (ja) * | 2006-01-24 | 2007-08-09 | Agilent Technol Inc | リジェネレータプローブ |
| EP1811313A3 (en) * | 2006-01-24 | 2007-12-12 | Agilent Technologies, Inc. | Electrical regenerator easurement probe |
| JP2009074900A (ja) * | 2007-09-20 | 2009-04-09 | Yokogawa Electric Corp | 電圧印加電流測定回路 |
| US7952361B2 (en) | 2009-07-14 | 2011-05-31 | Advantest Corporation | Test apparatus |
| WO2011010349A1 (ja) * | 2009-07-23 | 2011-01-27 | 株式会社アドバンテスト | 試験装置 |
| US8164351B2 (en) | 2009-07-23 | 2012-04-24 | Advantest Corporation | Test apparatus |
| US8558560B2 (en) | 2009-07-23 | 2013-10-15 | Advantest Corporation | Test apparatus, additional circuit and test board for judgment based on peak current |
| US8558559B2 (en) | 2009-07-23 | 2013-10-15 | Advantest Corporation | Test apparatus, additional circuit and test board for calculating load current of a device under test |
| JP2011058803A (ja) * | 2009-09-04 | 2011-03-24 | Advantest Corp | 試験装置および電源装置 |
| JP2011133305A (ja) * | 2009-12-24 | 2011-07-07 | Fujitsu Ltd | 電子機器及びストレス試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3088727B2 (ja) | 零入力電流測定装置 | |
| EP0540052B1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| US4296338A (en) | Power on and low voltage reset circuit | |
| KR100198617B1 (ko) | 모오스 캐패시터의 누설전압감지회로 | |
| JP2005516226A5 (ja) | ||
| JP3072880B2 (ja) | Ｉｃ試験用電圧発生回路 | |
| JPH0311038B2 (ja) | ||
| JPH07248353A (ja) | 電源電流測定装置 | |
| JPS62149215A (ja) | 時定数回路 | |
| US5331230A (en) | Integrated-circuit sampled-and-hold phase detector with integrated current setting resistor | |
| CN116247933B (zh) | 电源设备及用于电源芯片的工作模式配置电路 | |
| CN115360667A (zh) | 漏电保护电路、集成电路、电子设备以及方法 | |
| EP1386173A1 (en) | Capacitance measuring circuit | |
| JP3335872B2 (ja) | 時定数調整回路 | |
| JP4343489B2 (ja) | 過電流検出遅延回路 | |
| JP3312763B2 (ja) | 電圧印加電流測定回路 | |
| JPH04227315A (ja) | 非同期遅延回路および入力信号遅延方法 | |
| US5874842A (en) | Sample and hold circuit having quick resetting function | |
| US4937538A (en) | Circuit arrangement for synchronizing an oscillator | |
| JPH0438303Y2 (ja) | ||
| JP2723688B2 (ja) | 半導体集積回路の周波数特性測定装置 | |
| JPH05283994A (ja) | リセット回路 | |
| JPH11101846A (ja) | 電源静止電流（ｉｄｄｑ）測定回路 | |
| JPH0736301Y2 (ja) | 信号測定装置 | |
| JPS60251600A (ja) | サンプルホ−ルド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050826 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050926 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |