JP2011133305A - 電子機器及びストレス試験装置 - Google Patents

Abstract

【課題】発生頻度の少ない不具合が発生した場合に、その発生原因となっている電子回路を容易に特定できる電子機器を、提供する。
【解決手段】電子機器は、複数の電子回路（ＬＳＩ１０等）のそれぞれとして、容量の異なる２種のバイパスコンデンサとして機能可能なバイパスコンデンサ回路１７、外部から所定の指示が与えられたときにバイパスコンデンサ回路１７を容量が少ない方のバイパスコンデンサとして機能させる制御回路１８が設けられている回路を、備える。
【選択図】図２

Description

本発明は、複数の電子回路を含む電子機器と、電子機器用のストレス試験装置とに、関する。

一般的な情報処理装置には、図５Ａや図５Ｂに示したような電子機器、すなわち、複数のＬＳＩを備えたＰＣＢ（Printed Circuit Board：プリント回路板）や、複数のダイを
備えたＳｉＰ（System In Package）が、用いられている。

そのような電子機器で、不具合がまれに（例えば、数時間に１回）発生することが分かった場合、不具合の発生原因となっている電子回路（ＬＳＩ、ダイ）を特定するために、電子機器の機能を通常とは異なる電源電圧や温度でテストすることが行われている。

通常とは異なる電源電圧や温度で電子機器を動作させれば、電子機器内の各部が誤動作し易くなる。従って、上記のようなテスト（以下、ストレス試験と表記する）を行えば、まれにしか発生しない不具合を発生させることは出来る。ただし、発生させた不具合の内容から、その不具合の発生原因となっている電子回路を即座に特定できることは殆どない。そのため、ＰＣＢ、ＳｉＰ等の電子機器で発生頻度の少ない不具合が発生した場合、その発生原因となっているＬＳＩやダイを特定するために、長時間の作業が必要とされているのが現状である。

特開平１１−０２３６７３号公報

そこで、開示の技術の課題は、発生頻度の少ない不具合が発生した場合に、その発生原因となっている電子回路を容易に特定できる電子機器と、そのような電子機器用のストレス試験装置とを提供することにある。

上記した課題を解決するために、開示の技術の一態様の、同じ電源線に接続された複数の電子回路を含む電子機器は、前記複数の電子回路のそれぞれが、所定数の制御信号入力端子と、第１バイパスコンデンサ、又は、前記第１バイパスコンデンサよりも小容量の第２バイパスコンデンサとして機能可能なバイパスコンデンサ回路と、前記所定数の制御信号入力端子に対して所定の制御信号が入力された場合に、前記バイパスコンデンサ回路を前記第２バイパスコンデンサとして機能させる制御回路とを、備える。

また、上記した課題を解決するために、開示の技術の他の態様の、同じ電源線に接続された複数の電子回路を含む電子機器は、前記複数の電子回路のそれぞれが、第１バイパスコンデンサ、又は、前記第１バイパスコンデンサよりも小容量の第２バイパスコンデンサとして機能可能なバイパスコンデンサ回路と、クロック入力端子と、データ入力端子と、前記クロック入力端子に入力されたクロックに基づき動作する、前記データ入力端子に入力されたデータが入力されるシフトレジスタと、前記シフトレジスタ内のデータが、所定のデータとなったときに、前記バイパスコンデンサ回路を前記第２バイパスコンデンサとして機能させる制御回路とを、備える。

また、開示の技術の一態様のストレス試験装置は、それぞれ、所定の制御を行うことによってバイパスコンデンサの容量がより少ない第２電子回路として機能させることが可能な、同じ電源線に接続された複数の電子回路を含む電子機器用の装置であって、前記所定の制御を行うことにより、前記複数の電子回路内の１つの電子回路を、順々に、第２電子回路として機能させる制御手段と、第２電子回路として機能している電子回路が変わる度に、前記電子機器の動作状態を検査し、前記電子機器の動作状態が異常なものであった場合に、第２電子回路として機能している電子回路の識別情報を出力する検査手段とを備える。

電子機器に上記構成を採用しておけば、発生頻度の少ない不具合が発生した場合に、その発生原因となっている電子回路を容易に特定出来る電子機器を実現できる。また、上記構成のストレス試験装置によれば、そのような電子機器内の，不具合の発生原因となっている電子回路を特定できる。

実施形態に係る電子機器の構成図。 実施形態に係る電子機器が備えるＬＳＩの構成図。 実施形態に係る電子機器用のストレス試験システムの構成図。 ストレス試験装置が実行する処理の流れ図。 電子機器（ＰＣＢ）の概略構成図。 電子機器（ＳｉＰ）の概略構成図。

以下、発明者が開発した電子機器の一例（以下、実施形態に係る電子機器と表記する）を、図面を参照して詳細に説明する。

まず、図１及び図２を用いて、実施形態に係る電子機器１の構成を説明する。

図１に示してあるように、実施形態に係る電子機器１は、Ｍ個（Ｍ≧２：図では、Ｍ＝３）のＬＳＩ１０をプリント配線板５上に実装したＰＣＢ（プリント回路板）である。

この電子機器１に用いられている各ＬＳＩ１０は、図２に示した構成を有するＬＳＩである。すなわち、ＬＳＩ１０は、クロック入力端子１１、データ入力端子１２、データ出力端子１３、ＶＤＤ端子１４、ＶＳＳ端子１５、回路１６、バイパスコンデンサ回路１７、制御回路１８等を備えたＬＳＩとなっている。

ＶＤＤ端子１４、ＶＳＳ端子１５は、ＬＳＩ１０の電源端子である。回路１６は、ＬＳＩ１０の本来の機能を実現するための回路である。ＬＳＩ１０内には、ＶＤＤ端子１４と回路１６とを接続するＶＤＤ線、及び、ＶＳＳ端子１５と回路１６とを接続するＶＳＳ線が設けられている。

制御回路１８は、シフトレジスタ２４とデコーダ２５とにより構成された回路である。

シフトレジスタ２４は、クロック入力端子１１に入力されたクロック（クロックパルス群）に基づき動作する，レジスタ長がＮ（Ｎ≧２）のシフトレジスタである。図２中に模式的に示してあるように、このシフトレジスタ２４の先頭のフリップフロップの入力端子は、データ入力端子１２と接続されている。また、シフトレジスタ２４の各フリップフロップの出力端子は、デコーダ２５と接続されており、シフトレジスタ２４の最終段のフリ
ップフロップの出力端子は、データ出力端子１３とも接続されている。

デコーダ２５は、シフトレジスタ２４からのパラレルデータ（Ｎビットデータ）が、予め定められている容量変更コマンドと一致している場合には、ハイレベルの制御信号を出力し、それ以外の場合には、ローレベルの制御信号を出力する回路である。

バイパスコンデンサ回路１７は、制御回路１８からの制御信号に基づき、容量の異なる２種のバイパスコンデンサのいずれかとして機能する回路である。

具体的には、バイパスコンデンサ回路１７は、ＶＳＳ線とＶＤＤ線とを接続する容量Ｃ１のコンデンサ２１と、一方の端子がＶＳＳ線と接続された容量Ｃ２のコンデンサ２２とを備えている。また、バイパスコンデンサ回路１７は、コンデンサ２２の他方の端子とＶＤＤ線との間の接続をＯＮ／ＯＦＦするための，ローレベルの信号がゲートに入力されている場合にＯＮとなるトランジスタ２３を備えている。そして、バイパスコンデンサ回路１７のトランジスタ２３のゲートには、制御回路１８からの制御信号が入力されている。

この構成から明らかなように、バイパスコンデンサ回路１７は、制御回路１８からローレベルの制御信号が出力されている場合には、容量Ｃ１のバイパスコンデンサとして機能し、そうでない場合には、容量“Ｃ１＋Ｃ２”のバイパスコンデンサとして機能する回路となっている。

図１に戻って、電子機器１の構成の説明を続ける。

電子機器１のプリント配線板５には、各ＬＳＩ１０のＶＤＤ端子１４を、電子機器１の電源（図示略）に接続するためのＶＤＤ電源線、及び、各ＬＳＩ１０のＶＳＳ端子１５を、電子機器１の電源に接続するためのＶＳＳ電源線が、設けられている。プリント配線板５には、クロック入力端子３１、当該クロック入力端子３１と各ＬＳＩ１０のクロック入力端子１１との間を接続する信号線、及び、データ入力端子３２も設けられている。

プリント配線板５には、クロック入力端子１１へのクロックの入力により、データ入力端子３２への入力データを各ＬＳＩ１０内のシフトレジスタ２４に順次供給できるようにするための信号線３５及び複数の信号線３６も、設けられている。

より具体的には、電子機器１内のＭ個のＬＳＩ１０を、入力データの供給順通りに第１〜第ＭＬＳＩ１０と表記すると、プリント配線板５には、データ入力端子３２と第１ＬＳＩ１０のデータ入力端子１２とを接続する信号線３５が設けられている。また、プリント配線板５には、第ｍ−１ＬＳＩ１０（ｍ＝２〜Ｍ）のデータ出力端子１３と第ｍＬＳＩ１０のデータ入力端子１２とを接続する信号線３６も設けらている。

次に、電子機器１の機能を説明する。

既に説明したように、電子機器１内の各ＬＳＩ１０（図２参照。）は、クロック入力端子１１にクロックパルスが入力される度にデータ入力端子１２に入力されているデータを取り込む，レジスタ長がＮのシフトレジスタ２４を備えている。また、各ＬＳＩ１０は、シフトレジスタ２４から出力されるシリアルデータを外部に出力するためのデータ出力端子１３も備えている。そして、各ＬＳＩ１０は、シフトレジスタ２４に容量変更コマンドが設定されている場合には、容量Ｃ１のバイパスコンデンサを備えたＬＳＩとして機能し、そうではない場合には、容量“Ｃ１＋Ｃ２”のバイパスコンデンサを備えたＬＳＩとして機能するものとなっている。

一方、電子機器１（図１参照。）のプリント配線板５には、各ＬＳＩ１０のクロック入力端子１１と接続されたクロック入力端子３１、及び、第１ＬＳＩ１０のデータ入力端子１２と接続されたデータ入力端子３２が設けられている。さらに、プリント配線板５には、第ｍ−１ＬＳＩ１０（ｍ＝２〜Ｍ）のデータ出力端子１３と第ｍＬＳＩ１０のデータ入力端子１２とを接続する信号線３６も設けられている。

従って、Ｎ個のクロックパルスのクロック入力端子３１への入力と容量変更コマンドのデータ入力端子３２へのシリアル入力とを同期的に行えば、電子機器１の第１ＬＳＩ１０内のシフトレジスタ２４だけに容量変更コマンドを設定できることになる。また、その後、さらにＮ個のクロックパルスをクロック入力端子３１に入力すれば、容量変更コマンドがＮビット分シフトする結果として、第２ＬＳＩ１０内のシフトレジスタ２４だけに容量変更コマンドが設定されることになる。同様に、第ｉＬＳＩ１０（ｉ＝２〜Ｍ−１）内のシフトレジスタ２４だけに容量変更コマンドが設定されているときに、クロック入力端子３１にＮ個のクロックパルスを入力すれば、第ｉ＋１ＬＳＩ１０内のシフトレジスタ２４だけに容量変更コマンドが設定されることになる。

そして、電子機器１内の各ＬＳＩ１０は、上記した構成・機能を有するものとなっている。従って、上記のような制御により、電子機器１の第ｊＬＳＩ１０（ｊ＝１〜Ｍ）内のシフトレジスタ２４だけに容量変更コマンドを設定した場合、第ｊＬＳＩ１０は、容量Ｃ１のバイパスコンデンサを備えたＬＳＩとして機能することになる。また、シフトレジスタ２４に容量変更コマンドが設定されていない他の各ＬＳＩ１０は、容量“Ｃ１＋Ｃ２”のバイパスコンデンサを備えたＬＳＩとして機能することになる。

そして、ＬＳＩ１０内の電源ノイズ量は、バイパスコンデンサの容量が小さい方が大きくなり、電源ノイズ量が大きくなると、誤動作が発生し易くなる。そのため、第ｊＬＳＩ１０内のシフトレジスタ２４だけに容量変更コマンドが設定されている場合、電子機器１は、第ｊＬＳＩ１０のみが誤動作し易い状態で動作することになる。この“第ｊＬＳＩ１０のみが誤動作し易い状態”は、第ｊＬＳＩ１０に対してストレスを与えることによって実現できる状態と本質的には同じものである。

従って、本実施形態に係る電子機器１は、ＬＳＩ１０単位でのストレス試験を行える機器であると共に、各ＬＳＩ１０に対するストレス試験を行えば、不具合の発生原因となっているＬＳＩ１０を特定できる機器となっていることになる。

なお、電子機器１に対するストレス試験を行う装置／システムとしては、具体的な構成の異なる様々なものを採用することが出来る。

例えば、電子機器１が、画像信号を出力する機器（デジタルチューナボード等）である場合、図３に示した構成のストレス試験システムにより電子機器１に対するストレス試験を行うことが出来る。

このストレス試験システム内の画像表示装置４２は、電子機器１が出力する画像信号に応じた画像を表示する装置である。画像取込装置４３は、画像表示装置４２により表示された画像を取り込んで、当該画像を表す画像データを生成する装置（ビデオカメラ等）である。検査装置４４は、画像取込装置４３からの画像データを解析することにより、電子機器１が正常に機能しているか否かを検査する装置である。この検査装置４４は、外部装置（後述するストレス試験装置４１）から所定内容の検査開始コマンドが送信されてきたときに、電子機器１に対する検査を開始し、検査が完了したときに、検査結果を外部装置に返送する装置となっている。

ストレス試験装置４１は、表示装置４１ａが接続されているコンピュータに、電子機器１や検査装置４４との間の通信を可能とするための拡張ボード４１ｂを取り付けた上で、ストレス試験プログラムを可搬型記録媒体からインストールした装置である。

このストレス試験装置４１にインストールされているストレス試験プログラムは、ストレス試験装置４１に図４に示した手順の処理を実行させるプログラムとなっている。

すなわち、ストレス試験プログラムに従った動作を開始したストレス試験装置４１は、まず、電子機器１の第１ＬＳＩ１０のシフトレジスタ２４に容量変更コマンドを設定する処理（ステップＳ１０１）を行う。より具体的には、ストレス試験装置４１は、Ｎ個のクロックパルスのクロック入力端子３１への入力と容量変更コマンドのデータ入力端子３２へのシリアル入力とが同期的に行われるように、拡張ボード４１ｂを制御する処理を行う。

ステップＳ１０１の処理を終えたストレス試験装置４１は、検査開始コマンドを検査装置４４に対して送信（ステップＳ１０２）してから、ステップＳ１０３にて、検査結果が返送されてくるのを監視する。

ストレス試験装置４１は、検査結果が返送されてきた場合（ステップＳ１０３；ＹＥＳ）には、当該検査結果の内容をチェックする（ステップＳ１０４）。そして、ストレス試験装置４１は、検査結果が、電子機器１が正常に機能していないことを示すものであった場合（ステップＳ１０４；ＮＧ）には、試験対象ＬＳＩ１０のＬＳＩ番号を記録する（ステップＳ１０５）。なお、試験対象ＬＳＩ１０とは、その時点（検査結果の受信時点）において、そのシフトレジスタ２４に容量変更コマンドが設定されているＬＳＩ１０のことである。また、ＬＳＩ番号とは、信号線３６により直列接続されたＬＳＩ１０の中の何番目（第１ＬＳＩ１０が１番目）のＬＳＩ１０であるかを示す数値のことである。

ステップＳ１０５の処理を終えたストレス試験装置４１は、全ＬＳＩ１０に対する試験が完了したか否かを判断する（ステップＳ１０６）。このステップＳ１０６にて、ストレス試験装置４１が実際に行う処理は、その時点におけう試験対象ＬＳＩ１０が、第ＭＬＳＩ１０であるか否かを判断する処理である。

また、ストレス試験装置４１は、検査結果が、電子機器１が正常に機能していることを示すものであった場合（ステップＳ１０４；ＯＫ）には、上記したステップＳ１０５の処理を行うことなく、ステップＳ１０６の処理（判断）を行う。

そして、ストレス試験装置４１は、全ＬＳＩ１０に対する試験が完了していなかった（ステップＳ１０６；ＮＯ）には、容量変更コマンドを次のＬＳＩ１０内のシフトレジスタ２４に設定する処理（ステップＳ１０７）を行う。すなわち、ストレス試験装置４１は、Ｎ個のクロックパルスを電子機器１のクロック入力端子３１に供給する処理を行う。その後、ストレス試験装置４１は、ステップＳ１０２以降の処理を再び開始する。

一方、全ＬＳＩ１０に対する試験が完了していた場合（ステップＳ１０６；ＹＥＳ）、ストレス試験装置４１は、ステップＳ１０５の処理時に記録した各ＬＳＩ番号を、表示装置４１ａの画面上に表示する（ステップＳ１０７）。そして、ストレス試験装置４１は、ストレス試験プログラムに従った動作を終了する。

《変形形態》
上記した電子機器１に対しては、各種の変形を行うことが出来る。例えば、各ＬＳＩ１０内のバイパスコンデンサ回路１７は、容量の異なる少なくとも２種のバイパスコンデン
サとして機能可能な回路でありさえすれば良い。従って、バイパスコンデンサ回路１７を、例えば、コンデンサ２１を備えない回路や、容量の異なる３種以上のバイパスコンデンサとして機能可能な回路に変形することが出来る。

また、制御回路１８は、ＬＳＩ１０の所定数の制御信号入力端子に対して所定の制御信号が入力された場合に、バイパスコンデンサ回路１７を、通常よりも容量の少ないバイパスコンデンサとして機能させることが出来る回路でありさえすれば良い。従って、ＬＳＩ１０から、クロック入力端子１１とデータ出力端子１３とを取り除き、制御回路１８として、データ入力端子１２と、トランジスタ２３のゲートとを接続する信号線（配線）を設けておくことも出来る。また、制御回路１８を、シフトレジスタ２４の代わりに、通常のレジスタを備えた回路に変形することも出来る。

ただし、ＬＳＩ１０のデータ入力端子１２とトランジスタ２３のゲートとを直結した場合、プリント配線板５上に、（ａ）ＬＳＩ１０と同数のデータ入力端子３２や、（ｂ）データ入力端子３２、データ入力端子３２に入力されたデータを任意のＬＳＩ１０に供給できるセレクタ、及び、データの供給先をセレクタに指示するための幾つかの端子を、設けざるを得ない。また、シフトレジスタ２４の代わりに、通常のレジスタを採用した場合には、ＬＳＩ１０に、ストレス試験用の端子を多数設けざるを得なくなる。従って、電子機器１には、クロック入力端子３１及びデータ入力端子３２を設けるだけで実現できる上記構成を採用しておくことが望ましい。

また、いわゆるＪＴＡＧ対応ＩＣは、それぞれ、クロック入力端子１１、データ入力端子１２、データ出力端子１３に相当するＴＣＫ、ＴＤＩ、ＴＤＯ端子と、制御回路１８に相当する回路（インストラクションレジスタ、デコーダ等からなる回路）を備えたものとなっている。そのため、ＪＴＡＧ対応ＩＣの改良によりＬＳＩ１０を製造する場合やＬＳＩ１０をＪＴＡＧテストが可能なデバイスとして製造する場合には、ＪＴＡＧテストのための回路、端子を、バイパスコンデンサ回路１７を制御するための回路、端子として利用することが出来る。

また、電子機器１は、ＰＣＢであったが、電子機器１を、ＳｉＰとして実現することも出来る。なお、電子機器１をＳｉＰとして実現する場合、ＳｉＰ内の各ダイをＬＳＩ１０相当の構成・機能を有するものとし、ＳｉＰの２端子がクロック入力端子３１及びデータ入力端子３２として機能するようにしておけば、良いだけである。

また、上記したストレス試験装置４１は、他装置を利用して、電子機器１の機能を検査する装置であったが、ストレス試験装置４１を、他装置を利用せずに、電子機器１の機能を検査する装置に変形しても良い。また、電子機器１の用途（目的）によっては、正常に機能しているか否かを機器に自動的に判定させることが困難なこともある。そのため、ストレス試験装置４１を、ステップＳ１０２の処理を行わず、ステップＳ１０３にて、検査結果が電子機器１の検査者から入力されるのを待機（監視）する装置に変形しておいても良い。

また、ストレス試験装置４１を、各ＬＳＩ１０についての検査結果を全て記録する装置、検査結果の出力の仕方が上記したものとは異なる装置（例えば、検査結果をプリントアウトする装置）等に変形しても良いことは当然のことである。

１ 電子機器
５ プリント配線板
１０ ＬＳＩ
１１，３１ クロック入力端子
１２，３２ データ入力端子
１３ データ出力端子
１４ ＶＤＤ端子
１５ ＶＳＳ端子
１６ 回路
１７ バイパスコンデンサ回路
１８ 制御回路
２１，２２ コンデンサ
２３ トランジスタ
２４ シフトレジスタ
２５ デコーダ
３５，３６ 信号線
４１ ストレス試験装置
４１ａ 表示装置
４１ｂ 拡張ボード
４２ 画像表示装置
４３ 画像取込装置
４４ 検査装置

Claims (4)

1. 同じ電源線に接続された複数の電子回路を含む電子機器であって、
   前記複数の電子回路のそれぞれが、
   所定数の制御信号入力端子と、
   第１バイパスコンデンサ、又は、前記第１バイパスコンデンサよりも小容量の第２バイパスコンデンサとして機能可能なバイパスコンデンサ回路と、
   前記所定数の制御信号入力端子に対して所定の制御信号が入力された場合に、前記バイパスコンデンサ回路を前記第２バイパスコンデンサとして機能させる制御回路と、
   を、備える
   ことを特徴とする電子機器。
2. 同じ電源線に接続された複数の電子回路を含む電子機器であって、
   前記複数の電子回路のそれぞれが、
   第１バイパスコンデンサ、又は、前記第１バイパスコンデンサよりも小容量の第２バイパスコンデンサとして機能可能なバイパスコンデンサ回路と、
   クロック入力端子と
   データ入力端子と、
   前記クロック入力端子に入力されたクロックに基づき動作する、前記データ入力端子に入力されたデータが入力されるシフトレジスタと、
   前記シフトレジスタ内のデータが、所定のデータとなったときに、前記バイパスコンデンサ回路を前記第２バイパスコンデンサとして機能させる制御回路と、
   を、備える
   ことを特徴とする電子機器。
3. 前記複数の電子回路のそれぞれが、
   前記シフトレジスタからシリアルに出力されるデータを自電子回路外に出力するためのデータ出力端子を、さらに、備え、
   前記複数の電子回路が、特定の電子回路を除いた各電子回路のデータ出力端子から出力されるデータが他の電子回路のデータ入力端子に入力されるように、直列接続されている
   ことを特徴とする請求項２記載の電子機器。
4. それぞれ、所定の制御を行うことにより、バイパスコンデンサの容量がより少ない第２電子回路として機能させることが可能な、同じ電源線に接続された複数の電子回路を含む電子機器用のストレス試験装置であって、
   前記所定の制御を行うことにより、前記複数の電子回路内の１つの電子回路を、順々に、第２電子回路として機能させる制御手段と、
   第２電子回路として機能している電子回路が変わる度に、前記電子機器の動作状態を検査し、前記電子機器の動作状態が異常なものであった場合に、第２電子回路として機能している電子回路の識別情報を出力する検査手段と、
   を備えることを特徴とするストレス試験装置。

Images