JP2008232667A - 半導体試験装置および試験方法 - Google Patents

Abstract

【課題】従来技術の半導体試験装置では、単一の試験項目のみ行うことを前提に作られている。そのため、試験装置に実装したコンデンサ容量値などは、容易に変更できない。よって、開閉リレーがＯＮまたはＯＦＦの状態しかなく、例えばコンデンサについても、０μＦか、試験装置に実装した容量の２通りしか選択できない。
【解決手段】本発明にかかる半導体試験装置は、被測定デバイスに対し、複数の電源電圧を供給する電源配線を有する電源回路部と、被測定デバイスに対し、電源配線のそれぞれに接続されている複数のノイズ除去部と、被測定デバイスに電気的に接続される任意のノイズ除去部を、前記複数のノイズ除去部から選択する切替部と、を備えたものである。
【選択図】図１

Description

本発明は、半導体試験装置および試験方法に関するものである。

近年、半導体技術の進歩によりＬＳＩ（Large Scale Integration）やＩＣ（Integrated Circuit）等の半導体デバイスは、多機能化や高速化が進んでいる。それに伴い、半導体デバイスの信頼性試験や出荷試験も、試験の多項目化や高精度化が進んでいる。また、半導体デバイスの多品種化も進んでおり、その多品種化に合わせた試験も求められている。

しかし、このような環境下にありながら従来の試験装置は単一の試験項目のみ行うことを前提に作られている。よって、前述したように、試験が多項目化した場合、その項目別に試験装置を用意しなければならなかった。またさらに、デバイスの多品種化により、測定デバイス毎に試験を行わなければならず、膨大な試験時間がかかってしまう。このことは、試験装置の作成コスト、試験時間にかかる人件費等、試験コストの増大化を意味している。

よって、試験装置単体でも半導体デバイスの多機能化や高速化、または多品種化に合わせ試験を行えるよう対応しなければならない。また、試験コストの低減のため、試験時間の短時間化も求められている。

従来の試験装置が特許文献１に開示されている。この従来例における被測定デバイスへの電源供給部の構成図を図１５に示す。図１５に示すように、従来の試験装置は、複数の被測定デバイス１の電源端子毎に個別に電源を供給する複数の電源回路２と、各電源回路に並列に接続された低周波用コンデンサＣ１および高周波用コンデンサＣ２と、該コンデンサ毎に設けられ接点が該コンデンサにそれぞれ直列に接続されたリレー４と、テストボード上の負荷回路のための負荷用電源回路３とを具備し、前記負荷用電源回路の電圧によって前記リレーの励磁コイルを駆動することを特徴としている。

リレー動作は、前記複数のリレーの接点が、前記被測定デバイスの交流試験を行うとき閉成され、前記被測定デバイスの直流試験を行うとき開放される。
特開平１１−１６０３８８号公報

従来技術において、低周波用コンデンサの開閉はリレーによって可能ではある。しかし、高周波用コンデンサの接続をＯＮまたはＯＦＦにできないため、高周波用コンデンサ容量は試験装置に実装した容量から容易に変更できない。

また、従来技術では、開閉リレーがＯＮまたはＯＦＦの状態しか選択できない。よって、低周波用コンデンサについても、０μＦか、試験装置に実装した容量の２通りしか選択できない。

ここで、一般的にコンデンサは温度特性を持つため、温度条件により容量が変化する。よって、温度試験において、温度変化に対しコンデンサ容量を最適化するためには、複数の容量の切り替えが必要である。また、テスト項目別に半導体デバイスの動作周波数が異なる場合（低速ファンクション試験、高速ファンクション試験等）にも、コンデンサ容量を最適化するためには、複数の容量の切り替えが必要である。

しかし、従来技術では、前述したように高周波用コンデンサは切り替えができない。また、低周波用コンデンサにおいても、選択的に容量値を設定したい場合は、容量の異なる複数の低周波用コンデンサと、それぞれ個別に駆動できるリレーを同数用意しなければならない。これは、試験装置に対し、必要な実装面積が増えることを意味し、装置コストが高くなる。また、部品実装エリア面積が小さいプローブカード等では、この従来技術の採用は、非常に困難である。

また、半導体デバイスが、例えばアナログ回路等の機能を有する場合、アナログ試験等を行わなければならない。しかし、従来技術では、コンデンサの切り替えしか選択できない。よって、アナログ試験用のフィルタ等は選択できない。

本発明にかかる半導体試験装置は、被測定デバイスに対し、複数の電源電圧を供給する電源配線を有する電源回路部と、被測定デバイスに対し、電源配線のそれぞれに接続されている複数のノイズ除去部と、被測定デバイスに電気的に接続される任意のノイズ除去部を、前記複数のノイズ除去部から選択する切替部と、を備えたものである。

本発明により、例えば評価項目別に試験の温度条件が異なる場合、その温度条件に最適な任意の容量を選択すること可能になる。また、評価項目別に半導体デバイスの動作周波数が異なる場合においても、異なる周波数特性を有するコンデンサを任意に選択することが可能になる。また、コンデンサのみでなくフィルタ等も選択することが可能となる。

本発明にかかる半導体試験装置によれば、異なる条件の試験を行う場合、各条件に最適なノイズ除去部を選択することで、試験を効率よく行うことができる。

＜発明の実施の形態１＞
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態１は、本発明を半導体試験装置の電源供給部分に適用したものである。

図１に本実施の形態１にかかる半導体試験装置の電源供給部分の概略構成図の一例を示す。図１に示すように、この半導体試験装置は、被測定半導体デバイス１１と、被測定半導体デバイス１１に接続されている電源ランド１４と、被測定半導体デバイスに電源電圧を供給する電源回路１２と、電源回路からの各配線に接続されている電源ランド１５、１６、１７、１８と、各電源ランドと接地端子間に接続されている容量２５、２６、２７、２８と、各電源ランドと電源ランド１４との間に接続された切替回路２０、２１、２２、２３と、各切替回路のＯＮ又はＯＦＦを制御するコントロール回路１３から構成されている。また、切替回路１９は電源回路１２と電源ランド１４間に接続されている。

ここで、各容量は、ノイズを除去するためのバイパスコンデンサとして、単体または複数のコンデンサで構成されている。また、各切替回路は、リレー等のスイッチで構成されている。また、コントロール回路１３は、自動または手動で各切替回路のＯＮまたはＯＦＦを行えるようにしてもよい。ここで、試験を自動で行う場合には、コントロール回路はＭＰＵ等のプロセッサやメモリ等の記憶部などで構成されていてもよい。

本実施の形態１において、上記電源回路１２は、電源回路部を構成し、上記容量２５、２６、２７、２８は、それぞれノイズ除去部を構成し、上記切替回路２０、２１、２２、２３は、切替部を構成する。

図２に本実施の形態１にかかる半導体試験装置の上面図の一例を示す。なお、図に示された符号のうち、図１と同じ符号を付したものは、図１と同じか又は類似の構成を示している。図２において、３１は被測定デバイス１１と半導体試験装置との接触部であり、ソケット形状または針形状等で構成されている。また、接地ランド５１、５２、５３、５４は、図１の接地端子に相当する。また、図２には図示していないが、切替回路１９は、電源ランド１４に接続されている（例えば、接触部の裏側等）。

ここで、容量２５、２６、２７、２８は、単体または複数個の群になったコンデンサで構成されている。この構成毎のコンデンサ容量は、２^Ｎ×ＡμＦ（Ｎ：整数、Ａ：最小基準容量）の関係を満たしている。例えば、容量２５においては、１００μＦのコンデンサが１個（Ａ＝１００μＦ、Ｎ＝０）、容量２６においては、１００μＦのコンデンサが２個（Ａ＝１００μＦ、Ｎ＝１）、容量２７においては、１００μＦのコンデンサが４個（Ａ＝１００μＦ、Ｎ＝２）、容量２８においては、１００μＦのコンデンサが８個（Ａ＝１００μＦ、Ｎ＝３）となっている。

次に、前述した構成による半導体試験装置の切替回路の設定の説明を行う。まず、電源ランド１５、１６、１７、１８と接地ランド５１、５２、５３、５４間には、前述したようにそれぞれ１００μＦ、２００μＦ、４００μＦ、８００μＦのコンデンサが接続されているものとする。初期状態として、切替回路２０、２１、２２、２３はＯＦＦ状態とすると、電源回路と接地間のコンデンサ容量は０μＦとなる。次に、切替回路２０のみをＯＮにする。この場合、電源回路と接地間のコンデンサ容量は１００μＦとなる。次に、切替回路２１のみをＯＮにする。この場合、電源回路と接地間のコンデンサ容量は２００μＦとなる。さらに同様にして、切替回路２２のみ、切替回路２３のみをＯＮにすると、それぞれ電源回路と接地間のコンデンサ容量は４００μＦ、８００μＦとなる。

次に、複数の切替回路を同時ＯＮした場合を考える。例えば、切替回路１５、１６をＯＮとし、切替回路１７、１８をＯＦＦにしたときを考える。この場合は、容量２５の１００μＦと容量２６の２００μＦとの合計容量３００μＦが、電源と接地間の容量となる。

図３に、上記と上記以外の切替回路のＯＮ、ＯＦＦの組み合わせによる電源回路と接地間の容量パターンを示す。図３からわかるように、本実施の形態１の試験装置の構成では、容量を１６パターンで変化させることができる。また、これらの切替回路のＯＮまたはＯＦＦは、コントロール回路１３により手動もしくは自動で切り替えられるようにしてもよい。またここで、図１からも明らかなように切替回路１９は、容量パターンの変化には寄与せず、被測定デバイスに対する電源の投入、非投入のみが目的のため図への記載を省略する（以下、本明細書中で同じ）。

以下、本実施の形態１の半導体試験装置を用いることによる効果を説明する。一般的にコンデンサには温度依存性がある。例として図４にコンデンサの温度特性を示す。例えば、比較的温度特性の良い積層セラミックコンデンサでも常温時と比較して、低温側（例えば−２５度）では−１０パーセントの容量変化、高温側（例えば１２５度）では−２０パーセント程度の容量変化が生じる。ファンクション試験等で温度特性を調べる場合、より高精度の測定を行おうとすると、温度変化にかかわらず、常温時と同じ容量を電源と接地間に持つようにしなければならない。ここで本実施形態の試験装置を用いることで、予めこのような容量変化に対応した補正容量になるように、前述した切替回路により容量値を設定することができる。

ここで、上記補正容量について図４の積層セラミックコンデンサの温度特性を例に取り説明を行う。例えば、常温時での設定容量が１０００μＦであった場合、容量の変化は０パーセントなので切替回路２１と２３をＯＮにする。次に低温条件下（例えば−２５度）を考える。この場合図４から、常温時に対する容量変化率が−１０パーセント（積層セラミックコンデンサの場合）とすると、１０００μＦの設定のままだと実容量は、９００μＦとなる。ここで、切替回路２０、２１、２３をＯＮ、切替回路２２をＯＦＦにする。この場合、常温時の設定容量は１１００μＦであるが、低温条件下の実容量は９９０μＦとなり、常温時と比較して−１パーセント程度の誤差ですむようになる。次に、高温条件下（例えば１２５度）を考える。この場合の容量変化が−２０パーセント（積層セラミックコンデンサの場合）とすると、１０００μＦの設定のままだと実容量は、８００μＦとなる。ここで、切替回路２２、２３をＯＮ、切替回路２０、２１をＯＦＦにする。この場合、常温時の設定容量１２００μＦであるが、高温条件下の実容量は９６０μＦとなり、常温時と比較して−４パーセント程度の誤差ですむようになる。よって、このことにより、従来の容量値の選択切替が行われない試験条件下よりも、より厳密な試験結果を得ることができる。また、従来のコンデンサが固定されて実装されている試験装置を用いる場合、上記のような温度による容量変化を補正するためには、コンデンサを付け替える等の作業が必要となる。しかし、本実施の形態１の試験装置ではその必要がないため、試験時間の短縮が図られる。

＜発明の実施の形態２＞
次に、図５に本発明の実施の形態２にかかる半導体試験装置の上面図の一例を示す。尚この発明の実施の形態２にかかる半導体試験装置の構成は、図１に示す構成とほぼ同様であり、説明を省略する。ただし、各電源ランドに接続される容量値、コンデンサの数、コンデンサの種類は異なるものとする。なお、図に示された符号のうち、図１および図２と同じ符号を付した構成は、図１および図２と同じか又は類似の構成を示している。

図５に示すように本実施の形態では、電源ランド１５と接地ランド５１間に接続する容量３２のコンデンサをタンタルコンデンサとする。また、電源ランド１７と接地ランド５３間に接続する容量３３を構成するコンデンサを電解コンデンサとする。また、容量３４、３５を構成するコンデンサを実施の形態１で使用したのと同じ積層セラミックコンデンサとする。本実施の形態２では上記コンデンサのそれぞれの容量値は４００μＦとする。ただし、この容量値は特に４００μＦに固定する必要ななく、被測定デバイスに最適な値になるよう選択して構わない。また、各コンデンサ容量を、異なる値にしてもかまわない。また、コンデンサの種類も特に制約はなく、全ての電源ランドに種類の異なるコンデンサを設置しても構わない。

次に、前述した構成による半導体試験装置の切替回路の設定の説明を行う。まず、電源ランド１５、１７と接地ランド５１、５３間には、前述したように、それぞれタンタルコンデンサ４００μＦ、電解コンデンサ４００μＦが接続されているものとする。また、電源ランド１６、１８と接地ランド５２、５４間には、積層セラミックコンデンサ４００μＦが接続されているものとする。初期状態として、切替回路２０、２１、２２、２３はＯＦＦ状態とすると、電源回路と接地間のコンデンサ容量は０μＦとなる。次に、切替回路２０のみをＯＮにする。この場合、タンタルコンデンサ４００μＦが、電源回路と接地間に存在することになる。また、切替回路２１のみをＯＮにする。この場合、積層セラミックコンデンサ４００μＦが、電源回路と接地間に存在することになる。またさらに、切替回路２２のみをＯＮにする。この場合、電解コンデンサ４００μＦが、電源回路と接地間に存在することになる。

図６に、上記と上記以外の切替回路のＯＮ、ＯＦＦの組み合わせによる電源回路と接地間の容量値または種類のパターンを示す。図６からわかるように、本実施の形態２の試験装置の構成では、容量および種類が異なったコンデンサの選択を１６パターンで変化させることができる。

また、実施の形態１と同様に、切替回路のＯＮまたはＯＦＦは、コントロール回路１３により手動もしくは自動で切り替えられるようにしてもよい。

以下、本実施の形態２の半導体試験装置を用いることによる効果を説明する。一般的にコンデンサは種類、容量により異なる周波数特性を持つ。図７にコンデンサの種類による周波数特性を示す。ここで試験装置に実装するコンデンサは被測定デバイスの試験項目および試験条件を考慮して最適な種類、容量のコンデンサを選択する必要がある。しかし、例えば、被測定デバイスの試験項目別に、低速ファンクションテストや高速ファンクションテストのような動作周波数が異なる測定を行う場合、従来試験装置の固定的に実装されたコンデンサでは対応できない。ここで本実施の形態２の試験装置を用いることで、異なる周波数特性を持つコンデンサを設定することができる。図７を例にすると、積層セラミックコンデンサは、周波数が４００ｋＨｚ付近で非常に低いインピーダンスを持つ周波数特性を有している。よって、この周波数帯付近でノイズが問題になる場合、前述した積層セラミックコンデンサを切替回路により選択することが、有効なノイズ対策になる。また、積層セラミックコンデンサの場合、周波数特性は良好であるが、図６に示すように、他種類のコンデンサより温度試験の特性が良くない場合もある。この場合、測定周波数と測定温度の設定条件によりアルミ電解コンデンサやタンタルコンデンサを選択する方がよい場合がある。よって、本実施の形態２の試験装置では、被測定デバイスの動作周波数が異なる場合、試験項目別に最適の周波数特性を持つコンデンサの種類および容量を選択することができる。また、測定周波数と温度特性試験の設定温度に最適なコンデンサの組み合わせを選択することができる。

さらに、例えばＩＤＤＱ試験等のような、コンデンサの漏れ電流を極力排除した条件が必要な場合、切替回路１５、１６、１７、１８をＯＦＦにし、切替回路１９のみをＯＮにすることで、漏れ電流を排除した条件を実現できる。ただしこれは、本実施の形態２に限らず、実施の形態１においても可能である。

＜発明の実施の形態３＞
次に、図８に本発明の実施の形態３にかかる半導体試験装置の電源供給部分の概略構成図の一例を示す。尚この発明の実施の形態３にかかる半導体試験装置の構成は、図１に示す構成とほぼ同様である。ただし、図１との違いは、フィルタを構成するための電源ランドと抵抗またはインダクタ等が、新たに加わった点にあり、その部分のみを記載する。なお、図に示された符号のうち、図１および図２と同じ符号を付した構成は、図１および図２と同じか又は類似の構成を示している。

図８に示すように本実施形態では、電源回路１２と電源ランド１４の間に、電源ランド３７と、抵抗３８と、電源ランド３９と、切替回路４０が、直列に接続されている。さらに、電源ランド３９と接地端子間には、容量３６が接続されている。

次に、図９に本発明の実施の形態３にかかる半導体試験装置の上面図の一例を示す。図９に示すように、電源ランド３７に電源回路１２からの配線が接続されている。また、電源ランド３７と電源ランド３９間に抵抗３８が接続されている。また、電源ランド３９と接地ランド５５間に、容量３６のコンデンサが接続されている。また、電源ランド１４と電源ランド３９間に、切替回路４０が接続されている。よって、図８及び図９からわかるように、この抵抗３８と容量３６の構成は、電源回路と被測定デバイス間において、ＲＣ構成のローパスフィルタ（図中の鎖線部４１）として作用することになる。また、この例には、フィルタが１つのみ構成されているが、フィルタの個数の制限は特にない。よって、フィルタを複数構成し、そのそれぞれのフィルタが、対応する切替回路により電源ランド１４に接続されてもかまわない。また、そのフィルタを構成する抵抗、容量の定数を変えてもかまわない。また、抵抗をインダクタに変えて、ＬＣ構成のローパスフィルタを構成し用いてもかまわない。またさらに、抵抗とインダクタを両方用いてもかまわない。

また、フィルタの構成部分を３端子フィルタ素子にしてもかまわない。また、フィルタの構成部分をフェライトビーズにしてもかまわない。

以下、本実施形態の半導体試験装置を用いることによる効果を説明する。被測定デバイスにアナログ回路が構成されている場合、微小信号出力を検出するアナログ試験が必要になる。このようなアナログ試験は、ノイズによる影響に弱く、電源からの高周波ノイズが問題になる。ここで、図１０に一般的な抵抗と積層セラミックコンデンサを用いた、ローパスフィルタの周波数特性を示す。このように、ローパスフィルタは、カットオフ周波数以上の高周波ノイズの低減に大きな効果がある。よって、アナログ試験などノイズセンシティブな試験では、電源からの高周波ノイズをカットするローパスフィルタが非常に有効である。しかし、アナログ試験とは別の消費電流が大きい試験を実施する場合、フィルタが抵抗成分を持つため、フィルタを通る電流により電位の低下をもたらす欠点がある。本実施の形態３の半導体試験装置では、試験の消費電流に合わせて、パスコンを構成する部分とフィルタを構成する部分を選択的に切離し、または、接続することができる。このことにより、アナログ試験時には、ローパスフィルタを切替回路により接続し、その他の試験では切り離しする等、試験内容に合わせて最適な電源ノイズ低減手段を選択できる。また、実施の形態１や実施の形態２と同様に、ＩＤＤＱ試験等のような、コンデンサの漏れ電流を極力排除した条件が必要な場合、切替回路（切替回路１９を除く）を全てＯＦＦにすることで、漏れ電流を排除した条件を実現できる。また、本実施の形態３では、コンデンサに積層セラミックコンデンサを用いているが、測定周波数や測定温度によりタンタルコンデンサや電解アルミコンデンサを選択してもかまわない。

ここで以下、図１１を参照して、本実施の形態３にかかる半導体試験装置の試験手順の説明の一例を行う。なお、本例に示す試験の試験項目は、大きく分けてファンクション試験とアナログ試験とＩＤＤＱ試験の３種類としているが、前記３種類に限定されるものでなく、他の試験を加えてもかまわない。また、前述した各大きな試験項目毎に、試験の設定温度や被測定デバイスに入力される信号の周波数を変化させる試験項目が存在する。

また、被測定デバイスにアナログ回路が構成されていない場合、アナログ試験を省略するなどして、試験項目を減らしてもかまわない。

まず、図４や図５のような使用するバイパスコンデンサの諸特性を基に、測定周波数、測定温度から初期設定容量を設定する（Ｓ１０１）。続いて、設定された容量により、ファンクション試験が行われる（Ｓ１０２）。続いて、試験結果が所定の値をクリアし、ファンクション試験をパスしたかどうかを判断する（Ｓ１０３）。このときファンクション試験をパスできなかった場合（Ｓ１０３ＮＯ）、試験結果を基に切替回路により容量を調整し再設定する（Ｓ１０４）。

次に、ファンクション試験をパスした場合（Ｓ１０３ＹＥＳ）、設定温度および測定周波数を変更するかどうかを試験項目に従って判断する（Ｓ１０５）。試験条件を変更する場合（Ｓ１０５ＹＥＳ）、変更する測定周波数、測定温度から容量を再設定する（Ｓ１０６）。

次に、試験条件の変更がない場合（Ｓ１０５ＮＯ）、アナログ試験へ移行する。まず、図７や図５のような使用するバイパスコンデンサの諸特性や図１０のような使用するフィルタの特性を基に、測定周波数、測定温度から初期設定容量等を設定する（Ｓ１０７）。続いて、設定された容量やフィルタにより、アナログ試験が行われる（Ｓ１０８）。続いて、試験結果が所定の値をクリアし、アナログ試験をパスしたかどうかを判断する（Ｓ１０９）。このときアナログ試験をパスできなかった場合（Ｓ１０９ＮＯ）、試験結果を基に切替回路による容量の調整およびフィルタの再設定を行う（Ｓ１１０）。

次に、アナログ試験をパスした場合（Ｓ１０９ＹＥＳ）、設定温度および測定周波数を変更するかどうかを試験項目に従って判断する（Ｓ１１１）。試験条件を変更する場合（Ｓ１１１ＹＥＳ）、変更する測定周波数、測定温度から容量およびフィルタの再設定を行う（Ｓ１１２）。

次に、試験条件の変更がない場合（Ｓ１１１ＮＯ）、ＩＤＤＱ試験へ移行する。まず、初期設定として、バイパスコンデンサおよびフィルタが接続されている切替回路を全てＯＦＦに設定する（Ｓ１１３）。続いて、ＩＤＤＱ試験が行われる（Ｓ１１４）。次に、試験結果が所定の値をクリアし、ＩＤＤＱ試験をパスしたかどうかを判断する（Ｓ１１５）。このときアナログ試験をパスできなかった場合（Ｓ１１５ＮＯ）、試験結果を基に切替回路による容量の調整およびフィルタの再設定を行う（Ｓ１１６）。

次に、ＩＤＤＱ試験をパスした場合（Ｓ１１５ＹＥＳ）、設定温度を変更するかどうかを試験項目に従って判断する（Ｓ１１７）。試験条件を変更する場合（Ｓ１１７ＹＥＳ）、変更する測定温度から容量およびフィルタの再設定を行う（Ｓ１１８）。

以上、本実施の形態３にかかる半導体試験装置の試験手順の説明の一例を行った。

ここで、本実施の形態３の試験装置において、前述したコントロール回路がＣＰＵ等のプロセッサやメモリ等で構成される場合、図１１に示す処理をプログラムで作成し、プロセッサに処理させることができる。このことは本発明の試験装置が、ハードウエアのみならず、プログラムで構成されたソフトウエアを用いても実現することができることを意味する。

以上、本実施の形態３の試験装置のように、ローパスフィルタ等を加えることで、アナログ試験に対応することができる。このことにより、ファンクション試験、アナログ試験、ＩＤＤＱ試験をシームレスに行うことができ、試験効率が良くなり、試験コストを低減することができる。

＜発明の実施の形態４＞
次に、図１２に本発明の実施の形態４にかかる半導体試験装置の電源供給部分の概略構成図の一例を示す。なお、図に示された符号のうち、図１および図２と同じ符号を付した構成は、図１および図２と同じか又は類似の構成を示している。

図１２に示すように本実施の形態４では、電源ランド１４とランド６１、６２、６３、６４の間に、それぞれ容量６５、６６、６７、６８が接続されている。また、ランド６１、６２、６３、６４と、接地端子との間にそれぞれ切替回路６９、７０、７１、７２が接続されている。

次に、図１３に本発明の実施の形態４にかかる半導体試験装置の上面図の一例を示す。なお、図に示された符号のうち、図１２と同じ符号を付した構成は、図１２と同じか又は類似の構成を示している。図１３に示すように、電源ランド１４とランド６１、６２、６３、６４の間に、容量６５、６６、６７、６８を構成するコンデンサが接続されている。また、ランド６１、６２、６３、６４と接地ランド７３、７４、７５、７６間に、それぞれ切替回路６９、７０、７１、７２が接続されている。

実施の形態１では、電源ランド１４に接続されていたそれぞれの切替回路により、それぞれの容量の接続の選択を行っていた。ここで、図１２および図１３からわかるように、本実施の形態４では、切替回路６９、７０、７１、７２のＯＮおよびＯＦＦにより、電源ランド１４とそれぞれの容量６５、６６、６７、６８との電気的な接続および切断を行っている。つまり、本実施の形態４と実施の形態１との違いは、切替回路がバイパスコンデンサ（容量）と接地間に存在するのか、または電源回路からの配線とバイパスコンデンサ（容量）間にあるのかという点にある。

以上のことから、本実施の形態４は、実施の形態１において切替回路が持つ抵抗やキャパシタ、インダクタンス成分が除かれる効果を有する。

＜その他の実施の形態＞
次に、図１４に本発明のその他の実施の形態にかかる半導体試験装置の上面図の一例を示す。尚この発明の実施の形態にかかる半導体試験装置の構成は、図１に示す構成とほぼ同様であり、説明を省略する。ただし、電源ランド１４に接続される切替回路と電源ランドの数が異なるものとする。なお、図に示された符号のうち、図１と同じ符号を付した構成は、図１と同じか又は類似の構成を示している。図１４に示すように、本実施の形態の半導体試験装置は、電源ランド１４の形状を六角形に形成している。よって、電源ランド１４に接続できる切替回路および電源ランドを６個にすることができる。なお、図面上の混乱を避けるため、電源回路及びその配線、コントロール回路及びその配線は省略している。

このことは、電源ランド１４に接続する切替回路および容量の数を増加させやすい。よって、実施の形態１において選択できる容量のパターンが１６個だけであるのに対し、６４パターンに増やすことができる。このことにより、試験が要求するバイパスコンデンサ容量を、より厳密に選択することができる。また、実施の形態３で説明したようなフィルタの定数を変えたノイズ除去部を複数用意することも容易になる。

なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能であり、例えば、実施の形態３で記載したローパスフィルタの構成をハイパスフィルタやバンドパスフィルタとして構成してもよい。また、電源ランド１４の形状を八角形や三角形等の形状にしてもかまわない。

第１の実施形態にかかる半導体試験装置の電源供給部分の概略構成図の一例 第１の実施形態にかかる半導体試験装置の上面図の一例 第１の実施形態にかかる切替回路のＯＮ、ＯＦＦの組み合わせによる電源回路と接地間の容量パターン 各種コンデンサの温度特性の例 第２の実施形態にかかる半導体試験装置の上面図の一例 第２の実施形態にかかる切替回路のＯＮ、ＯＦＦの組み合わせによる電源回路と接地間の容量値または種類のパターン 各種コンデンサの周波数特性の例 第３の実施形態にかかる半導体試験装置の電源供給部分の概略構成図の一例 第３の実施形態にかかる半導体試験装置の上面図の一例 ローパスフィルタの周波数特性の例 第３の実施形態にかかる試験方法のフローチャートの一例 第４の実施形態にかかる半導体試験装置の電源供給部分の概略構成図の一例 第４の実施形態にかかる半導体試験装置の上面図の一例 その他の実施形態にかかる半導体試験装置の上面図の一例 従来技術にかかる試験装置の電源供給部分の概略構成図の一例

符号の説明

１１ 被測定デバイス
１２ 電源回路
１３ コントロール回路
１４、１５、１６、１７、１８ 電源ランド
１９、２０、２１、２２、２３ 切替回路
２４、２５、２６、２７、２８ 容量

Claims (10)

1. 被測定デバイスに対し、複数の電源電圧を供給する電源配線を有する電源回路部と、
   被測定デバイスに対し、電源配線のそれぞれに接続されている複数のノイズ除去部と、
   被測定デバイスに電気的に接続される任意のノイズ除去部を、前記複数のノイズ除去部から選択する切替部と、
   を備える半導体試験装置。
2. 前記ノイズ除去部は、それぞれが容量の異なるコンデンサであることを特徴とする請求項１に記載の半導体試験装置。
3. 前記ノイズ除去部は、それぞれが種類の異なるコンデンサであることを特徴とする請求項１または請求項２に記載の半導体試験装置。
4. 前記ノイズ除去部は、フィルタを含むことを特徴とする請求項１に記載の半導体試験装置。
5. 前記コンデンサの容量が、２のＮ乗（Ｎは整数）と所定の容量値を掛け合わせた値であることを特徴とする請求項２または請求項３に記載の半導体試験装置。
6. 前記コンデンサは単体または複数で構成されていることを特徴とする請求項２から請求項５のいずれか一に記載の半導体試験装置。
7. 複数のノイズ除去部から初期条件に応じた任意のノイズ除去部を被測定デバイスに選択的に接続し、
   初期条件の設定における試験結果に基づいて、複数のノイズ除去部から前記被測定デバイスに接続されるノイズ除去部を決定する半導体装置の試験方法。
8. 前記選択するノイズ除去部は、前記半導体試験装置に加えられる温度特性により決定される請求項７に記載の半導体装置の試験方法。
9. 前記選択するノイズ除去部は、前記半導体試験装置に与えられる信号の周波数特性により決定される請求項７または請求項８に記載の半導体装置の試験方法。
10. 前記選択するノイズ除去部は、前記試験の試験項目により決定される請求項７乃至請求項９のいずれか一に記載の半導体装置の試験方法。

Images