JP6711957B2 - 集積回路及び集積回路のテスト方法 - Google Patents
集積回路及び集積回路のテスト方法 Download PDFInfo
- Publication number
- JP6711957B2 JP6711957B2 JP2019507988A JP2019507988A JP6711957B2 JP 6711957 B2 JP6711957 B2 JP 6711957B2 JP 2019507988 A JP2019507988 A JP 2019507988A JP 2019507988 A JP2019507988 A JP 2019507988A JP 6711957 B2 JP6711957 B2 JP 6711957B2
- Authority
- JP
- Japan
- Prior art keywords
- branch circuit
- circuit
- branch
- capacitor
- integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010998 test method Methods 0.000 title claims description 10
- 238000012360 testing method Methods 0.000 claims description 74
- 239000003990 capacitor Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 2
- 230000002950 deficient Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 19
- 238000012216 screening Methods 0.000 description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本実施例は、集積回路の技術分野に関し、例えば、集積回路及び集積回路のテスト方法に関する。
関連技術において、集積デバイスの大部分は、素子の形でより大規模のモジュールに集積されている。このような製品の大規模な量産に必要な歩留まりスクリーニングテストは、通常モジュール集積の後に行われる。従って、業界内で集積デバイスの歩留まりスクリーニングテストに対する融通の効かない要求は、まだ存在していない。一方、集積デバイス、例えば、比較的新しいプロセス技術としての集積受動デバイスは、従来の技術（例えば、低温同時焼成セラミック技術（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ、ＬＴＣＣ））により達成した成熟度に遠く及ばないため、集積デバイスの量産スクリーニングテストについては、業界でもまだ研究や蓄積が少ない。
業界における集積デバイスの量産スクリーニングテストでは、通常、低周波又は高周波数のテストによって量産スクリーニングが行われる。そのうち、低周波数とは、１００ＭＨｚ（メガヘルツ）以下の周波数範囲を指し、高周波数とは、１００ＭＨｚ以上の周波数を指すことができる。高周波数テストは、コストが高いため、通常量産には採用されない。低周波数テストはコストが低いが、業界での有効な低周波数テスト方法が欠如している。直接スキップするか、又は関連する回路の機能が低周波で効果的に検出できない。これは、受動デバイス自体が独立した製品として量産スクリーニングを行うのに乗り越えられない大きな課題をもたらしている。
本発明は、集積回路及び集積回路のテスト方法を提供することで、有効な低周波数テスト方法を提供し、集積回路の歩留まりを向上させる。
第１の態様において、本実施例では、
少なくとも１つの第１の分岐回路と少なくとも１つの第２の分岐回路を含み、前記第１の分岐回路は、少なくとも１つの第１のコンデンサを含み、
前記第１の分岐回路の第１の端は、前記第２の分岐回路の第１の端と電気的に接続され、前記第１の分岐回路の第２の端は、低周波数テストを行うように前記第２の分岐回路の第２の端に接続されない集積回路であって、
前記低周波数テストは、前記第１の分岐回路の第１の端と前記第１の分岐回路の第２の端に低周波数テスト信号を印加し、前記第１の分岐回路に対してテストを行う集積回路を提供する。
少なくとも１つの第１の分岐回路と少なくとも１つの第２の分岐回路を含み、前記第１の分岐回路は、少なくとも１つの第１のコンデンサを含み、
前記第１の分岐回路の第１の端は、前記第２の分岐回路の第１の端と電気的に接続され、前記第１の分岐回路の第２の端は、低周波数テストを行うように前記第２の分岐回路の第２の端に接続されない集積回路であって、
前記低周波数テストは、前記第１の分岐回路の第１の端と前記第１の分岐回路の第２の端に低周波数テスト信号を印加し、前記第１の分岐回路に対してテストを行う集積回路を提供する。
第２の態様において、本実施例では、
集積回路における第１の分岐回路の第１の端と第２の端に低周波数テスト信号を印加し、前記第１の分岐回路に対してテストを行うステップと、
予め設定した容量値が測定されると、前記第１の分岐回路が故障していないと判定するステップと、
第１のプリセット閾値を超える抵抗値が測定されると、前記第１の分岐回路が断路していると判定するステップと、
第２のプリセット閾値未満の抵抗値が測定されると、前記第１の分岐回路が短絡していると判定するステップを含む集積回路のテスト方法であって、
前記集積回路は、少なくとも１つの前記第１の分岐回路と少なくとも１つの第２の分岐回路を含み、前記第１の分岐回路は、少なくとも１つの第１のコンデンサを含み、前記第１の分岐回路の第１の端は、前記第２の分岐回路の第１の端と電気的に接続されている、集積回路のテスト方法を更に提供する。
集積回路における第１の分岐回路の第１の端と第２の端に低周波数テスト信号を印加し、前記第１の分岐回路に対してテストを行うステップと、
予め設定した容量値が測定されると、前記第１の分岐回路が故障していないと判定するステップと、
第１のプリセット閾値を超える抵抗値が測定されると、前記第１の分岐回路が断路していると判定するステップと、
第２のプリセット閾値未満の抵抗値が測定されると、前記第１の分岐回路が短絡していると判定するステップを含む集積回路のテスト方法であって、
前記集積回路は、少なくとも１つの前記第１の分岐回路と少なくとも１つの第２の分岐回路を含み、前記第１の分岐回路は、少なくとも１つの第１のコンデンサを含み、前記第１の分岐回路の第１の端は、前記第２の分岐回路の第１の端と電気的に接続されている、集積回路のテスト方法を更に提供する。
本実施例では、関連技術における回路の２端子デバイスを、３端子デバイスとして設計し、第１の分岐回路に対して低周波数テストを行う際、第２の分岐回路からの影響を受けずに、第１の分岐回路が故障しているか否かを効果的に検出することができる。本実施例は、有效な集積回路テスト方法を提供し、集積回路の歩留まりを向上させる。本実施例は、高周波数テストに比べて、低周波数テストを用いることで集積デバイス製品のコストを効果的に低減させる。
以下、図面及び実施例を参照しながら、本発明について更に詳細的に説明する。本明細書に記載する具体的な実施例は、本発明を説明するためのものに過ぎず、本発明を限定するものではないことを理解すべきである。なお、説明を容易にするために、図面に示しているのは本発明に関連する一部だけであり、すべての構造ではないことをここで述べておく。
図１Ａは、本実施例に係る集積回路の構造模式図である。図１Ａを参照し、当該回路は、
少なくとも１つの第１の分岐回路１１と少なくとも１つの第２の分岐回路１２を含み、第１の分岐回路１１は、少なくとも１つの第１のコンデンサを含み、
第１の分岐回路１１の第１の端Ａ１は、第２の分岐回路１２の第１の端Ｂ１と電気的に接続され、低周波数テストを行う前には、第１の分岐回路１１の第２の端Ａ２と第２の分岐回路１２の第２の端Ｂ２との接続が切断されており、低周波数テストを行った後に電気的に接続されている。
少なくとも１つの第１の分岐回路１１と少なくとも１つの第２の分岐回路１２を含み、第１の分岐回路１１は、少なくとも１つの第１のコンデンサを含み、
第１の分岐回路１１の第１の端Ａ１は、第２の分岐回路１２の第１の端Ｂ１と電気的に接続され、低周波数テストを行う前には、第１の分岐回路１１の第２の端Ａ２と第２の分岐回路１２の第２の端Ｂ２との接続が切断されており、低周波数テストを行った後に電気的に接続されている。
本実施例に係る分岐回路は、２つの接続端子間の１つの通路を示し、即ち、１つや複数の回路素子により組み合わせた（例えば、直列又は並列接続、或いは直列接続＋並列接続等の各種の組み合わせ方式）分岐回路を１本の分岐回路と呼び、通常集積回路には複数本の分岐回路が含まれる。集積回路に対して量産テストを行う際、一般的にデジタル又はアナログ集積回路の量産テストは、直流（ＤＣ）又は低周波数信号テストであり、これら信号を使用するテストはスピードが速く、回路が正常であるか否かを素早く検出でき、且つコストが比較的低い。集積回路デバイス、例えば、集積受動デバイスについて、プロセスステップに存在する塵埃粒子等のランダムな不具合により、コンデンサに短絡又は断路等の故障が発生する可能性があり、通常は主にコンデンサが回路の歩留まりに影響を与える。インダクタンス等の他のデバイスについては、通常故障の発生確率は比較的低い。そのため、主に第１のコンデンサを含む第１の分岐回路に対して低周波数テストを行う。関連技術において、集積回路に対するテストを行う場合、例えば、図１に示される回路に対してテストを行う場合、図１Ｂは、本実施例に係る図１Ａにおける回路に対するテストが完了した後に、第１の分岐回路１１の第２の端と第２の分岐回路１２の第２の端を電気的に接続させる回路である。第１の分岐回路１１の両端に低周波数テスト信号を印加すると、第１の分岐回路１１における第１のコンデンサＣ１が故障しているか否かに係らず、いずれにおいても第２の分岐回路１２からの影響で検出ができない。例えば、第２の分岐回路１２にインダクタンスが直列接続されると、低周波数テストの場合、非常に小さい抵抗が検出される（短絡状態に近い）。或いは、第２の分岐回路１２にコンデンサが直列接続されると、当該コンデンサが故障により短絡を発生し、低周波数テストの場合、第２の分岐回路１２の短絡も、非常に小さい抵抗が検出されることから、第１の分岐回路における第１のコンデンサが正常であるか否かを効果的に確認できず、低周波数テストによって、第１の分岐回路が故障しているか否かを効果的に検出することができない。オプションとして、上記低周波数テスト信号は、予め設定した周波数閾値より小さく、例えば、１００ＭＨｚ未満である。例えば、当該低周波数テスト信号は、０〜１００ｋＨの範囲内にあっても良く、直流テスト信号又は１００ＭＨｚ〜１００ｋＨ等の他の周波数のテスト信号であっても良い。
図１Ａに示される集積回路において、第１の分岐回路１１の第２の端と第２の分岐回路
１２の第２の端は、低周波数テストを行う前には切断されており、第１の分岐回路１１の両端に低周波数テスト信号を印加することで、第２の分岐回路１２からの影響を受けずに第１の分岐回路１１が故障しているか否かを正確に検出でき、更に、低周波数テストのスピードが速く、コストが低いため、集積回路に対する量産テストを行い、テスト効率を向上させ、集積回路の出荷の歩留まりを向上させることに適している。集積デバイスを安心してより多くの有効性及び確実性が要求される応用に用いることができる。一方、コストが高い高周波数テストに比べて、本発明は低周波数テストを用いることで、集積デバイス製品のコストを効果的に低減させる。本実施例において、一般的に集積受動回路に対してテストを行う必要があるため、本発明は、集積受動回路に用いても良い。
１２の第２の端は、低周波数テストを行う前には切断されており、第１の分岐回路１１の両端に低周波数テスト信号を印加することで、第２の分岐回路１２からの影響を受けずに第１の分岐回路１１が故障しているか否かを正確に検出でき、更に、低周波数テストのスピードが速く、コストが低いため、集積回路に対する量産テストを行い、テスト効率を向上させ、集積回路の出荷の歩留まりを向上させることに適している。集積デバイスを安心してより多くの有効性及び確実性が要求される応用に用いることができる。一方、コストが高い高周波数テストに比べて、本発明は低周波数テストを用いることで、集積デバイス製品のコストを効果的に低減させる。本実施例において、一般的に集積受動回路に対してテストを行う必要があるため、本発明は、集積受動回路に用いても良い。
集積回路に対するテストが完了した後に、外側の回路において、第１の分岐回路１１の第２の端と第２の分岐回路１２の第２の端を電気的に連続させ、閉ループの回路を形成し、例えば、リード線を介して第１の分岐回路１１の第２の端Ａ２と第２の分岐回路１２の第２の端Ｂ２を電気的に連続させることができる。模式的に、上記集積回路が１つのモジュールに用いられると、第１の分岐回路１１の第２の端と第２の分岐回路１２の第２の端を、集積回路を載せた基板上の金属リード線を用いて電気的に接続させることができる。集積回路が直接プリント回路基板に用いられると、第１の分岐回路１１の第２の端と第２の分岐回路１２の第２の端を、プリント回路基板上の金属リード線を用いて電気的に接続させることができる。
なお、図１Ａでは、１つの第１の分岐回路１１及び１つの第２の分岐回路１２が模式的に示されるが、本発明の他の実施例の形態では、集積回路が２つ以上の第１の分岐回路１１、２つ以上の第２の分岐回路１２を有しても良い。
図２Ａは、本実施例に係る他の集積回路の回路図である。図１Ａに示される回路に基づき、当該集積回路において、第２の分岐回路は第１のインダクタンスＬ１を含む。
関連技術に係る集積回路、例えば、受動集積デバイスにおいて、並列接続したコンデンサとインダクタンス（並列接続のＬＣユニット）は、通常基本回路ユニットを形成し、他の回路は、通常並列接続のＬＣユニットに基づいて相応な回路を添加して形成される。図２Ａに示される回路に対して、低周波数テストを行う場合、低周波数テスト機器を用いて第１の分岐回路１１の両端に低周波数テスト信号を印加することで、第１の分岐回路１１の第１の端と第２の端との間が、設計した容量値であるか否かを検出し、第２の分岐回路１２の両端に低周波数テスト信号を印加することで、第２の分岐回路１２の第１の端と第２の端との間が、非常に小さい抵抗であるか否かを検出することができる。関連技術において、第１の分岐回路１１の第２の端と第２の分岐回路の第２の端は、電気的に接続されるように設計され（第１の分岐回路１１の第２の端と第２の分岐回路１２の第２の端を電気的に接続させる）、第１の分岐回路１１の両端に低周波数テスト信号が印加されると、第２の分岐回路１２の第１のインダクタンスＬ１に影響され、非常に小さい抵抗が測定され、第１の分岐回路１１における第１のコンデンサＣ１の容量値を測定できず、第１の分岐回路１１が故障しているか否かを確定できない。図２Ａに示される回路において、第１の分岐回路１１の第２の端と第２の分岐回路１２の第２の端は、低周波数テストを行う前には接続が切断されており、第１の分岐回路１１の両端に低周波数テスト信号が印加されると、第１の分岐回路１１における第１のコンデンサＣ１の容量を測定し、第１の分岐回路１１が故障しているか否かを確定でき、更に、第２の分岐回路１２の両端に低周波数テスト信号が印加されると、第２の分岐回路１２が故障しているか否かを測定することができる。第１の分岐回路１１を測定する際、集積回路における他の分岐回路（例えば、第２の分岐回路１２）からの影響を受けずに、集積回路が故障しているか否かを効果的に検出することができる。
図２Ｂは、本実施例に係る他の集積回路の回路図である。図２Ａに示される回路に基づき、当該集積回路において、第１の分岐回路１１は、第１の抵抗Ｒ１を更に含み、第１のコンデンサＣ１と第１の抵抗Ｒ１は第１の分岐回路１１に直列接続されている。
第１の抵抗Ｒ１は単独に第１の分岐回路１１に直列接続された抵抗であってもよく、第１の分岐回路１１における伝送路の抵抗又は第１のコンデンサＣ１の寄生抵抗であっても良い。
図２Ｃは、本実施例に係る他の集積回路の回路図である。図２Ａに示される回路に基づき、当該集積回路において、第２の分岐回路１２は第２の抵抗Ｒ２を更に含み、第２の抵抗Ｒ２と第１のインダクタンスＬ１は第２の分岐回路１２に直列接続されている。第２の抵抗Ｒ２は単独に第２の分岐回路１２に直列接続された抵抗であってもよく、第２の分岐回路１２における伝送路の抵抗又は第１のインダクタンスＬ１の寄生抵抗であっても良い。
オプションとして、図３Ａは、本実施例に係る他の集積回路の回路図である。図２Ａに示される回路に基づき、当該集積回路は、第３の分岐回路１３及び第４の分岐回路１４を更に含み、
第３の分岐回路１３は、第２のインダクタンスＬ２及び第２のコンデンサＣ２を含み、第２のインダクタンスＬ２と第２のコンデンサＣ２は、第３の分岐回路１３に直列接続されている。
第３の分岐回路１３は、第２のインダクタンスＬ２及び第２のコンデンサＣ２を含み、第２のインダクタンスＬ２と第２のコンデンサＣ２は、第３の分岐回路１３に直列接続されている。
第４の分岐回路１４は、第３のインダクタンスＬ３及び第３のコンデンサＣ３を含み、第３のインダクタンスＬ３と第３のコンデンサＣ３は、第４の分岐回路１４に直列接続されている。
第１の分岐回路１１の第１の端は、第３の分岐回路１３を介して接地され、第２の分岐回路１２の第２の端は、第４の分岐回路１４を介して接地されている。
図３Ｂは、本実施例に係る他の集積回路の回路図であり、図３Ａに示される回路との相違点は、当該回路において、第１の分岐回路１１の第１の端は、第３の分岐回路１３を介して接地され、第１の分岐回路１１の第２の端は、第４の分岐回路１４を介して接地されていることである。
図３Ａ及び図３Ｂに示される集積回路は、入力端、出力端及び接地端の３つの端部を有する帯域阻止フィルタ回路であり、図３Ａ及び図３Ｂに示される最左側の端部は、入力端であり、第１の分岐回路１１の第１の端と第２の分岐回路１２の第１の端は、入力端と電気的に接続され、第１の分岐回路１１の第２の端と第２の分岐回路１２の第２の端は、テスト完了した後に、出力端と電気的に接続され、当該帯域阻止フィルタに対して再設計を行うことで、低周波数信号を用いて当該帯域阻止フィルタに対する量産テストを行うことができる。
図４Ａは、本実施例に係る他の集積回路の回路図である。図２Ａに示される回路に基づき、当該集積回路は、第５の分岐回路１５、第６の分岐回路１６及び第７の分岐回路１７を更に含み、第５の分岐回路１５は、第４のインダクタンスＬ４を含み、第６の分岐回路１６は、第４のコンデンサＣ４を含み、第７の分岐回路１７は、第５のコンデンサＣ５を含み、第１の分岐回路１１の第１の端は、第６の分岐回路１６を介して接地され、前記第２の分岐回路１２の第２の端は、第７の分岐回路１７を介して接地され、
第５の分岐回路１５の第１の端と第２の分岐回路１２の第２の端は、電気的に接続されている。
第５の分岐回路１５の第１の端と第２の分岐回路１２の第２の端は、電気的に接続されている。
図４Ｂは、本実施例に係る他の集積回路の構造模式図である。図４Ａに示される回路との相違点は、当該回路において、第１の分岐回路１１の第１の端は、第６の分岐回路１６を介して接地され、第１の分岐回路１１の第２の端は、第７の分岐回路１７を介して接地されていることである。
図４Ａ及び図４Ｂに示される集積回路は、ローパスフィルタ回路であり、当該ローパスフィルタに対して再設計を行うことで、低周波数信号を用いて当該ローパスフィルタに対する量産テストを行うことができる。
図５は、本実施例に係る他の集積回路の回路図である。図２Ａに示される回路に基づき、当該集積回路は、第８の分岐回路１８、第９の分岐回路１９、第１０の分岐回路２０、第１１の分岐回路２１及び第１２の分岐回路２２を更に含み、
第８の分岐回路１８は、第５のインダクタンスＬ５を含み、第９の分岐回路１９は、第６のコンデンサＣ６を含み、第１０の分岐回路２０は、第７のコンデンサＣ７を含み、第１１の分岐回路２１は、第６のインダクタンスＬ６及び第８のコンデンサＣ８を含み、第６のインダクタンスＬ６と第８のコンデンサＣ８は、第１１の分岐回路２１に直列接続され、第１２の分岐回路２２は、第７のインダクタンスＬ７及び第９のコンデンサＣ９を含み、第７のインダクタンスＬ７と第９のコンデンサＣ９は、第１２の分岐回路２２に直列接続されており、
第２の分岐回路１２の第２の端は、第８の分岐回路１８の第１の端と電気的に接続され、第８の分岐回路１８の第２の端は、第９の分岐回路１９の第１の端と電気的に接続され、第９の分岐回路１９の第２の端は、第１０の分岐回路２０の第１の端と電気的に接続され、第１０の分岐回路２０の第２の端は、分周回路全体の１つの端子であり、
第２の分岐回路１２の第２の端は、第１１の分岐回路２１を介して接地され、第９の分岐回路１９の第２の端は、第１２の分岐回路２２を介して接地されている。
第８の分岐回路１８は、第５のインダクタンスＬ５を含み、第９の分岐回路１９は、第６のコンデンサＣ６を含み、第１０の分岐回路２０は、第７のコンデンサＣ７を含み、第１１の分岐回路２１は、第６のインダクタンスＬ６及び第８のコンデンサＣ８を含み、第６のインダクタンスＬ６と第８のコンデンサＣ８は、第１１の分岐回路２１に直列接続され、第１２の分岐回路２２は、第７のインダクタンスＬ７及び第９のコンデンサＣ９を含み、第７のインダクタンスＬ７と第９のコンデンサＣ９は、第１２の分岐回路２２に直列接続されており、
第２の分岐回路１２の第２の端は、第８の分岐回路１８の第１の端と電気的に接続され、第８の分岐回路１８の第２の端は、第９の分岐回路１９の第１の端と電気的に接続され、第９の分岐回路１９の第２の端は、第１０の分岐回路２０の第１の端と電気的に接続され、第１０の分岐回路２０の第２の端は、分周回路全体の１つの端子であり、
第２の分岐回路１２の第２の端は、第１１の分岐回路２１を介して接地され、第９の分岐回路１９の第２の端は、第１２の分岐回路２２を介して接地されている。
図５に示される集積回路は、ローバンド／ハイバンド分周回路であり、当該ローバンド／ハイバンド分周回路に対して再設計を行うことで、低周波数信号を用いて当該ローバンド／ハイバンド分周回路に対する量産テストを行うことができる。
実施例において、第１の分岐回路１１は、トランジスタを含んでもよく、第１のコンデンサＣ１は、トランジスタの寄生容量である。
図６Ａは、本実施例に係る集積回路のレイアウトであり、入力端、出力端、テスト補助端及び接地端を含む。図３Ｂに示される回路に対応して、図６Ｂは、図６ＡにおけるＡ−Ａ方向に沿う断面図である。当該集積回路は、集積回路プロセスにより形成され、第１のインダクタンスＬ１及び第１のコンデンサＣ１のパターンは、基板１００に形成され、第１のコンデンサＣ１の２つの電極間に誘電体層３００が形成され、各素子の間には絶縁層２００により絶縁分離されている。第１の分岐回路の第１の端と第２の分岐回路の第１の端は、ビア４００を介して電気的に接続されることができる。
本実施例に係る集積回路は、無線通信システムの無線周波数フロントエンドに用いられ、例えば、移動端末の無線周波数フロントエンドに用いられることができる。
本実施例に係る集積回路のテスト方法は、本実施例のいずれかに係る集積回路に対してテストを行うことに用いられることができる。
当該テスト方法は、
第１の分岐回路１１の第１の端と第２の端に低周波数テスト信号を印加するステップと、
テスト完了した後に、第１の分岐回路１１の第２の端と第２の分岐回路の第２の端を電気的に接続させるステップとを含む。
第１の分岐回路１１の第１の端と第２の端に低周波数テスト信号を印加するステップと、
テスト完了した後に、第１の分岐回路１１の第２の端と第２の分岐回路の第２の端を電気的に接続させるステップとを含む。
本発明は、関連する回路における２端子デバイスを３端子デバイスとして設計し、第１の分岐回路に対して低周波数テストを行う際、第２の分岐回路からの影響を受けずに、第１分岐回路が故障しているか否かを効果的に検出することができ、且つ有效な集積回路テスト方法を提供し、集積回路の歩留まりを向上させる。高周波数テストに比べて、本発明の実施例は、低周波数テストを用いることで集積デバイス製品のコストを効果的に低減させる。
Claims (11)
- 少なくとも１つの第１の分岐回路と少なくとも１つの第２の分岐回路を含み、前記第１の分岐回路は、少なくとも１つの第１のコンデンサを含み、
前記第１の分岐回路の第１の端は、前記第２の分岐回路の第１の端と電気的に接続され、前記第１の分岐回路の第２の端は、低周波数テストを行うように前記第２の分岐回路の第２の端に接続されない集積回路であって、
前記低周波数テストは、前記第１の分岐回路の第１の端と前記第１の分岐回路の第２の端に低周波数テスト信号を印加し、前記第１の分岐回路に対してテストを行うことを含み、
前記第１の分岐回路の第２の端と前記第２の分岐回路の第２の端は、集積回路を載せた基板が有する金属リード線により電気的に接続されるように、共に集積回路の外部に露出して構成される、集積回路。 - 前記第２の分岐回路は、第１のインダクタンスを含む、請求項１に記載の回路。
- 前記第１の分岐回路は、第１の抵抗を更に含み、前記第１のコンデンサと前記第１の抵抗は、前記第１の分岐回路内において直列接続されている、請求項２に記載の回路。
- 前記第２の分岐回路は、第２の抵抗を更に含み、前記第２の抵抗と前記第１のインダクタンスは、前記第２の分岐回路内において直列接続されている、請求項２に記載の回路。
- 第３の分岐回路と第４の分岐回路を更に含み、
前記第３の分岐回路は、第２のインダクタンスと第２のコンデンサを含み、前記第２のインダクタンスと前記第２のコンデンサは、前記第３の分岐回路内において直列接続され、
前記第４の分岐回路は、第３のインダクタンスと第３のコンデンサを含み、前記第３のインダクタンスと前記第３のコンデンサは、前記第４の分岐回路内において直列接続され、
前記第１の分岐回路の第１の端は、前記第３の分岐回路を介して接地され、前記第１の分岐回路の第２の端又は前記第２の分岐回路の第２の端は、前記第４の分岐回路を介して接地されている、請求項２に記載の回路。 - 第５の分岐回路、第６の分岐回路及び第７の分岐回路を更に含み、前記第５の分岐回路は、第４のインダクタンスを含み、前記第６の分岐回路は、第４のコンデンサを含み、前記第７の分岐回路は、第５のコンデンサを含み、
前記第１の分岐回路の第１の端は、前記第６の分岐回路を介して接地され、前記第２の分岐回路の第２の端は、前記第７の分岐回路を介して接地され、
前記第５の分岐回路の第１の端は、前記第２の分岐回路の第２の端と電気的に接続されている、請求項２に記載の回路。 - 第８の分岐回路、第９の分岐回路、第１０の分岐回路、第１１の分岐回路及び第１２の分岐回路を更に含み、
前記第８の分岐回路は、第５のインダクタンスを含み、前記第９の分岐回路は、第６のコンデンサを含み、前記第１０の分岐回路は、第７のコンデンサを含み、前記第１１の分岐回路は、第６のインダクタンス及び第８のコンデンサを含み、前記第６のインダクタンスと前記第８のコンデンサは、前記第１１の分岐回路内において直列接続され、前記第１２の分岐回路は、第７のインダクタンス及び第９のコンデンサを含み、前記第７のインダクタンスと第９のコンデンサは、前記第１２の分岐回路内において直列接続され、
前記第２の分岐回路の第２の端は、前記第８の分岐回路の第１の端と電気的に接続され、前記第８の分岐回路の第２の端は、前記第９の分岐回路の第１の端と電気的に接続され、前記第９の分岐回路の第２の端は、前記第１０の分岐回路の第１の端と電気的に接続さ
れ、前記第１０の分岐回路の第２の端は、分周回路全体の１つの端子であり、
前記第２の分岐回路の第２の端は、前記第１１の分岐回路を介して接地され、前記第９の分岐回路の第２の端は、前記第１２の分岐回路を介して接地されている、請求項２に記載の回路。 - 前記第１の分岐回路は、トランジスタを含み、前記第１のコンデンサは、前記トランジスタの寄生容量である、請求項１に記載の回路。
- 前記低周波数テスト信号は、０〜１００ＭＨｚの範囲内にある、請求項１に記載の回路。
- 集積回路における第１の分岐回路の第１の端と第２の端に低周波数テスト信号を印加し、前記第１の分岐回路に対してテストを行うステップと、
予め設定した容量値が測定されると、前記第１の分岐回路が故障していないと判定するステップと、
第１のプリセット閾値を超える抵抗値が測定されると、前記第１の分岐回路が断路していると判定するステップと、
第２のプリセット閾値未満の抵抗値が測定されると、前記第１の分岐回路が短絡していると判定するステップと、
集積回路における第２の分岐回路に対してテストを行い、前記第１の分岐回路と前記第２の分岐回路が故障していないと測定されると、第１の分岐回路の第２の端と第２の分岐回路の第２の端を電気的に接続させるステップとを含む集積回路のテスト方法であって、
前記集積回路は、少なくとも１つの前記第１の分岐回路と少なくとも１つの第２の分岐回路を含み、前記第１の分岐回路は、少なくとも１つの第１のコンデンサを含み、前記第１の分岐回路の第１の端は、前記第２の分岐回路の第１の端と電気的に接続され、前記第１の分岐回路の第２の端は、前記第２の分岐回路の第２の端に接続されない、集積回路のテスト方法。 - 前記低周波数テスト信号は、０〜１００ＭＨｚの範囲内にある、請求項１０に記載のテスト方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710200508.XA CN106959411A (zh) | 2017-03-29 | 2017-03-29 | 一种集成电路和集成电路的测试方法 |
| CN201710200508.X | 2017-03-29 | ||
| PCT/CN2017/100410 WO2018176735A1 (zh) | 2017-03-29 | 2017-09-04 | 集成电路和集成电路的测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019515316A JP2019515316A (ja) | 2019-06-06 |
| JP6711957B2 true JP6711957B2 (ja) | 2020-06-17 |
Family
ID=59471727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019507988A Active JP6711957B2 (ja) | 2017-03-29 | 2017-09-04 | 集積回路及び集積回路のテスト方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11221362B2 (ja) |
| JP (1) | JP6711957B2 (ja) |
| KR (1) | KR102078251B1 (ja) |
| CN (1) | CN106959411A (ja) |
| WO (1) | WO2018176735A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106959411A (zh) * | 2017-03-29 | 2017-07-18 | 安徽云塔电子科技有限公司 | 一种集成电路和集成电路的测试方法 |
| CN112748326A (zh) * | 2020-12-30 | 2021-05-04 | 上海捷策创电子科技有限公司 | 一种芯片测试电路、装置及系统 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3197325B2 (ja) * | 1992-03-12 | 2001-08-13 | 岩崎通信機株式会社 | 光信号を用いた半導体試験装置 |
| JP2000012776A (ja) * | 1998-06-22 | 2000-01-14 | Nec Corp | 半導体装置の製造方法 |
| US6307363B1 (en) * | 1998-06-22 | 2001-10-23 | Bruce Michael Anderson | Ultrahigh-frequency high-impedance passive voltage probe |
| KR200208768Y1 (ko) * | 2000-06-16 | 2001-01-15 | 삼성테크윈주식회사 | 전자파장해원의 임피던스 시험 장치 |
| US6838869B1 (en) * | 2001-04-02 | 2005-01-04 | Advanced Micro Devices, Inc. | Clocked based method and devices for measuring voltage-variable capacitances and other on-chip parameters |
| JP2003017569A (ja) * | 2001-06-29 | 2003-01-17 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP2007096017A (ja) * | 2005-09-29 | 2007-04-12 | Seiko Epson Corp | トリミング方法、半導体装置、及びトリミング用チップ部品 |
| JP2010135679A (ja) * | 2008-12-08 | 2010-06-17 | Hitachi High-Technologies Corp | 半導体検査装置及び検査方法 |
| JP2011058803A (ja) | 2009-09-04 | 2011-03-24 | Advantest Corp | 試験装置および電源装置 |
| JP5206701B2 (ja) * | 2010-01-28 | 2013-06-12 | トヨタ自動車株式会社 | 回路検査装置 |
| JP5735910B2 (ja) * | 2010-04-22 | 2015-06-17 | 株式会社アドバンテスト | ピンカードおよびそれを用いた試験装置 |
| TW201219806A (en) * | 2010-11-12 | 2012-05-16 | Raydium Semiconductor Corp | Integrated circuit testing apparatus |
| US8686736B2 (en) * | 2010-11-23 | 2014-04-01 | Infineon Technologies Ag | System and method for testing a radio frequency integrated circuit |
| CN202548596U (zh) | 2012-03-16 | 2012-11-21 | 惠州Tcl移动通信有限公司 | 一种并联式二端元件的可变选择装置 |
| CN202548595U (zh) | 2012-03-16 | 2012-11-21 | 惠州Tcl移动通信有限公司 | 一种串联式二端元件的可变选择装置 |
| CN104931805A (zh) * | 2014-03-21 | 2015-09-23 | 珠海格力电器股份有限公司 | 测试装置 |
| JP6390418B2 (ja) * | 2014-12-24 | 2018-09-19 | 株式会社ソシオネクスト | 半導体装置、半導体装置の製造方法、及び半導体装置の識別方法 |
| JP6512072B2 (ja) * | 2015-11-10 | 2019-05-15 | 株式会社デンソー | 故障検査システム |
| CN105470240B (zh) * | 2015-11-23 | 2018-04-17 | 北京大学深圳研究生院 | 硅通孔及三维集成电路中硅通孔组的测试电路及方法 |
| CN106291183A (zh) | 2016-08-04 | 2017-01-04 | 国网天津市电力公司 | 一种抗干扰多频段信号采集器 |
| CN106959411A (zh) | 2017-03-29 | 2017-07-18 | 安徽云塔电子科技有限公司 | 一种集成电路和集成电路的测试方法 |
-
2017
- 2017-03-29 CN CN201710200508.XA patent/CN106959411A/zh active Pending
- 2017-09-04 WO PCT/CN2017/100410 patent/WO2018176735A1/zh active Application Filing
- 2017-09-04 US US16/300,149 patent/US11221362B2/en active Active
- 2017-09-04 KR KR1020187032913A patent/KR102078251B1/ko active IP Right Grant
- 2017-09-04 JP JP2019507988A patent/JP6711957B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20190146030A1 (en) | 2019-05-16 |
| WO2018176735A1 (zh) | 2018-10-04 |
| JP2019515316A (ja) | 2019-06-06 |
| US11221362B2 (en) | 2022-01-11 |
| KR102078251B1 (ko) | 2020-02-17 |
| KR20180132877A (ko) | 2018-12-12 |
| CN106959411A (zh) | 2017-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100757577B1 (ko) | 고대역폭 수동 집적회로 시험기 탐침 카드 조립체 | |
| US7345366B2 (en) | Apparatus and method for testing component built in circuit board | |
| KR101112621B1 (ko) | 수동소자가 내장된 인쇄회로기판의 이상 유무 판단 방법 | |
| US7560949B2 (en) | Manufacturing method of semiconductor device and semiconductor device corresponding to loop back test | |
| JP6711957B2 (ja) | 集積回路及び集積回路のテスト方法 | |
| US8912802B2 (en) | Component-embedded circuit substrate and method of inspecting the same | |
| US20170003319A1 (en) | Probe module supporting loopback test | |
| US8547132B2 (en) | Circuit board and method for testing component built in the circuit board | |
| US9291669B2 (en) | Semiconductor device, test structure of the semiconductor device, and method of testing the semiconductor device | |
| JP2008232667A (ja) | 半導体試験装置および試験方法 | |
| US9721854B2 (en) | Structure and method for in-line defect non-contact tests | |
| JP3840425B2 (ja) | 高周波回路チップ製造用基板の検査方法及びそれを用いた高周波回路チップの製造方法、高周波回路チップ製造用基板の検査装置 | |
| CN110531246B (zh) | 一种通过宫格法快速找到静电薄弱环节的方法 | |
| JP2007218779A (ja) | 半導体テスター用テストボード | |
| CN113544971A (zh) | 移相器、移相器的制造方法 | |
| US6803836B2 (en) | Multilayer ceramic package transmission line probe | |
| US20150207575A1 (en) | Apparatus and method for testing electronic device, and noise blocking module therefor | |
| CN203950019U (zh) | 用于集成无源器件的测试板以及测试系统 | |
| JP2998742B1 (ja) | バイアホールインダクタンスの測定方法 | |
| CN115586376A (zh) | 一种晶圆测量结构及电容测量方法 | |
| CN118131003A (zh) | 一种检测电路、检测方法及检测系统 | |
| US20080048798A1 (en) | Transmission line for in-circuit testing | |
| KR20110015209A (ko) | 내장된 전기 소자 성분의 고주파 검사가 가능한 인쇄 회로 기판 | |
| KR20110015210A (ko) | 인쇄 회로 기판에 내장된 전기 소자 성분의 검사 방법 | |
| JPH0730129A (ja) | ツェナーザップ用パッド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200520 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200528 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6711957 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |