JP3840425B2 - 高周波回路チップ製造用基板の検査方法及びそれを用いた高周波回路チップの製造方法、高周波回路チップ製造用基板の検査装置 - Google Patents
高周波回路チップ製造用基板の検査方法及びそれを用いた高周波回路チップの製造方法、高周波回路チップ製造用基板の検査装置 Download PDFInfo
- Publication number
- JP3840425B2 JP3840425B2 JP2002108409A JP2002108409A JP3840425B2 JP 3840425 B2 JP3840425 B2 JP 3840425B2 JP 2002108409 A JP2002108409 A JP 2002108409A JP 2002108409 A JP2002108409 A JP 2002108409A JP 3840425 B2 JP3840425 B2 JP 3840425B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit chip
- frequency circuit
- inspection
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、高周波回路チップ製造用基板の検査方法及びそれを用いた高周波回路チップの製造方法と、高周波回路チップ製造用基板の検査装置とに関する。
【０００２】
【従来の技術】
近年、携帯電話などの移動体通信機器や、無線ＬＡＮあるいはBluetoothといったワイヤレスネットワークシステムの普及が急速に進んでおり、それらの機器に使用される高周波回路チップの需要が爆発的に増大している。高周波回路チップは、セラミックや高分子からなる誘電体層と配線層とが交互に積層された構造を有するが、その生産性を高めるため、以下のような方法により製造されている。すなわち、チップよりも大面積のシート状の誘電体層に、金属ペーストの厚膜印刷やメッキを用いて、複数の配線パターンを集合形成した後誘電体層を重ね合わせ、セラミック誘電体層の場合は焼成により、高分子誘電体層の場合はビルドアップ樹脂の貼り合せにより一体化して、高周波回路チップ製造用の基板を作る。この高周波回路チップ製造用基板は、個々の配線パターンに対応する基板単位が面内方向に縦横に複数一体化されたものであり、各基板単位は、個別に切断・分離されて各々高周波回路チップとされる。
【０００３】
ところで、上記の高周波回路チップは、その製造過程において内装されている配線パターンに種々の要因により不良を発生する。発生した不良が例えば、配線パターンに含まれる高周波伝送線路の断線や短絡である場合は、チップの動作不具合に直結するので、電気測定により基板単位を個別に検査し、不良品を除外する必要がある。
【０００４】
基板単位内においては、含まれる伝送線路の終端部がチップ主表面に、チップの実装用端子、あるいはチップ上に搭載されるディスクリート部品の部品実装パッドを形成する形で露出している。例えば伝送線路の断線や短絡などの不良は、その伝送線路の終端部に測定プローブを装着し、直流抵抗測定を行なうことにより発見することができる。例えば断線の場合は、良品よりもはるかに大きな直流抵抗測定値が検出され、短絡の場合は、逆に小さい測定値が検出されることが多い。いずれにしろ、不良品の測定値は、良品の測定値からは明らかに逸脱したものとなるので、その比較に基づいて良否判定が可能である。
【０００５】
【発明が解決しようとする課題】
高周波回路チップの伝送線路の形態にはストリップ線路、マイクロストリップ線路あるいはコプレーナウェーブガイドなど種々のものが存在するが、これらはいずれも信号伝送効率を向上させるため、接地導体が随伴している。これらの接地導体は、接地導体層として配線パターンの一部をなす形で基板単位ひいては回路チップ内に組み込まれる。
【０００６】
ところで、回路チップ内の伝送線路の中には、この接地導体層に直流的に導通しているものがある。接地導体層への接続線路は、伝送線路の中間から分岐する形となるので、基板単位が、その集合体である製造用基板から分離された状態においては、伝送線路の両終端が該接続線路を介して短絡ないしバイパスされる心配はない。したがって、伝送線路の検査は、両終端を用いた前記直流抵抗測定により問題なく行なうことができる。
【０００７】
他方、基板単位を分離した状態では、基板単位を検査用トレーに装着したり、検査終了後にトレーから取り出すのに工数と時間がかかり、またセッティング方向（例えば上下や裏表）の誤り等により正常な検査ができなくなるなど、問題も生じやすい。そこで、基板単位を分離せず、集合体である製造用基板の状態のまま検査を行なうことができれば、こうした不具合は一挙に解消される。しかしながら、製造用基板の状態においては、複数の基板単位が、各々の接地導体層を介して互いに直流的に導通していることが多い。この場合、検査対象の伝送線路が、前記した接続線路を介して接地導体に導通していると、周囲の基板単位の接地導体層を経て、伝送線路の両終端間に直流バイパス経路が形成されることがある。このような直流バイパス経路を生じた状態で両終端間の直流抵抗測定を行なうと、当然、バイパス経路の抵抗値が合成され、接続線路に断線や短絡などの不具合を生じていてもこれを検出することができなくなる問題がある。
【０００８】
本発明の課題は、基板単位を分離しない状態において、検査対象となる伝送線路の両終端間に直流バイパス経路が形成される場合でも、該伝送線路の断線や短絡などの不具合を容易に発見することができる高周波回路チップ製造用基板の検査方法及びそれを用いた高周波回路チップの製造方法と、高周波回路チップ製造用基板の検査装置とを提供することにある。
【０００９】
【課題を解決するための手段及び作用・効果】
上記課題を解決するために、本発明の高周波回路チップ製造用基板の検査方法は、
検査対象となる高周波回路チップ製造用基板（以下、単に「製造用基板」ともいう）が、
各々誘電体層と配線層とが交互に積層された構造を有する高周波回路チップとなるべき基板単位が、当該基板単位を分離するための分離予定線により仕切られる形にて面内方向に複数一体化され、
複数の基板単位が、各々配線層が接地導体層を含むとともに、分離前の状態においてそれら接地導体層が互いに直流的に導通し、
個々の基板単位は、配線層に含まれる伝送線路の終端部が最表面の誘電体層上に露出して複数の露出端子部を形成してなり、かつそれら露出端子部の少なくとも１対のものが、検査対象となる伝送線路（以下、検査対象線路という）の２つの終端部をなすとともに、該伝送線路が接地導体層に直流的に導通した、
構造を有するものであり、
分離前の各基板単位に対し、前記検査対象線路の２つの終端部の一方を入力端子として、検査用高周波信号を前記検査対象線路に入力したときの、当該入力端子における応答反射信号に基づいて前記検査対象線路の検査を行うことを特徴とする。
【００１０】
本発明において製造用基板及び検査対象線路は、以下のような前提を満たすものである。すなわち；
（１）複数の基板単位に含まれる接地導体層が、分離前の状態において互いに直流的に導通している。
（２）個々の基板単位の表面に、検査対象線路の２つの終端部が露出端子部を形成し、その検査対象線路は前記した分岐経路等により接地導体層に直流的に導通している。
該検査対象線路は、基板単位を分離しない状態において複数の基板単位間に生ずる接地導体層間の直流的導通構造により、検査対象線路の両終端間に直流バイパス経路が形成される。したがって、従来型の直流抵抗測定では検査対象線路の不具合を検出することができない。
【００１１】
そこで、本発明においては、分離前の各基板単位に対し、検査対象線路の２つの終端部の一方を入力端子として、検査用高周波信号を検査対象線路に入力したときの、当該入力端子に生ずる応答反射信号に基づいて検査対象線路の検査を行なう。検査対象線路は高周波入力に対して分布定数回路として振舞うので、検査対象線路に直流バイパス経路が形成された状態であっても、断線や短絡などの不具合発生状況に応じて、そのインピーダンスに大きな変化が現れる。このインピーダンス変化は、検査対象線路の１つの終端を入力ポートとして取り扱った場合の、検査用高周波信号入力に対する反射挙動に顕著に反映されるので、これを測定することにより検査対象線路の不具合を確実に検出することができる。該反射挙動は、インピーダンス測定の分野にて周知の反射係数（Ｓ１１）あるいは電圧定在波比ＶＳＷＲ（Voltage Standing Wave Ratio））を測定することにより数値化でき、これを用いて定性的あるいは定量的な検査判定が可能となる。特に反射係数Ｓ１１の場合、入力波形に対して変化を生じうる因子として振幅（強度、あるいはレベル）と位相との２つがあり、検査目的に応じて両者を使い分けるなど、柔軟な使用形態が可能な利点がある。そして、反射係数（Ｓ１１）の振幅情報を用いる場合は、不良の有無や形態によるインピーダンスの相違を反映して情報に微妙な差を生じうるので、きめの細かい検査に対応できる利点がある。他方、位相情報を用いる場合は、断線や短絡といった特定不良種別に対する情報の変化形態が明確で顕著であり、検査判定がより容易となる利点がある。
【００１２】
また、基板単位を分離せずに検査を行なうことができるので、基板単位を検査用トレーに装着したり、検査終了後にトレーから取り出す工数が削減され、またトレーへのセッティング方向誤り等による不具合も生じない。さらに、検査自体は、１つの露出端子部のみを入力ポートとして用いる反射測定によりなされるので、例えば４端子法等による直流抵抗測定と比較して、測定プローブの構造が簡単であり、装着も簡単なので、手軽に測定を行なうことができる利点もある。
【００１３】
次に、本発明の検査方法は、以下の本発明の高周波回路チップ製造用基板の検査装置により合理的に実施することができる。すなわち、該装置は、
検査用高周波信号の発生部と、
分離前の各基板単位に対し、検査対象線路の２つの終端部の一方を入力端子として、検査用高周波信号を検査対象線路に入力するための測定プローブと、
当該入力端子に生ずる応答反射信号を出力する出力部と、
を含む。
【００１４】
また、本発明の高周波回路チップ製造用基板の製造方法は、
基板単位を分離前の高周波回路チップ製造用基板において、個々の基板単位に含まれる検査対象線路を、上記本発明の検査方法により検査する検査工程と、
その検査結果に基づいて基板単位を良否選別する選別工程とを含むことを特徴とする。
【００１５】
本発明の高周波回路チップ製造用基板の製造方法は、本発明の検査方法の採用により、検査工程の工数が削減されるので、検査後の選別まで視野に入れた工程全体において、高周波回路チップの製造能率を大幅に向上させることができるようになる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を添付の図面を用いて説明する。
図１は、高周波回路チップを用いて実現されるアンテナスイッチ回路２の一例を示す等価回路である。アンテナスイッチ回路２は、２帯域の無線電波信号に切り替え対応可能なものとして構成されて、アンテナ側入出力端子ＡＮＴにて図示しないアンテナに接続して使用される。アンテナ側入出力端子ＡＮＴからのアンテナ受信信号は、分波回路４４において低域側分波受信信号及び高域側分波受信信号とに分波される。このうち、高域側分波受信信号は、分波回路側ハイパスフィルタ回路４６により抽出・分波され、低域側分波受信信号は同じく分波回路側ローパスフィルタ回路４５により抽出・分波される。
【００１７】
分波回路４４からの各周波数帯域の分波受信信号は、アンテナ３９に向かう各周波数帯域の送信信号との間で、対応するスイッチ回路４２Ａ，４２Ｂにより切り換えられる。スイッチ回路４２Ａ，４２Ｂは、図示しない通信装置の受信回路側へ、低域側分波受信信号と高域側分波受信信号とをそれぞれ出力する受信出力端子ＲＸ１，ＲＸ２と、通信装置の送信回路からの送信出力信号が入力される送信入力端子ＴＸ１，ＴＸ２とを有し、アンテナ側入出力部ＡＮＴに対する受信出力端子ＲＸ１，ＲＸ２と送信入力端子ＴＸ１，ＴＸ２との接続を切り換えるものである。送信入力端子ＴＸ１，ＴＸ２を介して通信装置側の図示しない第一送信部ないし第二送信部から入力される低域側送信信号及び高域側送信信号は、高周波側のバックグラウンドノイズを各々第一送信フィルタ回路４１Ａ及び第二送信フィルタ回路４１Ｂ（いずれもローパスフィルタ回路にて構成される）にて除去された後、各スイッチ回路４２Ａ，４２Ｂに入力される。
【００１８】
分波回路４４において、分波回路側ローパスフィルタ回路４５は、一次ローパスフィルタ回路機能の要部をなすコンデンサＣ107と、これに並列に挿入されるコンデンサＣ108及びコイルＬ106を含む。コンデンサＣ108及びコイルＬ106はローパスフィルタの上側阻止域の極を与える並列共振部を構成する。一方、分波回路側ハイパスフィルタ回路４６は、一次ハイパスフィルタ回路機能の要部をなすコンデンサＣ207，Ｃ208と、これに並列に挿入されるコンデンサＣ209及びコイルＬ206を含む。コンデンサＣ209及びコイルＬ206はハイパスフィルタの下側阻止域の極を与える直列共振部を構成する。また、第一送信フィルタ回路４１Ａ及び第二送信フィルタ回路４１Ｂも、コンデンサＣ101〜Ｃ103／Ｃ201〜Ｃ203とコイルＬ101／Ｌ201により、分波回路側ローパスフィルタ回路４５と同様に構成されている。
【００１９】
第一スイッチ回路４２Ａ及び第二スイッチ回路４２Ｂは、基本的に同様に構成されているので、第一スイッチ回路４２Ａで代表させて説明する（図面を見れば明らかなことであるが、両スイッチ回路４２Ａ，４２Ｂ間で、コンデンサＣ3，Ｃ5はコンデンＣ8，Ｃ10に、コイルＬ1，Ｌ104はコイルＬ3，Ｌ204に、ダイオードＤ1，Ｄ2はダイオードＤ3，Ｄ4に、抵抗Ｒ1は抵抗Ｒ2にそれぞれ対応している）。第一スイッチ回路４２Ａは、基本的にストリップライン共振子を内蔵したダイオードスイッチとして構成されている。スイッチ機能の要部を担うのは、送信入力端子ＴＸ１から見て、アンテナ側入出力端子ＡＮＴ及び受信出力端子ＲＸ１に各々向かう経路の分岐点Ａよりも上段に配置されたスイッチングダイオードＤ1と、受信出力端子ＲＸ１側において分岐点Ａよりも下段に配置された、ストリップライン共振子を構成するコイルＬ104及び共振用ダイオードＤ2である。
【００２０】
スイッチングダイオードＤ1は例えばＰＩＮダイオードで構成され、順方向バイアス電圧の印加レベルにより、高周波可変抵抗素子として機能するものである。すなわち、スイッチ制御用信号端子ＶＣ１（第二スイッチ回路４２ＢではＶＣ２）に、接地されたコイルＬ１（第二スイッチ回路４２ＢではＬ３）に対して高電圧となるように信号電圧を与えると、スイッチングダイオードＤ1は高周波に対し低インピーダンス状態となり、送信入力信号がアンテナ側入出力端子ＡＮＴ側へ流れることが許容される。このとき、共振用ダイオードＤ2の接合容量がストリップライン共振子の共振条件に適合する値となるように、ＶＣ１を調整すれば、該共振子の動作により分岐点Ａのインピーダンスが高くなり、送信入力信号が受信出力端子ＲＸ１（第二スイッチ回路４２ＢではＲＸ２）側に流れることが阻止される。
【００２１】
一方、ＶＣ１を十分に小さくすれば、スイッチングダイオードＤ1は高周波に対し高インピーダンス状態となり、送信入力信号がアンテナ側入出力端子ＡＮＴ側へ流れることが阻止される。このとき、コイルＬ104及び共振用ダイオードＤ2からなるストリップライン共振子も動作しないから、分岐点Ａのインピーダンスは低くなる。その結果、アンテナ側入出力端子ＡＮＴからの受信入力信号は、分岐点Ａを経て受信出力端子ＲＸ１に流れることが許容される。このように、ＶＣ１を調整することにより、アンテナ側入出力部ＡＮＴに対する受信出力部ＲＸと送信入力部ＴＸ１との接続を切り換えることができる。
【００２２】
なお、コイルＬ1は、送信入力信号がＶＣ１側に逆流することを阻止するチョークコイルである。コンデンサＣ2，Ｃ5は端子ＶＣ１に入力されるスイッチ制御用信号のノイズ除去用である。また、コンデンサＣ３及びＣ４は、いずれも直流成分除去用のものである。他方、抵抗Ｒ１は、スイッチングダイオードＤ1の抵抗変化が順方向電流値によって決まるため、該順方向電流値をスイッチング動作に適合させるための調整用抵抗として設けられたものである。
【００２３】
上記各回路は、図３に示すように、回路パターン（伝送線路、コンデンサ５４、コイル５３、あるいは抵抗素子５５等を含むものである）と誘電体層５６とが積層された高周波回路チップ８０に内層されている。誘電体層５０は、例えばホウケイ酸塩鉛ガラスとアルミナからなるガラスセラミック等のセラミックで構成される。高周波回路チップ８０は、図２に示すような基板単位８０’に、表面実装素子を実装することにより製造されるものである。右は第二主表面ＭＰ２側、左は第一主表面ＭＰ１側を示す。具体的には、基板単位８０’の表面には、高周波回路チップ８０となったときの基板実装端子部として、アンテナ側入出力端子ＡＮＴ（図面中では「Ａ」と略記している場合がある）、スイッチ回路４２Ａ，４２Ｂの受信出力端子ＲＸ１，ＲＸ２及び送信入力端子ＴＸ１，ＴＸ２、スイッチ制御用信号端子ＶＣ１，ＶＣ２、及び接地端子ＧＮＤ（図面中では「Ｇ」と略記している場合がある）が、それぞれ主表面ＭＰ２の長辺側の縁部から、対応する側面部を経て主表面ＭＰ１の長辺側の縁部に至る形で露出形成されている。また、接地端子ＧＮＤは、主表面ＭＰ１，ＭＰ２の短辺側の縁部にも形成されている。他方、ダイオードを始めとする半導体デバイスや、大容量コンデンサあるいは抵抗値の高い抵抗素子など、厚膜印刷による回路パターン形成では実現しにくい素子は、図３に示すように、基板単位８０’の第二主表面ＭＰ２に表面実装される。図２に示すように、基板単位８０’の第二主表面ＭＰ２には、これらの素子の部品実装パッドＰＤが複数形成されている。なお、図１において、表面実装素子を一点鎖線により囲って表示している。
【００２４】
次に、伝送線路は、本実施形態においては基本的にマイクロストリップ線路を主体とし、部分的にコプレーナウェーブガイドを併用して形成している。そして、図３に示すように、基板単位８０’には、線路に随伴する接地導体層５６が、各層に適宜配分された形にて内層されている。これらの接地導体層５６は、導体線路あるいは層間ビアにより直流的に導通接続され、全体として１つの接地導体として振舞う。そして、同じ基板単位８０’内の複数の接地端子ＧＮＤは、すべてこの一体の接地導体層５６に直流的に接続されているのである。
【００２５】
図１１に示すように、上記のような基板単位８０’は、分離予定線ＢＬにより仕切られる形にて面内方向にこれらを集合・一体化した製造用基板８１の形で製造される。本実施形態において製造用基板８１は、基板単位８０’が縦横マトリックス状に密接配置したものとして構成されている。該製造用基板８１は、誘電体層５６の原料となるセラミックグリーンシート上に、導電性ペーストを用いて複数の回路パターンを厚膜印刷し、積層して焼成する方法により製造される。分離予定線ＢＬは、例えば図５に示すようにＶ字状断面をなす溝状に形成することができる。この溝状の分離予定線ＢＬに沿って製造用基板８１を割ることにより、個々の基板単位８０’に分離できる。
【００２６】
基板単位８０’において検査対象線路は、例えば第一終端部が、分離後の基板単位８０’に基づく高周波回路チップ８０の基板実装端子部とされ、同じく第二終端部が、当該高周波回路チップ８０上に実装されるディスクリート部品の部品実装パッドとされるものである。例えば、図１の端子ＴＸ１に関連した検査対象線路ＰＳ１においては、第一終端部が送信入力端子ＴＸ１とされ、第二終端部がダイオードＤ１の部品実装パッドＰＤとされている。
【００２７】
図４に示すように、基板単位８０’の第一終端部をなす端子ＴＸ１は、分離予定線ＢＬにて該基板単位８０’に接する別の基板単位８０’の接地端子Ｇと、同一主表面（本実施形態では第二主表面ＭＰ２）側にて一体化されている。具体的には、第一主表面ＭＰ１の短辺方向において第一側（本実施形態では右側）に隣接する基板単位８０’の接地端子Ｇと直流的に導通している。このような導通が生ずるのは、図５（ａ）に示すように、端子ＴＸ１と接地端子ＧＮＤとが溝状の分離予定線にまたがる一体のメッキ層として構成されているためである。また、検査対象線路ＰＳ１は、図１に示すように、コイルＬ１が設けられた分岐経路ＢＣにより接地されている。すなわち、前記した一体の接地導体層５６に直流的に導通している。したがって、図４において、着目している基板単位８０’の接地導体層５６は、検査対象線路ＰＳ１→端子ＴＸ１→接地端子ＧＮＤの順序で、第一側に隣接する基板単位８０’の接地導体層５６に直流的に導通している。以降、短辺方向の各基板単位８０’は、接地導体層５６が同様にして次々と直流的に接続された形となっている。一方、基板単位８０’の長辺方向の配列に関しては、その両縁に設けられた接地端子ＧＮＤ，ＧＮＤが、一体のメッキ層となることで直流的に接続されている。すなわち、分離前の製造用基板８１内では、全ての基板単位８０’は接地導体層５６を介して互いに直流的に導通していることがわかる。なお、この導通構造は、基板単位８０’を分離すれば、図５（ｂ）に示すように、隣り合う端子同士をつなぐメッキ層が分断されるので、問題なく解消できる。
【００２８】
図４に戻り、検査対象線路ＰＳ１の２つの終端部、すなわち、端子ＴＸ１と部品実装パッドＰＤとの間には、検査対象線路ＰＳ１以外のバイパス経路が形成されていることが明らかである。すなわち、図４の左上の基板単位８０’の部品実装パッドＰＤを起点として見ると、上記検査対象線路ＰＳ１及び接地導体層５６の接続構造により、左下、右下及び右上の各基板単位８０’を巡回した後、端子ＴＸ１に戻るバイパス経路ＰＳ２が形成されていることがわかる。また、こうした経路は製造用基板８１の全体に渡って網目状に形成されているので、結果的にバイパス経路は上記ＰＳ２以外にも無数に存在することになる。また、検査対象線路ＰＳ１は一例に過ぎず、１つの基板単位８０’内には接地導体層５６に直流的に接続された端子が他にも存在するので（例えばＴＸ２）、これらにも当然、同様のバイパス経路が随伴形成される。
【００２９】
上記検査対象線路ＰＳ１の形成状態の検査は、部品実装パッドＰＤを用いて以下のようにして行なうことができる。すなわち、図８（ａ）に示すように、分離前の各基板単位に対し、検査対象線路ＰＳ１の１つの終端部をなす部品実装パッドＰＤを入力端子として、検査用高周波信号を検査対象線路ＰＳ１に入力し、部品実装パッドＰＤにはね返ってくる応答反射信号を検出するとともに、その応答反射信号に基づいて検査対象線路ＰＳ１上に生じている不具合を検査する。検査対象線路ＰＳ１は、前記したバイパス経路とともに、正常状態であれば直流抵抗は該して小さい。従って、図８（ｂ）に示すように、部品実装パッドＰＤと端子ＴＸ１とに測定プローブＰＮ１，ＰＮ２を接続して直流測定を行っても、バイパス経路ＰＳ２に断線等が生じていなければ、検査対象線路ＰＳ１の不具合を発見することはできない。また、仮に測定が可能であったとしても、４端子法による高精度測定を行なおうとすると、小さな部品実装パッドＰＤあるいは端子ＴＸ１にそれぞれ２つの端子を接触させなければならないし、プローブ構造の複雑化による価格高騰が避けがたく、プローブ装着の手間もかかる。
【００３０】
しかしながら、図８（ａ）に示すように、高周波測定の場合は、検査対象線路ＰＳ１が高周波入力に対して分布定数回路として振る舞い、バイパス経路ＰＳ２が形成された状態であっても、断線や短絡などの不具合発生状況に応じて、検査対象線路ＰＳ１のインピーダンスに大きな変化が現れる。このインピーダンス変化は、部品実装パッドＰＤの応答反射信号に顕著に反映されるので、これを測定することにより検査対象線路の不具合を確実に検出することができる。
【００３１】
図７に示すように、このような高周波測定は、周知のネットワークアナライザ（あるいはインピーダンスアナライザ）を用いて行なうことができる。ネットワークアナライザは、検査用高周波信号の発生部ＧＮと、その検査用高周波信号を部品実装パッドＰＤから検査対象線路に入力するための測定プローブＰＢと、該測定プローブが受ける部品実装パッドＰＤからの応答反射信号を出力する出力部ＤＰとを備えたものである。出力部ＤＰは、本実施形態ではＣＲＴや液晶パネルなどの表示部であるが、プリンタを併用することももちろん可能である。反射測定を行なう場合は、測定プローブＰＢの測定ポート側端子Ｐ１を部品実装パッドＰＤに当接させ、他方、測定プローブＰＢの接地側端子を、基板単位８０’側のどれかの接地端子ＧＮＤに接続し、検査用高周波信号の入力及び応答反射信号を検出する形で行なう。測定プローブＰＢの構造は、直流４端子法などと比較すればはるかに単純であり、装着も容易である。なお、ネットワークアナライザは、測定に先立って、校正用ターミネータ（例えば、ショート、オープン、５０Ωロードの３種類）を測定プローブＰＢに接続し、校正しておく必要がある。また、ネットワークアナライザは、多種の市販品が入手可能であるが、ここではアジレントテクノロジー（株）製の８５１０Ｃを例示しておく。
【００３２】
図６に示すように、本実施形態の基板単位８０’は、第二主表面ＭＰ２上に、入力端子となるべき部品実装パッドＰＤと接地端子５６とが形成されている。従って、測定プローブＰＢは、接地側端子Ｐ１の基板単位８０’側の接地端子ＧＮＤへの接続と、測定ポート側端子Ｐ２の部品実装パッドＰＤへの接続を、基板単位８０’の同一主表面（本実施形態では第二主表面ＭＰ２）で完結させることができる。すなわち、図１１の製造用基板の検査は、第二主表面ＭＰ２側に形成された部品実装パッドＰＤと接地端子ＧＮＤのみを用いて行なうことができる。例えば、直流抵抗測定では、第二主表面ＭＰ２側の部品実装パッドＰＤと、第一主表面ＭＰ１側の端子ＴＸ１とにプローブを装着しなければならず、両面にわたるプローブ装着の面倒と構造の複雑化が避けがたいが、本実施形態によればそのような不利は生じない。
【００３３】
検査用高周波信号は、予め定められた周波数範囲を掃引する形で入力することができる。これにより、応答反射信号の周波数スペクトルを得ることができる。そして、その周波数スペクトルの波形に基づいて検査対象線路の検査を行なうことができる。検査対象線路ＰＳ１に生じた不具合は、該検査対象線路ＰＳ１を含む測定対象経路系に等価回路的な変化をもたらすが、その変化によりある種の寄生フィルタ構造が発生する場合、上記の周波数スペクトルにはその寄生フィルタ構造に特有の通過特性が現れるので、該通過特性を分析することにより、不具合の有無や不具合の種別に関する情報を得ることができる。
【００３４】
例えば、検査対象線路ＰＳ１に断線が生じた場合は、等価回路上、図９のような変化が生ずるものと考えられる。すなわち、（ａ）に示すように、部品実装パッドＰＤから見て断線箇所の先に位置する線路部分は電気的に切り離され、残った部分が（ｂ）に示すようなオープンスタブＯＳＴＢを形成する。高周波回路理論ではオープンスタブＯＳＴＢはバンドエリミネートフィルタとして振舞うので、（ｃ）に示すように、部品実装パッドＰＤから見て接地側の経路にバンドエリミネートフィルタ１０２が挿入されたものとして考えることができる。
【００３５】
断線がもし生じていない場合には、図９（ｄ）に示すように、信号は入力時に一度、反射時に一度の計２回ローパスフィルタ４１Ａを通過し、その通過波形に、接地側からの反射波形が重畳されたスペクトルが得られるものと推測される。しかし、断線が発生すれば、図９（ｃ）に示すようにローパスフィルタ４１Ａは切り離され、代わりに、接地側にオープンスタブＯＳＴＢに基づくバンドエリミネートフィルタ１０２が挿入された等価回路を考えることができる。
【００３６】
また、別の例として、図１０（ａ）に示すように、ローパスフィルタ４１Ａ内のコイルＬ101が、接地側につながる線路ＢＰＧと短絡した場合を示す。この場合、短絡線路ＢＰＧの形成により、ＬＣ並列接続の一方の端が接地レベル電圧に保持されるので、（ｂ）に示すように、ローパスフィルタ４１Ａは機能的には消滅し、代わりに短絡線路ＢＰＧによるショートスタブＳＳＴＢが形成されたものとして考えることができる。ショートスタブＳＳＴＢはバンドパスフィルタとして振舞うので、（ｃ）に示すように、部品実装パッドＰＤから見てＴＸ１側の経路にバンドパスフィルタ１２１が挿入された等価回路を考えることができる。
【００３７】
図１２の縦左列のグラフ群は、検査対象線路ＰＳ１が正常な状態にあるときの、縦中央列は断線したときの、さらに縦右列は線路ＢＰＧにより短絡したときの、各Ｓ１１の振幅（強度あるいはレベル）の周波数スペクトルを示すものである。不良状態に対応する後者の２列のスペクトルは、正常な状態にあるときのスペクトルと明らかに異なるプロファイルを示している。すなわち、応答反射信号の振幅の周波数スペクトル波形に基づいて検査対象線路の検査を行なうことが可能である。検査の判定は、具体的には、上記のように、良品をなす検査対象線路ＰＳ１について予め測定した標準周波数スペクトル（左列に示すもの）と、検査対象となる検査対象線路の周波数スペクトル測定結果との比較に基づいて行なうことができる。また、不良種別が異なる縦中央列と縦右列のスペクトル同士にも少なからぬ差を生じており、スペクトル形状（例えばスペクトルのピークや谷の位置、高さあるいは深さ、さらには半値幅など）により、不良種別を推定することもできる。
【００３８】
また、同じ製造用基板８１であっても、検査する基板単位８０’の配置位置によって、異なる周波数スペクトルが得られる場合も多い。例えば図１１に示すように、製造用基板８１の短辺方向における両端及び中央に配置された３つの基板単位Ｘ，Ｙ，Ｚについて、周波数スペクトルを測定した結果を図１２に示している。すなわち、正常品であっても周波数スペクトルに差を生じていることがわかる。従って、製造用基板内８１における基板単位の配列位置に応じて、互いに異なる標準周波数スペクトルを用意しておくことが、検査の信頼性を向上させる上で有効である。
【００３９】
また、１つの基板単位８０’内において検査対象線路が複数設定されることも当然にありえる。この場合、検査対象線路の種類が異なれば、周波数スペクトルは一般に異なるものとなる。図１３は、図１のコンデンサＣ３の部品実装パッドからアンテナ端子ＡＮＴに至る伝送線路を検査対象線路として選んだときの、良品、Ｃ107を接地短絡させた場合、及びＣ108を接地短絡させた場合の各周波数スペクトルを、図１１の３つの基板単位Ｘ，Ｙ，Ｚについて測定した例を示すものであり、良品同士の比較においても、図１２の周波数スペクトルとは異なるプロファイル形態が得られている。従って、標準周波数スペクトルは、検査対象線路毎に個別に用意しておくことが有効であることがわかる。
【００４０】
なお、図１４に示すように、標準周波数スペクトルＳ0（ｆ）と、測定により得られた周波数スペクトルＳ（ｆ）との比較による検査判定は、目視により行なうことも可能であるが、例えばコンピュータ計算によりこれを自動化することが当然可能である。すなわち、各スペクトルＳ0（ｆ）及びＳ（ｆ）をデジタルデータ化し、例えば図１４内の▲１▼式に示す差分絶対値の積分演算値Ｄｓにより、両スペクトルの隔たりを定量化することができる。この隔たりが一定の基準値よりも大きくなったとき、不良と判定することができる。なお、不良品に特有の反射のピークあるいは谷が再現性よく現れる場合は、そのピークないし谷の位置を包含する周波数積分範囲を設定し、該積分範囲内での積分演算に基づいて判定を行なうようにしてもよい。
【００４１】
次に、応答反射信号の位相の周波数スペクトル波形に基づいて検査対象線路の検査を行なうことも可能である。意図的に線路上に設けられたコイルやコンデンサは、波形位相に影響を与える因子であるから、これが正常な接続状態となっているか否かにより、位相の周波数スペクトル波形も影響を受ける。また、断線や短絡により伝送線路長が変化したり、あるいは分岐が生じたりすると、後述する通り、伝送線路の長さは反射信号の位相に大きな変化を生じさせる。従って、正常な検査対象線路について測定された標準的な位相スペクトルと、検査対象線路について実測された位相スペクトルとを比較すれば、異常の有無を容易に判別することができる。
【００４２】
検査対象線路の応答反射信号の位相の周波数スペクトル波形には、種々の要因により、周波数に対して位相が不連続に変化する位相変化エッジが生ずることがある。そして、正常な検査対象線路であっても、その品質に一定範囲のばらつきがあることや、測定精度上の問題等を考慮して、一定変化率以上にて一定幅以上に変化する位相変化エッジの情報を抽出し、その位相変化エッジ情報に基づいて検査対象線路の検査を行なうようにすれば、異常の有無を容易にかつ正確に判別することができる。
【００４３】
一方、位相スペクトルの表示形態を工夫することにより、幅の大きい位相変化エッジを作為的に発生させることもでき、その作為的に発生させた変化エッジの情報もまた、検査対象線路の検査に有効に活用することができる。例えば、角度フルスケールを３６０°としたときの等価位相角にて表示したものを用い、位相変化エッジとして、周波数増加に対して位相角が角度フルスケールを超えて変化するときに、角度フルスケール内の等価位相角への変換に対応して生ずる３６０°幅の変化エッジを使用することができる。この方法は、検査対象線路における断線や短絡など、伝送線路長に影響を与える不具合の発見に絶大な効果を発揮する。以下、具体的に説明する。
【００４４】
伝送線路部分の長さをＬとしたとき、その伝送線路上に存在できる高周波信号の波数を角度に換算した値を、その伝送線路の電気長θといい、高周波信号の波長をλとすれば、θ＝３６０°×Ｌ／λにより算出できる。高周波信号を入力させてその反射特性を見るとき、入射時と反射時との２回、高周波波形が線路上を通過する。従って、電気長θを往復して戻ってくる高周波信号の位相は、入力波形に対して２θだけ位相が遅れることになる。
【００４５】
検査対象線路に入力する高周波信号の周波数を掃引すると、伝送線路の電気長θが周波数に応じて変化する。具体的には、高周波信号の周波数ｆが増大すると波長λが小さくなるので、電気長θが大きくなり、位相角の遅れは大きく現れる。したがって、位相スペクトルにおいて位相角は、図１５上図に示すように、周波数が増加するに伴い基本的には減少する傾向となる。そして、周波数を増加させていったとき、角度フルスケールの下限値φmin（本実施形態では−１８０゜であるが、これに限定されない）を超えて位相角φが小さくなろうとすると、位相角φは３６０°で一回転するから、等価なφmax（本実施形態では＋１８０゜であるが、これに限定されない）にいわば折り返される形となる。すなわち、その折り返し点となる周波数ｆeにおいて３６０°幅（本実施形態では−１８０゜→＋１８０゜）の位相変化エッジが表れる。こうした角度フルスケールの設定は、位相が３６０°ずれればスペクトル波形としては等価に重なり合うことを反映しているので、波形の等価性を論ずるには便利であり、市販のほとんどのネットワークアナライザにおいて採用されている。
【００４６】
位相変化スペクトルは、検査対象線路に含まれる伝送線路長によって、おおむね同一の傾向のものが得られる。従って、そのスペクトルにおいて、位相変化エッジに対応する周波数ｆeもほぼ一定している。また、掃引する周波数レンジが同じなら、位相変化エッジの出現個数も一定である。しかし、断線や短絡により伝送線路長が変化すると、伝送線路の電気長θが変化するので、エッジが現われる周波数ｆeも変化する（図中破線にて示している）。また、断線や短絡により新たな線路分岐が生じたり、本来存在した反射端が消滅したり、あるいは正常であれば存在しないはずの反射端が生じたりすると、位相変化エッジの出現個数が変化することもある。従って、角度フルスケールの設定により作為的に生じさせる位相変化エッジの位置や個数により、検査対象線路における断線や短絡などの異常の有無、さらには異常の種別を、簡単かつ正確に特定することができる。
【００４７】
この場合、位相スペクトルにおける位相変化エッジの有無、個数、及び位置の少なくともいずれかに基づいて記検査対象線路の検査を行なうことができる。個数や位置（周波数ｆe）による検査方法は既に説明した通りであり、この両者を併用してもよいし、片方のみを用いて検査を行なうことも可能である。
【００４８】
また、位相変化エッジの有無により検査を行なう方法としては、以下のような態様を例示できる。正常な検査対象線路において、位相変化エッジの出現が見込まれないように、なるべく広く周波数の掃引レンジを設定する。すると、そのレンジ内に位相変化エッジが現れれば、直ちに不良であると判定することができる。また、正常な検査対象線路において位相変化エッジの出現が期待される特定の周波数周辺に限定した、狭い掃引レンジを設定しておくと、そのレンジに位相変化エッジが検出されなかったとき、直ちに不良であると判定することができる。
【００４９】
なお、１つの基板単位内において検査対象線路が複数設定される場合は、検査対象線路の種別に応じて伝送線路長や分岐形態もみな異なる。従って、検査対象線路毎に、位相変化エッジの有無、個数、及び位置の少なくともいずれかに係る検査判定基準を固有に定めておくことが、種別の異なる検査対象線路に対して正確な検査判定を行なう上で重要である。
【００５０】
なお、図１５下図に示すように、位相スペクトルの微分波形を演算生成すれば、位相変化エッジに対応した位置に鋭いピークが生ずるので、そのピーク高さと位置によって位相変化エッジの有無および位置を特定することができる。ただし、位相変化エッジは、一定変化率以上にて一定幅以上に変化するもの（例えば３６０°）が検知できればよく、狭義の微分演算以外のアルゴリズムを用いることも可能である。
【００５１】
図１６は、図１のダイオードＤ１の部品実装パッドから端子ＴＸ１に至る伝送線路を検査対象線路として選んだときの、Ｓ１１の振幅スペクトル及び位相スペクトルの測定例を比較して示すものである。ＮＧ品は、Ｌ101を接地短絡させたもの、及びＣ102のＣ103側を断線開放させたものの２種である。振幅スペクトルにおいても、ＯＫ品とＮＧ品とでは波形に大きな差が生じているが、波形自体はかなり複雑であり、判定のためのコンピュータ波形比較には時間を要することが予想される。また、ＯＫ品の波形も、測定バッチにより多少の差が生じていることもわかる。他方、位相スペクトルにおいては、ＯＫ品では測定バッチによる波形の差が僅かにあるものの、位相変化エッジの位置（周波数）ｆeはほぼ不変である。そして、Ｌ101を接地短絡させたＮＧ品では、位相変化エッジの位置が大きく高周波側に移動しており、該位相変化エッジの位置のみで十分に不良判定が可能であることがわかる。他方、Ｃ101のＤ１側を断線開放させたＮＧ品では、位相変化エッジが２箇所に現れており、位相変化エッジの数にて不良判定が可能であることがわかる。また、位相変化エッジの位置に異常が出るか、あるいは数に不良が出るかの相違により、不良の種別が特定可能であることも明らかである。
【００５２】
次に、図１１に示すような高周波回路チップ製造用基板８１における基板単位８０’の配列において、該配列の最外位置を占める基板単位８０’の、基板単位の第一終端部をなす基板実装端子部に対し、これに一体化されるべき接地端子を有する別の基板単位が存在しない場合がある。例えば、図４のように基板単位８０’が配列している場合、図１１の製造用基板８１においては、図４において、短辺方向に隣接する２つの基板単位８０’、８０’の、端子ＴＸ１と接地端子Ｇとが互いに一体化し、導通している。すなわち、第一終端部である端子ＴＸ１は、高周波回路チップ製造用基板全体で見れば反射を生ずる終端部をなしていない。しかし、基板最外位置を占める列γの基板単位８０’は、短辺方向の隣に次の基板単位がもはや存在しないので、この端子ＴＸ１だけは反射端を形成する。従って、基板最外位置を占める列γの基板単位８０’は、端子ＴＸ１の反射端化により断線不良時と類似の波形変化がもたらされ、正確な検査判定が不能になる惧れがある。そこで、該基板単位８０’の基板実装端子部（端子ＴＸ１）を接地して反射波形の測定を行なうようにすれば、該基板実装端子部（端子ＴＸ１）が反射端化することによる上記不具合を効果的に解消することができる。簡便な方法としては、該基板単位８０’の基板実装端子部（端子ＴＸ１）を、同じ基板単位８０’の接地端子Ｇと結線により短絡させる方法を採用できる。
【００５３】
図１７は、図１のダイオードＤ１の部品実装パッドからＴＸ１端子に至る伝送線路を検査対象線路として選んだときの、Ｓ１１の振幅スペクトルの測定例を、図１１のα列、β列及びγ列で比較して示すものであり、ＮＧ品は、Ｃ102とＣ202とのＣ103／Ｃ203側をともに断線開放させたものである。隣接する基板単位の端子ＴＸ１と接地端子Ｇとが導通するα列及びβ列は、ともにＯＫ品とＮＧ品とで大きな波形の相違を生じているが（▲１▼▲２▼）、端子ＴＸ１が開放となるγ列は、ＯＫ品とＮＧ品との波形の差がほとんどなく、識別が非常に困難である（▲３▼）。そこで、端子ＴＸ１と接地端子Ｇとを短絡させることにより、ＯＫ品とＮＧ品との波形に明確な差が生じ、容易に識別可能となっている（▲４▼）。
【００５４】
また、図１８は、Ｓ１１の位相スペクトルを同様に測定した結果であり、α列及びβ列のＯＫ品は位相変化エッジが１つのみであるのに対し、ＮＧ品は位相変化エッジが２つ生じており、直ちに識別が可能である（▲１▼▲２▼）。しかし、端子ＴＸ１が開放となるγ列は、ＯＫ品とＮＧ品がいずれも位相変化エッジが２つであり、位置にも差がないことから、識別が非常に困難である（▲３▼）。そこで、端子ＴＸ１と接地端子Ｇとを短絡させると、ＯＫ品の位相変化エッジのみ１つとなり、ＮＧ品との識別を容易に行なうことができる（▲４▼）。
【００５５】
以上説明したような検査を、図１１に示す分離前の高周波回路チップ製造用基板８１に対し行った場合は、検査結果に基づき不良判定された基板単位８０’にマーキングＭＫを施し、その後基板単位８０’を分離して、マーキング付与された不良基板単位を除外することにより、良品の選別を行なうことができる。基板分離後には、マーキングＭＫの付与された基板単位８０’を除外する作業を行なうのみでよく、例えば分離後に検査を行なう場合と比較して作業能率を大幅に高めることが可能となる。
【図面の簡単な説明】
【図１】高周波回路チップを用いて製造されるアンテナスイッチ回路の一例を示す図。
【図２】基板単位の一例を示す斜視図。
【図３】基板単位の断面構造例を模式的に示す図。
【図４】基板単位が集合した製造用基板の伝送線路の接続関係を、第二主表面側にて模式的に説明する図。
【図５】隣接する基板単位間で端子をなすメッキ層が一体化される様子を示す説明図。
【図６】製造用基板の第一主表面側の状態を模式的に示す図。
【図７】本発明の検査装置の構成例を示す模式図。
【図８】本発明の検査方法の作用を、従来例と比較して説明する図。
【図９】検査対象線路に断線が生じた場合の等価回路的考察を説明する図。
【図１０】検査対象線路に接地短絡が生じた場合の等価回路的考察を説明する図。
【図１１】製造用基板の全体構成の一例を示す模式図。
【図１２】検査対象線路の反射係数Ｓ１１の振幅スペクトルを、良品と不良品との比較により示す図。
【図１３】別の検査対象線路の反射係数Ｓ１１の振幅スペクトルを、良品と不良品との比較により示す図。
【図１４】標準周波数スペクトルとの差積分結果により検査判定を自動化する概念を説明する図。
【図１５】反射係数Ｓ１１の位相スペクトルにより検査を行なう概念説明図。
【図１６】種々の検査対象線路の反射係数Ｓ１１の位相スペクトルを、良品と不良品との比較により示す図。
【図１７】製造用基板上の位置により基板実装端子部が開放となる場合の、良品と不良品との振幅スペクトルに及ぼす影響の実例を、対策結果と比較して示す図。
【図１８】製造用基板上の位置により基板実装端子部が開放となる場合の、良品と不良品との位相スペクトルに及ぼす影響の実例を、対策結果と比較して示す図。
【符号の説明】
８１ 製造用基板
８０’ 基板単位
ＢＬ 分離予定線
５６ 接地導体層
ＰＳ１ 検査対象線路
ＰＤ 部品実装パッド
ＧＮＤ 接地端子
ＰＢ 測定プローブ
Ｐ１ 測定ポート側端子
Ｐ２ 接地側端子
【発明の属する技術分野】
この発明は、高周波回路チップ製造用基板の検査方法及びそれを用いた高周波回路チップの製造方法と、高周波回路チップ製造用基板の検査装置とに関する。
【０００２】
【従来の技術】
近年、携帯電話などの移動体通信機器や、無線ＬＡＮあるいはBluetoothといったワイヤレスネットワークシステムの普及が急速に進んでおり、それらの機器に使用される高周波回路チップの需要が爆発的に増大している。高周波回路チップは、セラミックや高分子からなる誘電体層と配線層とが交互に積層された構造を有するが、その生産性を高めるため、以下のような方法により製造されている。すなわち、チップよりも大面積のシート状の誘電体層に、金属ペーストの厚膜印刷やメッキを用いて、複数の配線パターンを集合形成した後誘電体層を重ね合わせ、セラミック誘電体層の場合は焼成により、高分子誘電体層の場合はビルドアップ樹脂の貼り合せにより一体化して、高周波回路チップ製造用の基板を作る。この高周波回路チップ製造用基板は、個々の配線パターンに対応する基板単位が面内方向に縦横に複数一体化されたものであり、各基板単位は、個別に切断・分離されて各々高周波回路チップとされる。
【０００３】
ところで、上記の高周波回路チップは、その製造過程において内装されている配線パターンに種々の要因により不良を発生する。発生した不良が例えば、配線パターンに含まれる高周波伝送線路の断線や短絡である場合は、チップの動作不具合に直結するので、電気測定により基板単位を個別に検査し、不良品を除外する必要がある。
【０００４】
基板単位内においては、含まれる伝送線路の終端部がチップ主表面に、チップの実装用端子、あるいはチップ上に搭載されるディスクリート部品の部品実装パッドを形成する形で露出している。例えば伝送線路の断線や短絡などの不良は、その伝送線路の終端部に測定プローブを装着し、直流抵抗測定を行なうことにより発見することができる。例えば断線の場合は、良品よりもはるかに大きな直流抵抗測定値が検出され、短絡の場合は、逆に小さい測定値が検出されることが多い。いずれにしろ、不良品の測定値は、良品の測定値からは明らかに逸脱したものとなるので、その比較に基づいて良否判定が可能である。
【０００５】
【発明が解決しようとする課題】
高周波回路チップの伝送線路の形態にはストリップ線路、マイクロストリップ線路あるいはコプレーナウェーブガイドなど種々のものが存在するが、これらはいずれも信号伝送効率を向上させるため、接地導体が随伴している。これらの接地導体は、接地導体層として配線パターンの一部をなす形で基板単位ひいては回路チップ内に組み込まれる。
【０００６】
ところで、回路チップ内の伝送線路の中には、この接地導体層に直流的に導通しているものがある。接地導体層への接続線路は、伝送線路の中間から分岐する形となるので、基板単位が、その集合体である製造用基板から分離された状態においては、伝送線路の両終端が該接続線路を介して短絡ないしバイパスされる心配はない。したがって、伝送線路の検査は、両終端を用いた前記直流抵抗測定により問題なく行なうことができる。
【０００７】
他方、基板単位を分離した状態では、基板単位を検査用トレーに装着したり、検査終了後にトレーから取り出すのに工数と時間がかかり、またセッティング方向（例えば上下や裏表）の誤り等により正常な検査ができなくなるなど、問題も生じやすい。そこで、基板単位を分離せず、集合体である製造用基板の状態のまま検査を行なうことができれば、こうした不具合は一挙に解消される。しかしながら、製造用基板の状態においては、複数の基板単位が、各々の接地導体層を介して互いに直流的に導通していることが多い。この場合、検査対象の伝送線路が、前記した接続線路を介して接地導体に導通していると、周囲の基板単位の接地導体層を経て、伝送線路の両終端間に直流バイパス経路が形成されることがある。このような直流バイパス経路を生じた状態で両終端間の直流抵抗測定を行なうと、当然、バイパス経路の抵抗値が合成され、接続線路に断線や短絡などの不具合を生じていてもこれを検出することができなくなる問題がある。
【０００８】
本発明の課題は、基板単位を分離しない状態において、検査対象となる伝送線路の両終端間に直流バイパス経路が形成される場合でも、該伝送線路の断線や短絡などの不具合を容易に発見することができる高周波回路チップ製造用基板の検査方法及びそれを用いた高周波回路チップの製造方法と、高周波回路チップ製造用基板の検査装置とを提供することにある。
【０００９】
【課題を解決するための手段及び作用・効果】
上記課題を解決するために、本発明の高周波回路チップ製造用基板の検査方法は、
検査対象となる高周波回路チップ製造用基板（以下、単に「製造用基板」ともいう）が、
各々誘電体層と配線層とが交互に積層された構造を有する高周波回路チップとなるべき基板単位が、当該基板単位を分離するための分離予定線により仕切られる形にて面内方向に複数一体化され、
複数の基板単位が、各々配線層が接地導体層を含むとともに、分離前の状態においてそれら接地導体層が互いに直流的に導通し、
個々の基板単位は、配線層に含まれる伝送線路の終端部が最表面の誘電体層上に露出して複数の露出端子部を形成してなり、かつそれら露出端子部の少なくとも１対のものが、検査対象となる伝送線路（以下、検査対象線路という）の２つの終端部をなすとともに、該伝送線路が接地導体層に直流的に導通した、
構造を有するものであり、
分離前の各基板単位に対し、前記検査対象線路の２つの終端部の一方を入力端子として、検査用高周波信号を前記検査対象線路に入力したときの、当該入力端子における応答反射信号に基づいて前記検査対象線路の検査を行うことを特徴とする。
【００１０】
本発明において製造用基板及び検査対象線路は、以下のような前提を満たすものである。すなわち；
（１）複数の基板単位に含まれる接地導体層が、分離前の状態において互いに直流的に導通している。
（２）個々の基板単位の表面に、検査対象線路の２つの終端部が露出端子部を形成し、その検査対象線路は前記した分岐経路等により接地導体層に直流的に導通している。
該検査対象線路は、基板単位を分離しない状態において複数の基板単位間に生ずる接地導体層間の直流的導通構造により、検査対象線路の両終端間に直流バイパス経路が形成される。したがって、従来型の直流抵抗測定では検査対象線路の不具合を検出することができない。
【００１１】
そこで、本発明においては、分離前の各基板単位に対し、検査対象線路の２つの終端部の一方を入力端子として、検査用高周波信号を検査対象線路に入力したときの、当該入力端子に生ずる応答反射信号に基づいて検査対象線路の検査を行なう。検査対象線路は高周波入力に対して分布定数回路として振舞うので、検査対象線路に直流バイパス経路が形成された状態であっても、断線や短絡などの不具合発生状況に応じて、そのインピーダンスに大きな変化が現れる。このインピーダンス変化は、検査対象線路の１つの終端を入力ポートとして取り扱った場合の、検査用高周波信号入力に対する反射挙動に顕著に反映されるので、これを測定することにより検査対象線路の不具合を確実に検出することができる。該反射挙動は、インピーダンス測定の分野にて周知の反射係数（Ｓ１１）あるいは電圧定在波比ＶＳＷＲ（Voltage Standing Wave Ratio））を測定することにより数値化でき、これを用いて定性的あるいは定量的な検査判定が可能となる。特に反射係数Ｓ１１の場合、入力波形に対して変化を生じうる因子として振幅（強度、あるいはレベル）と位相との２つがあり、検査目的に応じて両者を使い分けるなど、柔軟な使用形態が可能な利点がある。そして、反射係数（Ｓ１１）の振幅情報を用いる場合は、不良の有無や形態によるインピーダンスの相違を反映して情報に微妙な差を生じうるので、きめの細かい検査に対応できる利点がある。他方、位相情報を用いる場合は、断線や短絡といった特定不良種別に対する情報の変化形態が明確で顕著であり、検査判定がより容易となる利点がある。
【００１２】
また、基板単位を分離せずに検査を行なうことができるので、基板単位を検査用トレーに装着したり、検査終了後にトレーから取り出す工数が削減され、またトレーへのセッティング方向誤り等による不具合も生じない。さらに、検査自体は、１つの露出端子部のみを入力ポートとして用いる反射測定によりなされるので、例えば４端子法等による直流抵抗測定と比較して、測定プローブの構造が簡単であり、装着も簡単なので、手軽に測定を行なうことができる利点もある。
【００１３】
次に、本発明の検査方法は、以下の本発明の高周波回路チップ製造用基板の検査装置により合理的に実施することができる。すなわち、該装置は、
検査用高周波信号の発生部と、
分離前の各基板単位に対し、検査対象線路の２つの終端部の一方を入力端子として、検査用高周波信号を検査対象線路に入力するための測定プローブと、
当該入力端子に生ずる応答反射信号を出力する出力部と、
を含む。
【００１４】
また、本発明の高周波回路チップ製造用基板の製造方法は、
基板単位を分離前の高周波回路チップ製造用基板において、個々の基板単位に含まれる検査対象線路を、上記本発明の検査方法により検査する検査工程と、
その検査結果に基づいて基板単位を良否選別する選別工程とを含むことを特徴とする。
【００１５】
本発明の高周波回路チップ製造用基板の製造方法は、本発明の検査方法の採用により、検査工程の工数が削減されるので、検査後の選別まで視野に入れた工程全体において、高周波回路チップの製造能率を大幅に向上させることができるようになる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を添付の図面を用いて説明する。
図１は、高周波回路チップを用いて実現されるアンテナスイッチ回路２の一例を示す等価回路である。アンテナスイッチ回路２は、２帯域の無線電波信号に切り替え対応可能なものとして構成されて、アンテナ側入出力端子ＡＮＴにて図示しないアンテナに接続して使用される。アンテナ側入出力端子ＡＮＴからのアンテナ受信信号は、分波回路４４において低域側分波受信信号及び高域側分波受信信号とに分波される。このうち、高域側分波受信信号は、分波回路側ハイパスフィルタ回路４６により抽出・分波され、低域側分波受信信号は同じく分波回路側ローパスフィルタ回路４５により抽出・分波される。
【００１７】
分波回路４４からの各周波数帯域の分波受信信号は、アンテナ３９に向かう各周波数帯域の送信信号との間で、対応するスイッチ回路４２Ａ，４２Ｂにより切り換えられる。スイッチ回路４２Ａ，４２Ｂは、図示しない通信装置の受信回路側へ、低域側分波受信信号と高域側分波受信信号とをそれぞれ出力する受信出力端子ＲＸ１，ＲＸ２と、通信装置の送信回路からの送信出力信号が入力される送信入力端子ＴＸ１，ＴＸ２とを有し、アンテナ側入出力部ＡＮＴに対する受信出力端子ＲＸ１，ＲＸ２と送信入力端子ＴＸ１，ＴＸ２との接続を切り換えるものである。送信入力端子ＴＸ１，ＴＸ２を介して通信装置側の図示しない第一送信部ないし第二送信部から入力される低域側送信信号及び高域側送信信号は、高周波側のバックグラウンドノイズを各々第一送信フィルタ回路４１Ａ及び第二送信フィルタ回路４１Ｂ（いずれもローパスフィルタ回路にて構成される）にて除去された後、各スイッチ回路４２Ａ，４２Ｂに入力される。
【００１８】
分波回路４４において、分波回路側ローパスフィルタ回路４５は、一次ローパスフィルタ回路機能の要部をなすコンデンサＣ107と、これに並列に挿入されるコンデンサＣ108及びコイルＬ106を含む。コンデンサＣ108及びコイルＬ106はローパスフィルタの上側阻止域の極を与える並列共振部を構成する。一方、分波回路側ハイパスフィルタ回路４６は、一次ハイパスフィルタ回路機能の要部をなすコンデンサＣ207，Ｃ208と、これに並列に挿入されるコンデンサＣ209及びコイルＬ206を含む。コンデンサＣ209及びコイルＬ206はハイパスフィルタの下側阻止域の極を与える直列共振部を構成する。また、第一送信フィルタ回路４１Ａ及び第二送信フィルタ回路４１Ｂも、コンデンサＣ101〜Ｃ103／Ｃ201〜Ｃ203とコイルＬ101／Ｌ201により、分波回路側ローパスフィルタ回路４５と同様に構成されている。
【００１９】
第一スイッチ回路４２Ａ及び第二スイッチ回路４２Ｂは、基本的に同様に構成されているので、第一スイッチ回路４２Ａで代表させて説明する（図面を見れば明らかなことであるが、両スイッチ回路４２Ａ，４２Ｂ間で、コンデンサＣ3，Ｃ5はコンデンＣ8，Ｃ10に、コイルＬ1，Ｌ104はコイルＬ3，Ｌ204に、ダイオードＤ1，Ｄ2はダイオードＤ3，Ｄ4に、抵抗Ｒ1は抵抗Ｒ2にそれぞれ対応している）。第一スイッチ回路４２Ａは、基本的にストリップライン共振子を内蔵したダイオードスイッチとして構成されている。スイッチ機能の要部を担うのは、送信入力端子ＴＸ１から見て、アンテナ側入出力端子ＡＮＴ及び受信出力端子ＲＸ１に各々向かう経路の分岐点Ａよりも上段に配置されたスイッチングダイオードＤ1と、受信出力端子ＲＸ１側において分岐点Ａよりも下段に配置された、ストリップライン共振子を構成するコイルＬ104及び共振用ダイオードＤ2である。
【００２０】
スイッチングダイオードＤ1は例えばＰＩＮダイオードで構成され、順方向バイアス電圧の印加レベルにより、高周波可変抵抗素子として機能するものである。すなわち、スイッチ制御用信号端子ＶＣ１（第二スイッチ回路４２ＢではＶＣ２）に、接地されたコイルＬ１（第二スイッチ回路４２ＢではＬ３）に対して高電圧となるように信号電圧を与えると、スイッチングダイオードＤ1は高周波に対し低インピーダンス状態となり、送信入力信号がアンテナ側入出力端子ＡＮＴ側へ流れることが許容される。このとき、共振用ダイオードＤ2の接合容量がストリップライン共振子の共振条件に適合する値となるように、ＶＣ１を調整すれば、該共振子の動作により分岐点Ａのインピーダンスが高くなり、送信入力信号が受信出力端子ＲＸ１（第二スイッチ回路４２ＢではＲＸ２）側に流れることが阻止される。
【００２１】
一方、ＶＣ１を十分に小さくすれば、スイッチングダイオードＤ1は高周波に対し高インピーダンス状態となり、送信入力信号がアンテナ側入出力端子ＡＮＴ側へ流れることが阻止される。このとき、コイルＬ104及び共振用ダイオードＤ2からなるストリップライン共振子も動作しないから、分岐点Ａのインピーダンスは低くなる。その結果、アンテナ側入出力端子ＡＮＴからの受信入力信号は、分岐点Ａを経て受信出力端子ＲＸ１に流れることが許容される。このように、ＶＣ１を調整することにより、アンテナ側入出力部ＡＮＴに対する受信出力部ＲＸと送信入力部ＴＸ１との接続を切り換えることができる。
【００２２】
なお、コイルＬ1は、送信入力信号がＶＣ１側に逆流することを阻止するチョークコイルである。コンデンサＣ2，Ｃ5は端子ＶＣ１に入力されるスイッチ制御用信号のノイズ除去用である。また、コンデンサＣ３及びＣ４は、いずれも直流成分除去用のものである。他方、抵抗Ｒ１は、スイッチングダイオードＤ1の抵抗変化が順方向電流値によって決まるため、該順方向電流値をスイッチング動作に適合させるための調整用抵抗として設けられたものである。
【００２３】
上記各回路は、図３に示すように、回路パターン（伝送線路、コンデンサ５４、コイル５３、あるいは抵抗素子５５等を含むものである）と誘電体層５６とが積層された高周波回路チップ８０に内層されている。誘電体層５０は、例えばホウケイ酸塩鉛ガラスとアルミナからなるガラスセラミック等のセラミックで構成される。高周波回路チップ８０は、図２に示すような基板単位８０’に、表面実装素子を実装することにより製造されるものである。右は第二主表面ＭＰ２側、左は第一主表面ＭＰ１側を示す。具体的には、基板単位８０’の表面には、高周波回路チップ８０となったときの基板実装端子部として、アンテナ側入出力端子ＡＮＴ（図面中では「Ａ」と略記している場合がある）、スイッチ回路４２Ａ，４２Ｂの受信出力端子ＲＸ１，ＲＸ２及び送信入力端子ＴＸ１，ＴＸ２、スイッチ制御用信号端子ＶＣ１，ＶＣ２、及び接地端子ＧＮＤ（図面中では「Ｇ」と略記している場合がある）が、それぞれ主表面ＭＰ２の長辺側の縁部から、対応する側面部を経て主表面ＭＰ１の長辺側の縁部に至る形で露出形成されている。また、接地端子ＧＮＤは、主表面ＭＰ１，ＭＰ２の短辺側の縁部にも形成されている。他方、ダイオードを始めとする半導体デバイスや、大容量コンデンサあるいは抵抗値の高い抵抗素子など、厚膜印刷による回路パターン形成では実現しにくい素子は、図３に示すように、基板単位８０’の第二主表面ＭＰ２に表面実装される。図２に示すように、基板単位８０’の第二主表面ＭＰ２には、これらの素子の部品実装パッドＰＤが複数形成されている。なお、図１において、表面実装素子を一点鎖線により囲って表示している。
【００２４】
次に、伝送線路は、本実施形態においては基本的にマイクロストリップ線路を主体とし、部分的にコプレーナウェーブガイドを併用して形成している。そして、図３に示すように、基板単位８０’には、線路に随伴する接地導体層５６が、各層に適宜配分された形にて内層されている。これらの接地導体層５６は、導体線路あるいは層間ビアにより直流的に導通接続され、全体として１つの接地導体として振舞う。そして、同じ基板単位８０’内の複数の接地端子ＧＮＤは、すべてこの一体の接地導体層５６に直流的に接続されているのである。
【００２５】
図１１に示すように、上記のような基板単位８０’は、分離予定線ＢＬにより仕切られる形にて面内方向にこれらを集合・一体化した製造用基板８１の形で製造される。本実施形態において製造用基板８１は、基板単位８０’が縦横マトリックス状に密接配置したものとして構成されている。該製造用基板８１は、誘電体層５６の原料となるセラミックグリーンシート上に、導電性ペーストを用いて複数の回路パターンを厚膜印刷し、積層して焼成する方法により製造される。分離予定線ＢＬは、例えば図５に示すようにＶ字状断面をなす溝状に形成することができる。この溝状の分離予定線ＢＬに沿って製造用基板８１を割ることにより、個々の基板単位８０’に分離できる。
【００２６】
基板単位８０’において検査対象線路は、例えば第一終端部が、分離後の基板単位８０’に基づく高周波回路チップ８０の基板実装端子部とされ、同じく第二終端部が、当該高周波回路チップ８０上に実装されるディスクリート部品の部品実装パッドとされるものである。例えば、図１の端子ＴＸ１に関連した検査対象線路ＰＳ１においては、第一終端部が送信入力端子ＴＸ１とされ、第二終端部がダイオードＤ１の部品実装パッドＰＤとされている。
【００２７】
図４に示すように、基板単位８０’の第一終端部をなす端子ＴＸ１は、分離予定線ＢＬにて該基板単位８０’に接する別の基板単位８０’の接地端子Ｇと、同一主表面（本実施形態では第二主表面ＭＰ２）側にて一体化されている。具体的には、第一主表面ＭＰ１の短辺方向において第一側（本実施形態では右側）に隣接する基板単位８０’の接地端子Ｇと直流的に導通している。このような導通が生ずるのは、図５（ａ）に示すように、端子ＴＸ１と接地端子ＧＮＤとが溝状の分離予定線にまたがる一体のメッキ層として構成されているためである。また、検査対象線路ＰＳ１は、図１に示すように、コイルＬ１が設けられた分岐経路ＢＣにより接地されている。すなわち、前記した一体の接地導体層５６に直流的に導通している。したがって、図４において、着目している基板単位８０’の接地導体層５６は、検査対象線路ＰＳ１→端子ＴＸ１→接地端子ＧＮＤの順序で、第一側に隣接する基板単位８０’の接地導体層５６に直流的に導通している。以降、短辺方向の各基板単位８０’は、接地導体層５６が同様にして次々と直流的に接続された形となっている。一方、基板単位８０’の長辺方向の配列に関しては、その両縁に設けられた接地端子ＧＮＤ，ＧＮＤが、一体のメッキ層となることで直流的に接続されている。すなわち、分離前の製造用基板８１内では、全ての基板単位８０’は接地導体層５６を介して互いに直流的に導通していることがわかる。なお、この導通構造は、基板単位８０’を分離すれば、図５（ｂ）に示すように、隣り合う端子同士をつなぐメッキ層が分断されるので、問題なく解消できる。
【００２８】
図４に戻り、検査対象線路ＰＳ１の２つの終端部、すなわち、端子ＴＸ１と部品実装パッドＰＤとの間には、検査対象線路ＰＳ１以外のバイパス経路が形成されていることが明らかである。すなわち、図４の左上の基板単位８０’の部品実装パッドＰＤを起点として見ると、上記検査対象線路ＰＳ１及び接地導体層５６の接続構造により、左下、右下及び右上の各基板単位８０’を巡回した後、端子ＴＸ１に戻るバイパス経路ＰＳ２が形成されていることがわかる。また、こうした経路は製造用基板８１の全体に渡って網目状に形成されているので、結果的にバイパス経路は上記ＰＳ２以外にも無数に存在することになる。また、検査対象線路ＰＳ１は一例に過ぎず、１つの基板単位８０’内には接地導体層５６に直流的に接続された端子が他にも存在するので（例えばＴＸ２）、これらにも当然、同様のバイパス経路が随伴形成される。
【００２９】
上記検査対象線路ＰＳ１の形成状態の検査は、部品実装パッドＰＤを用いて以下のようにして行なうことができる。すなわち、図８（ａ）に示すように、分離前の各基板単位に対し、検査対象線路ＰＳ１の１つの終端部をなす部品実装パッドＰＤを入力端子として、検査用高周波信号を検査対象線路ＰＳ１に入力し、部品実装パッドＰＤにはね返ってくる応答反射信号を検出するとともに、その応答反射信号に基づいて検査対象線路ＰＳ１上に生じている不具合を検査する。検査対象線路ＰＳ１は、前記したバイパス経路とともに、正常状態であれば直流抵抗は該して小さい。従って、図８（ｂ）に示すように、部品実装パッドＰＤと端子ＴＸ１とに測定プローブＰＮ１，ＰＮ２を接続して直流測定を行っても、バイパス経路ＰＳ２に断線等が生じていなければ、検査対象線路ＰＳ１の不具合を発見することはできない。また、仮に測定が可能であったとしても、４端子法による高精度測定を行なおうとすると、小さな部品実装パッドＰＤあるいは端子ＴＸ１にそれぞれ２つの端子を接触させなければならないし、プローブ構造の複雑化による価格高騰が避けがたく、プローブ装着の手間もかかる。
【００３０】
しかしながら、図８（ａ）に示すように、高周波測定の場合は、検査対象線路ＰＳ１が高周波入力に対して分布定数回路として振る舞い、バイパス経路ＰＳ２が形成された状態であっても、断線や短絡などの不具合発生状況に応じて、検査対象線路ＰＳ１のインピーダンスに大きな変化が現れる。このインピーダンス変化は、部品実装パッドＰＤの応答反射信号に顕著に反映されるので、これを測定することにより検査対象線路の不具合を確実に検出することができる。
【００３１】
図７に示すように、このような高周波測定は、周知のネットワークアナライザ（あるいはインピーダンスアナライザ）を用いて行なうことができる。ネットワークアナライザは、検査用高周波信号の発生部ＧＮと、その検査用高周波信号を部品実装パッドＰＤから検査対象線路に入力するための測定プローブＰＢと、該測定プローブが受ける部品実装パッドＰＤからの応答反射信号を出力する出力部ＤＰとを備えたものである。出力部ＤＰは、本実施形態ではＣＲＴや液晶パネルなどの表示部であるが、プリンタを併用することももちろん可能である。反射測定を行なう場合は、測定プローブＰＢの測定ポート側端子Ｐ１を部品実装パッドＰＤに当接させ、他方、測定プローブＰＢの接地側端子を、基板単位８０’側のどれかの接地端子ＧＮＤに接続し、検査用高周波信号の入力及び応答反射信号を検出する形で行なう。測定プローブＰＢの構造は、直流４端子法などと比較すればはるかに単純であり、装着も容易である。なお、ネットワークアナライザは、測定に先立って、校正用ターミネータ（例えば、ショート、オープン、５０Ωロードの３種類）を測定プローブＰＢに接続し、校正しておく必要がある。また、ネットワークアナライザは、多種の市販品が入手可能であるが、ここではアジレントテクノロジー（株）製の８５１０Ｃを例示しておく。
【００３２】
図６に示すように、本実施形態の基板単位８０’は、第二主表面ＭＰ２上に、入力端子となるべき部品実装パッドＰＤと接地端子５６とが形成されている。従って、測定プローブＰＢは、接地側端子Ｐ１の基板単位８０’側の接地端子ＧＮＤへの接続と、測定ポート側端子Ｐ２の部品実装パッドＰＤへの接続を、基板単位８０’の同一主表面（本実施形態では第二主表面ＭＰ２）で完結させることができる。すなわち、図１１の製造用基板の検査は、第二主表面ＭＰ２側に形成された部品実装パッドＰＤと接地端子ＧＮＤのみを用いて行なうことができる。例えば、直流抵抗測定では、第二主表面ＭＰ２側の部品実装パッドＰＤと、第一主表面ＭＰ１側の端子ＴＸ１とにプローブを装着しなければならず、両面にわたるプローブ装着の面倒と構造の複雑化が避けがたいが、本実施形態によればそのような不利は生じない。
【００３３】
検査用高周波信号は、予め定められた周波数範囲を掃引する形で入力することができる。これにより、応答反射信号の周波数スペクトルを得ることができる。そして、その周波数スペクトルの波形に基づいて検査対象線路の検査を行なうことができる。検査対象線路ＰＳ１に生じた不具合は、該検査対象線路ＰＳ１を含む測定対象経路系に等価回路的な変化をもたらすが、その変化によりある種の寄生フィルタ構造が発生する場合、上記の周波数スペクトルにはその寄生フィルタ構造に特有の通過特性が現れるので、該通過特性を分析することにより、不具合の有無や不具合の種別に関する情報を得ることができる。
【００３４】
例えば、検査対象線路ＰＳ１に断線が生じた場合は、等価回路上、図９のような変化が生ずるものと考えられる。すなわち、（ａ）に示すように、部品実装パッドＰＤから見て断線箇所の先に位置する線路部分は電気的に切り離され、残った部分が（ｂ）に示すようなオープンスタブＯＳＴＢを形成する。高周波回路理論ではオープンスタブＯＳＴＢはバンドエリミネートフィルタとして振舞うので、（ｃ）に示すように、部品実装パッドＰＤから見て接地側の経路にバンドエリミネートフィルタ１０２が挿入されたものとして考えることができる。
【００３５】
断線がもし生じていない場合には、図９（ｄ）に示すように、信号は入力時に一度、反射時に一度の計２回ローパスフィルタ４１Ａを通過し、その通過波形に、接地側からの反射波形が重畳されたスペクトルが得られるものと推測される。しかし、断線が発生すれば、図９（ｃ）に示すようにローパスフィルタ４１Ａは切り離され、代わりに、接地側にオープンスタブＯＳＴＢに基づくバンドエリミネートフィルタ１０２が挿入された等価回路を考えることができる。
【００３６】
また、別の例として、図１０（ａ）に示すように、ローパスフィルタ４１Ａ内のコイルＬ101が、接地側につながる線路ＢＰＧと短絡した場合を示す。この場合、短絡線路ＢＰＧの形成により、ＬＣ並列接続の一方の端が接地レベル電圧に保持されるので、（ｂ）に示すように、ローパスフィルタ４１Ａは機能的には消滅し、代わりに短絡線路ＢＰＧによるショートスタブＳＳＴＢが形成されたものとして考えることができる。ショートスタブＳＳＴＢはバンドパスフィルタとして振舞うので、（ｃ）に示すように、部品実装パッドＰＤから見てＴＸ１側の経路にバンドパスフィルタ１２１が挿入された等価回路を考えることができる。
【００３７】
図１２の縦左列のグラフ群は、検査対象線路ＰＳ１が正常な状態にあるときの、縦中央列は断線したときの、さらに縦右列は線路ＢＰＧにより短絡したときの、各Ｓ１１の振幅（強度あるいはレベル）の周波数スペクトルを示すものである。不良状態に対応する後者の２列のスペクトルは、正常な状態にあるときのスペクトルと明らかに異なるプロファイルを示している。すなわち、応答反射信号の振幅の周波数スペクトル波形に基づいて検査対象線路の検査を行なうことが可能である。検査の判定は、具体的には、上記のように、良品をなす検査対象線路ＰＳ１について予め測定した標準周波数スペクトル（左列に示すもの）と、検査対象となる検査対象線路の周波数スペクトル測定結果との比較に基づいて行なうことができる。また、不良種別が異なる縦中央列と縦右列のスペクトル同士にも少なからぬ差を生じており、スペクトル形状（例えばスペクトルのピークや谷の位置、高さあるいは深さ、さらには半値幅など）により、不良種別を推定することもできる。
【００３８】
また、同じ製造用基板８１であっても、検査する基板単位８０’の配置位置によって、異なる周波数スペクトルが得られる場合も多い。例えば図１１に示すように、製造用基板８１の短辺方向における両端及び中央に配置された３つの基板単位Ｘ，Ｙ，Ｚについて、周波数スペクトルを測定した結果を図１２に示している。すなわち、正常品であっても周波数スペクトルに差を生じていることがわかる。従って、製造用基板内８１における基板単位の配列位置に応じて、互いに異なる標準周波数スペクトルを用意しておくことが、検査の信頼性を向上させる上で有効である。
【００３９】
また、１つの基板単位８０’内において検査対象線路が複数設定されることも当然にありえる。この場合、検査対象線路の種類が異なれば、周波数スペクトルは一般に異なるものとなる。図１３は、図１のコンデンサＣ３の部品実装パッドからアンテナ端子ＡＮＴに至る伝送線路を検査対象線路として選んだときの、良品、Ｃ107を接地短絡させた場合、及びＣ108を接地短絡させた場合の各周波数スペクトルを、図１１の３つの基板単位Ｘ，Ｙ，Ｚについて測定した例を示すものであり、良品同士の比較においても、図１２の周波数スペクトルとは異なるプロファイル形態が得られている。従って、標準周波数スペクトルは、検査対象線路毎に個別に用意しておくことが有効であることがわかる。
【００４０】
なお、図１４に示すように、標準周波数スペクトルＳ0（ｆ）と、測定により得られた周波数スペクトルＳ（ｆ）との比較による検査判定は、目視により行なうことも可能であるが、例えばコンピュータ計算によりこれを自動化することが当然可能である。すなわち、各スペクトルＳ0（ｆ）及びＳ（ｆ）をデジタルデータ化し、例えば図１４内の▲１▼式に示す差分絶対値の積分演算値Ｄｓにより、両スペクトルの隔たりを定量化することができる。この隔たりが一定の基準値よりも大きくなったとき、不良と判定することができる。なお、不良品に特有の反射のピークあるいは谷が再現性よく現れる場合は、そのピークないし谷の位置を包含する周波数積分範囲を設定し、該積分範囲内での積分演算に基づいて判定を行なうようにしてもよい。
【００４１】
次に、応答反射信号の位相の周波数スペクトル波形に基づいて検査対象線路の検査を行なうことも可能である。意図的に線路上に設けられたコイルやコンデンサは、波形位相に影響を与える因子であるから、これが正常な接続状態となっているか否かにより、位相の周波数スペクトル波形も影響を受ける。また、断線や短絡により伝送線路長が変化したり、あるいは分岐が生じたりすると、後述する通り、伝送線路の長さは反射信号の位相に大きな変化を生じさせる。従って、正常な検査対象線路について測定された標準的な位相スペクトルと、検査対象線路について実測された位相スペクトルとを比較すれば、異常の有無を容易に判別することができる。
【００４２】
検査対象線路の応答反射信号の位相の周波数スペクトル波形には、種々の要因により、周波数に対して位相が不連続に変化する位相変化エッジが生ずることがある。そして、正常な検査対象線路であっても、その品質に一定範囲のばらつきがあることや、測定精度上の問題等を考慮して、一定変化率以上にて一定幅以上に変化する位相変化エッジの情報を抽出し、その位相変化エッジ情報に基づいて検査対象線路の検査を行なうようにすれば、異常の有無を容易にかつ正確に判別することができる。
【００４３】
一方、位相スペクトルの表示形態を工夫することにより、幅の大きい位相変化エッジを作為的に発生させることもでき、その作為的に発生させた変化エッジの情報もまた、検査対象線路の検査に有効に活用することができる。例えば、角度フルスケールを３６０°としたときの等価位相角にて表示したものを用い、位相変化エッジとして、周波数増加に対して位相角が角度フルスケールを超えて変化するときに、角度フルスケール内の等価位相角への変換に対応して生ずる３６０°幅の変化エッジを使用することができる。この方法は、検査対象線路における断線や短絡など、伝送線路長に影響を与える不具合の発見に絶大な効果を発揮する。以下、具体的に説明する。
【００４４】
伝送線路部分の長さをＬとしたとき、その伝送線路上に存在できる高周波信号の波数を角度に換算した値を、その伝送線路の電気長θといい、高周波信号の波長をλとすれば、θ＝３６０°×Ｌ／λにより算出できる。高周波信号を入力させてその反射特性を見るとき、入射時と反射時との２回、高周波波形が線路上を通過する。従って、電気長θを往復して戻ってくる高周波信号の位相は、入力波形に対して２θだけ位相が遅れることになる。
【００４５】
検査対象線路に入力する高周波信号の周波数を掃引すると、伝送線路の電気長θが周波数に応じて変化する。具体的には、高周波信号の周波数ｆが増大すると波長λが小さくなるので、電気長θが大きくなり、位相角の遅れは大きく現れる。したがって、位相スペクトルにおいて位相角は、図１５上図に示すように、周波数が増加するに伴い基本的には減少する傾向となる。そして、周波数を増加させていったとき、角度フルスケールの下限値φmin（本実施形態では−１８０゜であるが、これに限定されない）を超えて位相角φが小さくなろうとすると、位相角φは３６０°で一回転するから、等価なφmax（本実施形態では＋１８０゜であるが、これに限定されない）にいわば折り返される形となる。すなわち、その折り返し点となる周波数ｆeにおいて３６０°幅（本実施形態では−１８０゜→＋１８０゜）の位相変化エッジが表れる。こうした角度フルスケールの設定は、位相が３６０°ずれればスペクトル波形としては等価に重なり合うことを反映しているので、波形の等価性を論ずるには便利であり、市販のほとんどのネットワークアナライザにおいて採用されている。
【００４６】
位相変化スペクトルは、検査対象線路に含まれる伝送線路長によって、おおむね同一の傾向のものが得られる。従って、そのスペクトルにおいて、位相変化エッジに対応する周波数ｆeもほぼ一定している。また、掃引する周波数レンジが同じなら、位相変化エッジの出現個数も一定である。しかし、断線や短絡により伝送線路長が変化すると、伝送線路の電気長θが変化するので、エッジが現われる周波数ｆeも変化する（図中破線にて示している）。また、断線や短絡により新たな線路分岐が生じたり、本来存在した反射端が消滅したり、あるいは正常であれば存在しないはずの反射端が生じたりすると、位相変化エッジの出現個数が変化することもある。従って、角度フルスケールの設定により作為的に生じさせる位相変化エッジの位置や個数により、検査対象線路における断線や短絡などの異常の有無、さらには異常の種別を、簡単かつ正確に特定することができる。
【００４７】
この場合、位相スペクトルにおける位相変化エッジの有無、個数、及び位置の少なくともいずれかに基づいて記検査対象線路の検査を行なうことができる。個数や位置（周波数ｆe）による検査方法は既に説明した通りであり、この両者を併用してもよいし、片方のみを用いて検査を行なうことも可能である。
【００４８】
また、位相変化エッジの有無により検査を行なう方法としては、以下のような態様を例示できる。正常な検査対象線路において、位相変化エッジの出現が見込まれないように、なるべく広く周波数の掃引レンジを設定する。すると、そのレンジ内に位相変化エッジが現れれば、直ちに不良であると判定することができる。また、正常な検査対象線路において位相変化エッジの出現が期待される特定の周波数周辺に限定した、狭い掃引レンジを設定しておくと、そのレンジに位相変化エッジが検出されなかったとき、直ちに不良であると判定することができる。
【００４９】
なお、１つの基板単位内において検査対象線路が複数設定される場合は、検査対象線路の種別に応じて伝送線路長や分岐形態もみな異なる。従って、検査対象線路毎に、位相変化エッジの有無、個数、及び位置の少なくともいずれかに係る検査判定基準を固有に定めておくことが、種別の異なる検査対象線路に対して正確な検査判定を行なう上で重要である。
【００５０】
なお、図１５下図に示すように、位相スペクトルの微分波形を演算生成すれば、位相変化エッジに対応した位置に鋭いピークが生ずるので、そのピーク高さと位置によって位相変化エッジの有無および位置を特定することができる。ただし、位相変化エッジは、一定変化率以上にて一定幅以上に変化するもの（例えば３６０°）が検知できればよく、狭義の微分演算以外のアルゴリズムを用いることも可能である。
【００５１】
図１６は、図１のダイオードＤ１の部品実装パッドから端子ＴＸ１に至る伝送線路を検査対象線路として選んだときの、Ｓ１１の振幅スペクトル及び位相スペクトルの測定例を比較して示すものである。ＮＧ品は、Ｌ101を接地短絡させたもの、及びＣ102のＣ103側を断線開放させたものの２種である。振幅スペクトルにおいても、ＯＫ品とＮＧ品とでは波形に大きな差が生じているが、波形自体はかなり複雑であり、判定のためのコンピュータ波形比較には時間を要することが予想される。また、ＯＫ品の波形も、測定バッチにより多少の差が生じていることもわかる。他方、位相スペクトルにおいては、ＯＫ品では測定バッチによる波形の差が僅かにあるものの、位相変化エッジの位置（周波数）ｆeはほぼ不変である。そして、Ｌ101を接地短絡させたＮＧ品では、位相変化エッジの位置が大きく高周波側に移動しており、該位相変化エッジの位置のみで十分に不良判定が可能であることがわかる。他方、Ｃ101のＤ１側を断線開放させたＮＧ品では、位相変化エッジが２箇所に現れており、位相変化エッジの数にて不良判定が可能であることがわかる。また、位相変化エッジの位置に異常が出るか、あるいは数に不良が出るかの相違により、不良の種別が特定可能であることも明らかである。
【００５２】
次に、図１１に示すような高周波回路チップ製造用基板８１における基板単位８０’の配列において、該配列の最外位置を占める基板単位８０’の、基板単位の第一終端部をなす基板実装端子部に対し、これに一体化されるべき接地端子を有する別の基板単位が存在しない場合がある。例えば、図４のように基板単位８０’が配列している場合、図１１の製造用基板８１においては、図４において、短辺方向に隣接する２つの基板単位８０’、８０’の、端子ＴＸ１と接地端子Ｇとが互いに一体化し、導通している。すなわち、第一終端部である端子ＴＸ１は、高周波回路チップ製造用基板全体で見れば反射を生ずる終端部をなしていない。しかし、基板最外位置を占める列γの基板単位８０’は、短辺方向の隣に次の基板単位がもはや存在しないので、この端子ＴＸ１だけは反射端を形成する。従って、基板最外位置を占める列γの基板単位８０’は、端子ＴＸ１の反射端化により断線不良時と類似の波形変化がもたらされ、正確な検査判定が不能になる惧れがある。そこで、該基板単位８０’の基板実装端子部（端子ＴＸ１）を接地して反射波形の測定を行なうようにすれば、該基板実装端子部（端子ＴＸ１）が反射端化することによる上記不具合を効果的に解消することができる。簡便な方法としては、該基板単位８０’の基板実装端子部（端子ＴＸ１）を、同じ基板単位８０’の接地端子Ｇと結線により短絡させる方法を採用できる。
【００５３】
図１７は、図１のダイオードＤ１の部品実装パッドからＴＸ１端子に至る伝送線路を検査対象線路として選んだときの、Ｓ１１の振幅スペクトルの測定例を、図１１のα列、β列及びγ列で比較して示すものであり、ＮＧ品は、Ｃ102とＣ202とのＣ103／Ｃ203側をともに断線開放させたものである。隣接する基板単位の端子ＴＸ１と接地端子Ｇとが導通するα列及びβ列は、ともにＯＫ品とＮＧ品とで大きな波形の相違を生じているが（▲１▼▲２▼）、端子ＴＸ１が開放となるγ列は、ＯＫ品とＮＧ品との波形の差がほとんどなく、識別が非常に困難である（▲３▼）。そこで、端子ＴＸ１と接地端子Ｇとを短絡させることにより、ＯＫ品とＮＧ品との波形に明確な差が生じ、容易に識別可能となっている（▲４▼）。
【００５４】
また、図１８は、Ｓ１１の位相スペクトルを同様に測定した結果であり、α列及びβ列のＯＫ品は位相変化エッジが１つのみであるのに対し、ＮＧ品は位相変化エッジが２つ生じており、直ちに識別が可能である（▲１▼▲２▼）。しかし、端子ＴＸ１が開放となるγ列は、ＯＫ品とＮＧ品がいずれも位相変化エッジが２つであり、位置にも差がないことから、識別が非常に困難である（▲３▼）。そこで、端子ＴＸ１と接地端子Ｇとを短絡させると、ＯＫ品の位相変化エッジのみ１つとなり、ＮＧ品との識別を容易に行なうことができる（▲４▼）。
【００５５】
以上説明したような検査を、図１１に示す分離前の高周波回路チップ製造用基板８１に対し行った場合は、検査結果に基づき不良判定された基板単位８０’にマーキングＭＫを施し、その後基板単位８０’を分離して、マーキング付与された不良基板単位を除外することにより、良品の選別を行なうことができる。基板分離後には、マーキングＭＫの付与された基板単位８０’を除外する作業を行なうのみでよく、例えば分離後に検査を行なう場合と比較して作業能率を大幅に高めることが可能となる。
【図面の簡単な説明】
【図１】高周波回路チップを用いて製造されるアンテナスイッチ回路の一例を示す図。
【図２】基板単位の一例を示す斜視図。
【図３】基板単位の断面構造例を模式的に示す図。
【図４】基板単位が集合した製造用基板の伝送線路の接続関係を、第二主表面側にて模式的に説明する図。
【図５】隣接する基板単位間で端子をなすメッキ層が一体化される様子を示す説明図。
【図６】製造用基板の第一主表面側の状態を模式的に示す図。
【図７】本発明の検査装置の構成例を示す模式図。
【図８】本発明の検査方法の作用を、従来例と比較して説明する図。
【図９】検査対象線路に断線が生じた場合の等価回路的考察を説明する図。
【図１０】検査対象線路に接地短絡が生じた場合の等価回路的考察を説明する図。
【図１１】製造用基板の全体構成の一例を示す模式図。
【図１２】検査対象線路の反射係数Ｓ１１の振幅スペクトルを、良品と不良品との比較により示す図。
【図１３】別の検査対象線路の反射係数Ｓ１１の振幅スペクトルを、良品と不良品との比較により示す図。
【図１４】標準周波数スペクトルとの差積分結果により検査判定を自動化する概念を説明する図。
【図１５】反射係数Ｓ１１の位相スペクトルにより検査を行なう概念説明図。
【図１６】種々の検査対象線路の反射係数Ｓ１１の位相スペクトルを、良品と不良品との比較により示す図。
【図１７】製造用基板上の位置により基板実装端子部が開放となる場合の、良品と不良品との振幅スペクトルに及ぼす影響の実例を、対策結果と比較して示す図。
【図１８】製造用基板上の位置により基板実装端子部が開放となる場合の、良品と不良品との位相スペクトルに及ぼす影響の実例を、対策結果と比較して示す図。
【符号の説明】
８１ 製造用基板
８０’ 基板単位
ＢＬ 分離予定線
５６ 接地導体層
ＰＳ１ 検査対象線路
ＰＤ 部品実装パッド
ＧＮＤ 接地端子
ＰＢ 測定プローブ
Ｐ１ 測定ポート側端子
Ｐ２ 接地側端子
Claims (22)
- 検査対象となる高周波回路チップ製造用基板が、
各々誘電体層と配線層とが交互に積層された構造を有する高周波回路チップとなるべき基板単位が、当該基板単位を分離するための分離予定線により仕切られる形にて面内方向に複数一体化され、
複数の前記基板単位が、各々前記配線層が接地導体層を含むとともに、分離前の状態においてそれら接地導体層が互いに直流的に導通し、
個々の基板単位は、前記配線層に含まれる伝送線路の終端部が最表面の誘電体層上に露出して複数の露出端子部を形成してなり、かつそれら露出端子部の少なくとも１対のものが、検査対象となる伝送線路（以下、検査対象線路という）の２つの終端部をなすとともに、該伝送線路が前記接地導体層に直流的に導通した、構造を有するものであり、
分離前の各基板単位に対し、前記検査対象線路の２つの終端部の一方を入力端子として、検査用高周波信号を前記検査対象線路に入力したときの、当該入力端子における応答反射信号に基づいて前記検査対象線路の検査を行うことを特徴とする高周波回路チップ製造用基板の検査方法。 - 前記応答反射信号として、前記入力端子における反射係数（Ｓ１１）を用いる請求項１記載の高周波回路チップ製造用基板の検査方法。
- 前記反射係数（Ｓ１１）の振幅に基づいて前記検査対象線路の検査を行なう請求項２記載の高周波回路チップ製造用基板の検査方法。
- 前記反射係数（Ｓ１１）の位相に基づいて前記検査対象線路の検査を行なう請求項２記載の高周波回路チップ製造用基板の検査方法。
- 前記基板単位の前記検査対象線路の第一終端部が、分離後の基板単位に基づく前記高周波回路チップの基板実装端子部とされ、同じく第二終端部が、当該高周波回路チップ上に実装されるディスクリート部品の部品実装パッドとされ、
該部品実装パッドを前記入力端子として使用する請求項１ないし４のいずれか１項に記載の高周波回路チップ製造用基板の検査方法。 - 前記高周波回路チップ製造用基板は、前記基板単位の同一主表面上に、前記入力端子となるべき部品実装パッドと、前記接地導体層に直流的に導通する接地端子とが形成されたものであり、
前記検査用高周波信号を入力するための測定プローブの接地側端子を、前記基板単位側の接地端子に接続し、同じく前記測定プローブの測定ポート側端子を前記部品実装パッドに接続して、前記検査用高周波信号の入力及び前記応答反射信号の検出を行なう請求項５記載の高周波回路チップ製造用基板の検査方法。 - 前記高周波回路チップ製造用基板は、前記第一終端部をなす前記基板実装端子部が前記基板単位の第一主表面に形成される一方、前記第二終端部をなす前記部品実装パッドが前記基板単位の第二主表面に形成される請求項６記載の高周波回路チップ製造用基板の検査方法。
- 前記高周波回路チップ製造用基板は、前記基板単位の前記第一終端部をなす前記基板実装端子部が、前記分離予定線にて該基板単位に接する別の基板単位の接地端子と、同一主表面側にて一体化されたものである請求項６又は７に記載の高周波回路チップ製造用基板の検査方法。
- 前記高周波回路チップ製造用基板における前記基板単位の配列において、該配列の最外位置を占める基板単位において、前記基板単位の前記第一終端部をなす前記基板実装端子部に対し、これに一体化されるべき前記接地端子を有する前記別の基板単位が存在しない場合、該最外位置を占める基板単位の基板実装端子部を接地して前記反射波形の測定を行なう請求項５ないし８のいずれか１項に記載の高周波回路チップ製造用基板の検査方法。
- 前記検査用高周波信号を、予め定められた周波数範囲を掃引する形で入力することにより、前記応答反射信号の周波数スペクトルを得るとともに、その周波数スペクトルの波形に基づいて前記検査対象線路の検査を行なう請求項１ないし９のいずれか１項に記載の高周波回路チップ製造用基板の検査方法。
- 前記検査の判定は、良品をなす検査対象線路について予め測定した標準周波数スペクトルと、検査対象となる検査対象線路の周波数スペクトル測定結果との比較に基づいて行われる請求項１０記載の高周波回路チップ製造用基板の検査方法。
- 前記応答反射信号の振幅の周波数スペクトル波形に基づいて前記検査対象線路の検査を行なう請求項１０又は１１に記載の高周波回路チップ製造用基板の検査方法。
- 前記高周波回路チップ製造用基板内における前記基板単位の配列位置に応じて、互いに異なる前記標準周波数スペクトルが用意される請求項１２に記載の高周波回路チップ製造用基板の検査方法。
- １つの前記基板単位内において前記検査対象線路が複数設定され、前記標準周波数スペクトルを、それら検査対象線路毎に個別に用意する請求項１２又は１３に記載の高周波回路チップ製造用基板の検査方法。
- 前記応答反射信号の位相の周波数スペクトル波形（以下、位相スペクトルという）に基づいて前記検査対象線路の検査を行なう請求項１０又は１１に記載の高周波回路チップ製造用基板の検査方法。
- 前記応答反射信号の位相スペクトルから、周波数に対して前記位相が一定変化率以上にて一定幅以上に変化する位相変化エッジの情報を抽出し、その位相変化エッジ情報に基づいて前記検査対象線路の検査を行なう請求項１５記載の高周波回路チップ製造用基板の検査方法。
- 前記位相スペクトルは、角度フルスケールを３６０°としたときの等価位相角にて表示したものを用い、前記位相変化エッジとして、周波数増加に対して位相角が前記角度フルスケールを超えて変化するときに、前記角度フルスケール内の等価位相角への変換に対応して生ずる３６０°幅の変化エッジが使用される請求項１６記載の高周波回路チップ製造用基板の検査方法。
- 前記位相スペクトルにおける位相変化エッジの有無、個数、及び位置の少なくともいずれかに基づいて記検査対象線路の検査を行なう請求項１７に記載の高周波回路チップ製造用基板の検査方法。
- １つの前記基板単位内において前記検査対象線路が複数設定され、それら検査対象線路毎に、前記位相変化エッジの有無、個数、及び位置の少なくともいずれかに係る検査判定基準が固有に定められてなる請求項１８記載の高周波回路チップ製造用基板の検査方法。
- 請求項１ないし１９のいずれか１項に記載の検査方法を用いた高周波回路チップ製造用基板の製造方法であって、
前記基板単位を分離前の高周波回路チップ製造用基板において、個々の基板単位に含まれる前記検査対象線路を、前記検査方法により検査する検査工程と、
その検査結果に基づいて前記基板単位を良否選別する選別工程と、
を含むことを特徴とする高周波回路チップ製造用基板の製造方法。 - 前記基板単位を分離前の高周波回路チップ製造用基板において、前記検査結果に基づき不良判定された基板単位にマーキングを施し、その後前記基板単位を分離して、マーキング付与された不良基板単位を除外する請求項２０記載の高周波回路チップ製造用基板の製造方法。
- 請求項１ないし１９のいずれか１項に記載の検査方法に用いる検査装置であって、
検査用高周波信号の発生部と、
分離前の各基板単位に対し、前記検査対象線路の２つの終端部の一方を入力端子として、検査用高周波信号を前記検査対象線路に入力するための測定プローブと、
当該入力端子に生ずる応答反射信号を出力する出力部と、
を含むことを特徴とする高周波回路チップ製造用基板の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002108409A JP3840425B2 (ja) | 2001-10-31 | 2002-04-10 | 高周波回路チップ製造用基板の検査方法及びそれを用いた高周波回路チップの製造方法、高周波回路チップ製造用基板の検査装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001334206 | 2001-10-31 | ||
| JP2001-334206 | 2001-10-31 | ||
| JP2002108409A JP3840425B2 (ja) | 2001-10-31 | 2002-04-10 | 高周波回路チップ製造用基板の検査方法及びそれを用いた高周波回路チップの製造方法、高周波回路チップ製造用基板の検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003203958A JP2003203958A (ja) | 2003-07-18 |
| JP3840425B2 true JP3840425B2 (ja) | 2006-11-01 |
Family
ID=27666712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002108409A Expired - Fee Related JP3840425B2 (ja) | 2001-10-31 | 2002-04-10 | 高周波回路チップ製造用基板の検査方法及びそれを用いた高周波回路チップの製造方法、高周波回路チップ製造用基板の検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3840425B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7129719B2 (en) * | 2004-06-01 | 2006-10-31 | Samsung Techwin Co., Ltd. | Apparatus for detecting defect in circuit pattern and defect detecting system having the same |
| DE102007032278A1 (de) * | 2007-07-11 | 2009-01-15 | Epcos Ag | Panel für Modulsubstrate und Verfahren zum elektrischen Testen unbestückter Modulsubstrate |
| JP5959204B2 (ja) * | 2012-01-12 | 2016-08-02 | 日置電機株式会社 | 実装状態判別装置および実装状態判別方法 |
| JP2019124671A (ja) * | 2018-01-19 | 2019-07-25 | 浜松ホトニクス株式会社 | 検査装置及び検査方法 |
| JP7291089B2 (ja) * | 2020-02-07 | 2023-06-14 | 三菱重工業株式会社 | ケーブルの劣化判定方法及びケーブルの劣化判定装置 |
-
2002
- 2002-04-10 JP JP2002108409A patent/JP3840425B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003203958A (ja) | 2003-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5185342B2 (ja) | 受動素子が内蔵された印刷回路基板の検査方法 | |
| US7656166B2 (en) | Multilayer wiring board and method for testing the same | |
| JP2001244308A (ja) | 高周波信号用のプローブ | |
| US20060044083A1 (en) | Circuit board and method for producing a circuit board | |
| US8912802B2 (en) | Component-embedded circuit substrate and method of inspecting the same | |
| US20070040561A1 (en) | Method and apparatus for measuring high-frequency electrical characteristics of electronic device, and method for calibrating apparatus for measuring high-frequency electrical characteristics | |
| US7659727B2 (en) | Multilayer wiring board and method for testing the same | |
| CN109804256B (zh) | 电磁阻抗测量装置和电磁阻抗校正方法 | |
| JP3840425B2 (ja) | 高周波回路チップ製造用基板の検査方法及びそれを用いた高周波回路チップの製造方法、高周波回路チップ製造用基板の検査装置 | |
| KR20020055909A (ko) | 복수의 패턴층을 갖는 테스트 쿠폰 및 이를 이용한 메모리모듈 기판의 유전율 측정 방법 | |
| CN212008893U (zh) | 一种校准晶圆片 | |
| US7567087B2 (en) | Evaluation board and cable assembly evaluation method | |
| CN105319476B (zh) | 印刷基板检查装置以及检查方法 | |
| KR102078251B1 (ko) | 집적회로 및 집적회로의 시험방법 | |
| KR100930989B1 (ko) | 전기 검사 장치 및 이의 제조 방법 | |
| CN111751710B (zh) | 柔性电路板母板及其检测方法 | |
| JP6855634B1 (ja) | 検査方法および検査システム | |
| JPH09275274A (ja) | 多層集合基板 | |
| CN111175579B (zh) | 3d集成lc滤波器多层基板制造一致性检测装置及系统 | |
| KR20030004474A (ko) | 적층 부품의 캘리브레이션용 소자 및 그의 제조 방법과그를 이용한 고주파 특성 측정 방법 | |
| US8698514B2 (en) | Electrical characteristic measuring substrate | |
| WO2005101036A1 (ja) | 電子部品の高周波電気特性測定方法および装置 | |
| JPH09304455A (ja) | 高周波用基板の特性管理方法 | |
| JP2002299782A (ja) | 回路基板 | |
| US10254312B2 (en) | Transmission line coupler for testing of integrated circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060807 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |