CN111175579B - 3d集成lc滤波器多层基板制造一致性检测装置及系统 - Google Patents
3d集成lc滤波器多层基板制造一致性检测装置及系统 Download PDFInfo
- Publication number
- CN111175579B CN111175579B CN201911388522.2A CN201911388522A CN111175579B CN 111175579 B CN111175579 B CN 111175579B CN 201911388522 A CN201911388522 A CN 201911388522A CN 111175579 B CN111175579 B CN 111175579B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- integrated
- filter
- inductor
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
Abstract
本发明适用于电感一致性检测技术领域,提供了一种3D集成LC滤波器多层基板制造一致性检测装置及系统,包括:电路板上具有预设图案,预设图案的第一区域中包括的电感图案与3D集成LC滤波器中的电感的位置对应;电容C1设置在预设图案的第二区域内,且电容C1的一端与电感图案位置处通过导线连接,电容C1与电感L1连通,电容C1的另一端接地。电感L1和电容C1形成的LC串联谐振陷波电路,通过测量LC串联谐振陷波电路的陷波频率,可以对3D集成LC滤波器多层基板的一致性进行分档,以解决现有技术中实际生成的集成在多层基板中的立体电感加工一致性不能满足3D集成LC滤波器电特性指标一致性的要求的问题。
Description
技术领域
本发明属于电感一致性检测技术领域,尤其涉及一种3D集成LC滤波器多层基板制造一致性检测装置及系统。
背景技术
3D集成LC滤波器包括立体电感和多层片式瓷介电容器(Multi-layer CeramicCapacitors,MLCC),其中,立体电感集成在多层基板中,MLCC采用三维立体布线技术贴装在多层基板表层焊盘中,3D集成LC滤波器彻底解决了传统LC滤波器体积大、装配一致性差以及生产效率低等问题。由于3D集成LC滤波器为免调试设计,贴装在多层基板表层焊盘中的MLCC的容值精度高达±0.03pF,因此,立体电感加工一致性直接影响3D集成LC滤波器的电特性指标一致性,而立体电感的一致性可准确反映3D集成LC滤波器多层基板的加工一致性。
然而,目前的多层基板PCB生产工艺精度较低以及PCB覆铜板的表面平整度不一致等客观因素的制约,导致实际生成的集成在多层基板中的立体电感加工一致性不能满足3D集成LC滤波器电特性指标一致性的要求。
发明内容
有鉴于此,本发明实施例提供了一种3D集成LC滤波器多层基板制造一致性检测装置及系统,以解决现有技术中实际生成的集成在多层基板中的立体电感加工一致性不能满足3D集成LC滤波器电特性指标一致性的要求的问题。
本发明实施例的第一方面提供了一种3D集成LC滤波器多层基板制造一致性检测装置,包括:电路板和电容C1;
所述电路板上具有预设图案,所述预设图案的第一区域中包括的电感图案与3D集成LC滤波器中的电感的位置对应;
所述电容C1设置在所述预设图案的第二区域内,且所述电容C1的一端与所述电感图案位置处通过导线连接,使当所述3D集成LC滤波器中的电感L1位于所述电感图案位置处时,所述电容C1与所述电感L1连通,电容C1的另一端接地。
在一实施例中,还包括电容C2;
所述预设图案的第一区域中包括两个电感图案,分别与所述3D集成LC滤波器中每个立体电感包括的两个电感位置对应;
所述预设图案的第二区域内包括两个电容图案,所述电容C1和所述电容C2分别设置在对应的电容图案上,且所述电容C2的一端与对应的电感图案位置处通过导线连接,使当所述3D集成LC滤波器中的电感L2位于所述对应的电感图案位置处时,所述电容C2与所述电感L2连通,所述电容C2的另一端接地。
在一实施例中,所述电容C1与所述电容C2的容值相同,且所述电容C1与所述电容C2均为多层片式瓷介电容器MLCC。
在一实施例中,还包括:底座;
所述底座设置在所述电路板下端,用于支撑和固定所述电路板。
在一实施例中,所述底座的侧面上设置多个外接SMA接头;
所述多个外接SMA接头分别通过导线连接至对应的电感图案的第一位置,所述电感图案的第一位置为除对应的电感与所述电容C1连接的一端之外的另一端对应的位置。
在一实施例中,所述电路板和所述底座上均设置位置对应的通孔,并通过所述通孔采用螺丝相互固定。
在一实施例中,还包括:压框;
所述压框设置在所述电路板上端、所述预设图案内部,用于固定所述3D集成LC滤波器中的待检测的电感。
在一实施例中,所述压框包括压框上板、压框下板以及四个压框侧板;
所述压框上板、所述压框下板以及所述四个压框侧板设置为一盒体;
所述压框上板上设置一开口和一开窗,所述压框下板上对应位置设置一开口和一开窗;
开口位置用于露出所述第二区域;
开窗位置用于露出所述第一区域。
在一实施例中,所述压框上板和所述压框下板上均设置有与所述电路板中通孔位置对应的压框通孔,并通过所述压框通孔采用螺丝相互固定。
本发明实施例的第二方面提供了一种3D集成LC滤波器多层基板制造一致性检测系统,包括:上述任一实施例所述的3D集成LC滤波器多层基板制造一致性检测装置,还包括网络分析仪;
所述网络分析仪通过电缆连接到所述3D集成LC滤波器多层基板制造一致性检测装置上,用于读取所述3D集成LC滤波器多层基板制造一致性检测装置中电感和对应电容连接构成的谐振陷波电路的陷波频率,并根据所述陷波频率进行一致性分档。
本发明实施例与现有技术相比存在的有益效果是:通过将所述3D集成LC滤波器中的电感L1位于所述电感图案位置处,所述电容C1与所述电感L1连通,电容C1的另一端接地,通过获得电感L1和电容C1形成的LC串联谐振陷波电路的陷波频率,可以对3D集成LC滤波器多层基板的一致性进行分档,针对不同分档的多层基板分别选用与之匹配的多层片式瓷介电容器MLCC进行装配,可大幅提高3D集成LC滤波器的生产效率和幅相一致性指标。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的3D集成LC滤波器多层基板制造一致性检测装置的示意图;
图2是本发明实施例提供的电容C1与电感L1的电路连接示意图;
图3是本发明实施例提供的3D集成LC滤波器多层基板制造一致性检测装置完整装配示意图;
图4(1)是本发明实施例提供的底座上板示意图;
图4(2)是本发明实施例提供的底座下板示意图;
图4(3)是本发明实施例提供的底座侧板示意图;
图4(4)是本发明实施例提供的另一底座侧板示意图;
图5(1)是本发明实施例提供的压框上板示意图;
图5(2)是本发明实施例提供的压框下板示意图;
图5(3)是本发明实施例提供的压框侧板示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本发明实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案,下面通过具体实施例来进行说明。
图1为本发明实施例提供的3D集成LC滤波器多层基板制造一致性检测装置的示意图,详述如下。
一种3D集成LC滤波器多层基板制造一致性检测装置,可以包括:电路板1和电容C1;
所述电路板1上具有预设图案,所述预设图案的第一区域中包括的电感图案与3D集成LC滤波器中的电感的位置对应;
所述电容C1设置在所述预设图案的第二区域内,且所述电容C1的一端与所述电感图案位置处通过导线连接,使当所述3D集成LC滤波器中的电感L1位于所述电感图案位置处时,所述电容C1与所述电感L1连通,电容C1的另一端接地。
如图2所示电容C1与所述3D集成LC滤波器中的电感L1的电路连接示意图。上述3D集成LC滤波器多层基板制造一致性检测装置,通过电感L1和C1形成一个LC串联谐振陷波电路,测量LC串联谐振陷波电路的陷波频率,通过测量获得的陷波频率可以确定其一致性分档,由于立体电感加工一致性直接影响3D集成LC滤波器的电特性指标一致性,而立体电感的一致性可准确反映3D集成LC滤波器多层基板的加工一致性,因此获得陷波频率即可完成3D集成LC滤波器多层基板的一致性分档。
可选的,如图1所示,3D集成LC滤波器多层基板制造一致性检测装置,还可以包括电容C2。
如图1所示,所述预设图案的第一区域中包括两个电感图案,分别与所述3D集成LC滤波器中每个立体电感包括的两个电感位置对应;图1中两个电感图案即L1和L2分别对应的电感图案。需要说明的是,所述3D集成LC滤波器中每个立体电感包括两个位置对应且相互独立的电感。
所述预设图案的第二区域内包括两个电容图案,所述电容C1和所述电容C2分别设置在对应的电容图案上,且所述电容C2的一端与对应的电感图案位置处通过导线连接,使当所述3D集成LC滤波器中的电感L2位于所述对应的电感图案位置处时,所述电容C2与所述电感L2连通,所述电容C2的另一端接地。即电感L1与电容C1、所述电感L2与电容C2分别构成两个独立的LC串联谐振陷波电路,采用本实施例提供的3D集成LC滤波器多层基板制造一致性检测装置可以一次完成两个LC串联谐振陷波电路的陷波频率的测量,效率更高。
可选的,所述电容C1与所述电容C2的容值相同,且所述电容C1与所述电容C2均为多层片式瓷介电容器MLCC。
可选的,如图3所示的3D集成LC滤波器多层基板制造一致性检测装置完整装配示意图,3D集成LC滤波器多层基板制造一致性检测装置还包括:底座2;
所述底座2设置在所述电路板1下端,用于支撑和固定所述电路板1。底座2的长度可以与电路板1的长度相同,底座2的宽度可以大于电路板1的宽度。
所述底座的侧面上设置多个外接SMA接头21;如图3所示,包括4个外接SMA接头21。
所述多个外接SMA接头21分别通过导线连接至对应的电感图案的第一位置,所述电感图案的第一位置为除对应的电感与所述电容C1连接的一端之外的另一端对应的位置。
可选的,电路板1上预设图案包括的左右两端用于连接上下两端的直线,以及直线与电感之间的线段,可以按照上述直线和线段的位置设置连接线,然后外接SMA接头拧紧后直接连接到对应的电感。例如,外接SMA接头设置对应的编号1、2、3和4,则外接SMA接头1或2拧紧后,可以与L1连通,外接SMA接头3或4拧紧后,可以与L2连通。
可选的,所述电路板1和所述底座2上均设置位置对应的通孔,并通过所述通孔采用螺丝相互固定。如图4(1)所示的底座2的底座上板示意图,底座上板与电路板1相接触,底座上板上可以设置多个通孔,与电路板1上设置的多个通孔的位置对应,以便可以通过螺丝固定。如图4(1)所示,底座上板设置6个通孔。
如图4(2)所示的底座2的底座下板示意图,图4(3)为底座2的一底座侧板示意图,例如为底座2的左右端面的示意图,图4(4)为底座2的另一底座侧板的示意图,例如为底座2的前后端面的示意图。其中,图4(4)所示的端面示意图中两个大通孔的位置用于设置外接SMA接头。将图4(1)、图4(2)、图4(3)以及图4(4)按顺序安装,则为一个立体结构的底座,方便测试被测件。
可选的,如图3所示,3D集成LC滤波器多层基板制造一致性检测装置,还包括:压框3;
所述压框3设置在所述电路板1上端、所述预设图案内部,用于固定所述3D集成LC滤波器中的待检测的电感。压框3的长度小于预设图案左右两端直线间的距离,大于预设图案内部两电感之间的距离,压框3的宽度与电路板1的宽度相同。
可选的,所述压框3包括压框上板、压框下板以及四个压框侧板;
所述压框上板、所述压框下板以及所述四个压框侧板设置为一盒体;
所述压框上板上设置一开口和一开窗,所述压框下板上对应位置设置一开口和一开窗,使盒体为一上下端面通过开窗位置相通的立体框。
可选的,开口位置用于露出所述第二区域;开窗32位置用于露出所述第一区域。需要说明的是,其中一个压框侧板设置在开窗位置和开口位置之间。
可选的,所述压框3上设置有与所述电路板1中通孔位置对应的压框通孔,并通过所述压框通孔采用螺丝相互固定。
可选的,如图5(1)所示压框上板示意图,图5(2)所示压框下板示意图,图5(3)所示压框侧板示意图,图5(1)、图5(2)和图5(3)按顺序安装为一个立体的结构的压框,被测件即3D集成LC滤波器中待检测的立体电感置于开窗位置内。
可选的,当对3D集成LC滤波器多层基板制造一致性进行检测时,将待检测的立体电感置于开窗位置内,然后通过电缆连接将网络分析仪连接到3D集成LC滤波器多层基板制造一致性检测装置的外接SMA接头上即可,通过读取网络分析仪的读数即可获得3D集成LC滤波器多层基板制造一致性检测装置中电感和对应电容连接构成的谐振陷波电路的陷波频率,例如,3D集成LC滤波器中立体电感包括电感L1和电感L2,电感L1和电容C1形成一个LC串联谐振陷波电路,陷波频率为f1;电感L2和电容C2形成另一个LC串联谐振陷波电路,陷波频率为f2。通过网络分析仪可同时读取陷波频率f1和f2,将每片多层基板的陷波频率f1和f2进行一致性分档,即可完成3D集成LC滤波器多层基板的一致性分档,针对不同分档的多层基板分别选用与之匹配的多层片式瓷介电容器MLCC进行装配,可大幅提高3D集成LC滤波器的生产效率和幅相一致性指标。
上述3D集成LC滤波器多层基板制造一致性检测装置,通过将所述3D集成LC滤波器中的电感L1位于所述电感图案位置处,所述电容C1与所述电感L1连通,电容C1的另一端接地,通过获得电感L1和电容C1形成的LC串联谐振陷波电路的陷波频率,可以对3D集成LC滤波器多层基板的一致性进行分档,针对不同分档的多层基板分别选用与之匹配的多层片式瓷介电容器MLCC进行装配,可大幅提高3D集成LC滤波器的生产效率和幅相一致性指标。
本实施例还提供一种3D集成LC滤波器多层基板制造一致性检测系统,可以包括:上述任一实施例所述的3D集成LC滤波器多层基板制造一致性检测装置,并且具有上述任一实施例所述的3D集成LC滤波器多层基板制造一致性检测装置具有的所有的有益效果。所述3D集成LC滤波器多层基板制造一致性检测系统还包括网络分析仪;
所述网络分析仪通过电缆连接到所述3D集成LC滤波器多层基板制造一致性检测装置上,用于读取所述3D集成LC滤波器多层基板制造一致性检测装置中电感和对应电容连接构成的谐振陷波电路的陷波频率,并根据所述陷波频率进行一致性分档。
可选的,网络分析仪可以为矢量网络分析仪。
通过根据所述陷波频率对3D集成LC滤波器的电感进行一致性分档,从而可以完成对3D集成LC滤波器多层基板的一致性进行分档,针对不同分档的多层基板分别选用与之匹配的多层片式瓷介电容器MLCC进行装配,可大幅提高3D集成LC滤波器的生产效率和幅相一致性指标。
以上所述实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围,均应包含在本发明的保护范围之内。
Claims (7)
1.一种3D集成LC滤波器多层基板制造一致性检测系统,其特征在于,包括3D集成LC滤波器多层基板制造一致性检测装置、网络分析仪;
所述装置包括:电路板和电容C1;
所述电路板上具有预设图案,所述预设图案的第一区域中包括的电感图案与3D集成LC滤波器中的电感的位置对应;
所述电容C1设置在所述预设图案的第二区域内,且所述电容C1的一端与所述电感图案位置处通过导线连接,使当所述3D集成LC滤波器中的电感L1位于所述电感图案位置处时,所述电容C1与所述电感L1连通,电容C1的另一端接地;
所述装置还包括电容C2;
所述预设图案的第一区域中包括两个电感图案,分别与所述3D集成LC滤波器中每个立体电感包括的两个电感位置对应;
所述预设图案的第二区域内包括两个电容图案,所述电容C1和所述电容C2分别设置在对应的电容图案上,且所述电容C2的一端与对应的电感图案位置处通过导线连接,使当所述3D集成LC滤波器中的电感L2位于所述对应的电感图案位置处时,所述电容C2与所述电感L2连通,所述电容C2的另一端接地;
所述电容C1与所述电容C2的容值相同,且所述电容C1与所述电容C2均为多层片式瓷介电容器MLCC;
所述网络分析仪通过电缆连接到所述3D集成LC滤波器多层基板制造一致性检测装置上,用于读取所述3D集成LC滤波器多层基板制造一致性检测装置中电感和对应电容连接构成的谐振陷波电路的陷波频率,并根据所述陷波频率对3D集成LC滤波器多层基板进行一致性分档,以针对不同分档的多层基板分别选用与之匹配的多层片式瓷介电容器MLCC进行装配。
2.如权利要求1所述的3D集成LC滤波器多层基板制造一致性检测系统,其特征在于,所述装置还包括:底座;
所述底座设置在所述电路板下端,用于支撑和固定所述电路板。
3.如权利要求2所述的3D集成LC滤波器多层基板制造一致性检测系统,其特征在于,所述底座的侧面上设置多个外接SMA接头;
所述多个外接SMA接头分别通过导线连接至对应的电感图案的第一位置,所述电感图案的第一位置为除对应的电感与所述电容C1连接的一端之外的另一端对应的位置。
4.如权利要求3所述的3D集成LC滤波器多层基板制造一致性检测系统,其特征在于,所述电路板和所述底座上均设置位置对应的通孔,并通过所述通孔采用螺丝相互固定。
5.如权利要求1所述的3D集成LC滤波器多层基板制造一致性检测系统,其特征在于,所述装置还包括:压框;
所述压框设置在所述电路板上端、所述预设图案内部,用于固定所述3D集成LC滤波器中的待检测的电感。
6.如权利要求5所述的3D集成LC滤波器多层基板制造一致性检测系统,其特征在于,所述压框包括压框上板、压框下板以及四个压框侧板;
所述压框上板、所述压框下板以及所述四个压框侧板设置为一盒体;
所述压框上板上设置一开口和一开窗,所述压框下板上对应位置设置一开口和一开窗;
开口位置用于露出所述第二区域;
开窗位置用于露出所述第一区域。
7.如权利要求5所述的3D集成LC滤波器多层基板制造一致性检测系统,其特征在于,所述压框上板和所述压框下板上均设置有与所述电路板中通孔位置对应的压框通孔,并通过所述压框通孔采用螺丝相互固定。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911388522.2A CN111175579B (zh) | 2019-12-30 | 2019-12-30 | 3d集成lc滤波器多层基板制造一致性检测装置及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911388522.2A CN111175579B (zh) | 2019-12-30 | 2019-12-30 | 3d集成lc滤波器多层基板制造一致性检测装置及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111175579A CN111175579A (zh) | 2020-05-19 |
CN111175579B true CN111175579B (zh) | 2022-04-01 |
Family
ID=70652265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911388522.2A Active CN111175579B (zh) | 2019-12-30 | 2019-12-30 | 3d集成lc滤波器多层基板制造一致性检测装置及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111175579B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1298226A (zh) * | 1999-11-26 | 2001-06-06 | 株式会社村田制作所 | 多层电感电容复合元件 |
CN201716391U (zh) * | 2010-07-23 | 2011-01-19 | 西安雷迪维护系统设备有限公司 | 基于陷波法的光缆铠装完整性的检测装置 |
CN102621397A (zh) * | 2012-04-13 | 2012-08-01 | 江南大学 | 一种电感测量仪 |
CN104655933A (zh) * | 2013-11-21 | 2015-05-27 | 西安丁子电子信息科技有限公司 | 一种基于lc谐振及相位检测的电感值测量方法及电路 |
JP2019020303A (ja) * | 2017-07-19 | 2019-02-07 | パナソニックIpマネジメント株式会社 | インダクタンスの計測方法、計測システム、及びプログラム |
-
2019
- 2019-12-30 CN CN201911388522.2A patent/CN111175579B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1298226A (zh) * | 1999-11-26 | 2001-06-06 | 株式会社村田制作所 | 多层电感电容复合元件 |
CN201716391U (zh) * | 2010-07-23 | 2011-01-19 | 西安雷迪维护系统设备有限公司 | 基于陷波法的光缆铠装完整性的检测装置 |
CN102621397A (zh) * | 2012-04-13 | 2012-08-01 | 江南大学 | 一种电感测量仪 |
CN104655933A (zh) * | 2013-11-21 | 2015-05-27 | 西安丁子电子信息科技有限公司 | 一种基于lc谐振及相位检测的电感值测量方法及电路 |
JP2019020303A (ja) * | 2017-07-19 | 2019-02-07 | パナソニックIpマネジメント株式会社 | インダクタンスの計測方法、計測システム、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
CN111175579A (zh) | 2020-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10761113B2 (en) | Probe card for a testing apparatus of electronic devices with enhanced filtering properties | |
US7253788B2 (en) | Mixed-signal systems with alternating impedance electromagnetic bandgap (AI-EBG) structures for noise suppression/isolation | |
KR100769537B1 (ko) | 회로기판에 장착된 성분을 테스트하는 장치 및 방법 | |
US11971449B2 (en) | Probe head for a testing apparatus of electronic devices with enhanced filtering properties | |
CN110515492A (zh) | 一种显示模组及其检测方法和显示装置 | |
KR101112621B1 (ko) | 수동소자가 내장된 인쇄회로기판의 이상 유무 판단 방법 | |
CN108735678B (zh) | 一种量子裸芯片立体封装结构及其封装方法 | |
US20170003319A1 (en) | Probe module supporting loopback test | |
Madou et al. | Electrical behavior of decoupling capacitors embedded in multilayered PCBs | |
JP5509362B1 (ja) | 部品内蔵回路基板及びその検査方法 | |
CN113030700B (zh) | 一种晶圆级测试探针卡及晶圆级测试探针卡装配方法 | |
TWM588799U (zh) | 高頻測試裝置及其信號傳輸模組 | |
KR101467383B1 (ko) | 커패시터가 구비된 반도체 검사 장치 | |
KR101852484B1 (ko) | 전자파 임피던스 측정 장치 및 전자파 임피던스 교정 방법 | |
Song et al. | Modeling and analysis of signal integrity of ball grid array packages with failed ground solder balls | |
CN111175579B (zh) | 3d集成lc滤波器多层基板制造一致性检测装置及系统 | |
CN204302417U (zh) | 线性镀膜探针测试治具 | |
JP3296308B2 (ja) | プリント配線板の抵抗測定装置およびそれを用いた抵抗測定方法 | |
EP2930523B1 (en) | Contactless conductive interconnect testing | |
CN207780116U (zh) | 一种阻抗测试仪 | |
TWI461698B (zh) | Probe unit and its making method | |
JP2010044087A (ja) | コンデンサ検査方法及びインダクタ検査方法 | |
JP5505910B2 (ja) | 電気装置の特性の判断 | |
Wan et al. | Design, simulation and measurement techniques for embedded decoupling capacitors in multi-GHz packages/PCBs | |
KR200325089Y1 (ko) | 미세회로기판의 단선검사를 위한 비접촉 센서 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |