KR101467383B1 - 커패시터가 구비된 반도체 검사 장치 - Google Patents

커패시터가 구비된 반도체 검사 장치 Download PDF

Info

Publication number
KR101467383B1
KR101467383B1 KR20140014085A KR20140014085A KR101467383B1 KR 101467383 B1 KR101467383 B1 KR 101467383B1 KR 20140014085 A KR20140014085 A KR 20140014085A KR 20140014085 A KR20140014085 A KR 20140014085A KR 101467383 B1 KR101467383 B1 KR 101467383B1
Authority
KR
South Korea
Prior art keywords
capacitor
guide plate
semiconductor
conductive
inspection
Prior art date
Application number
KR20140014085A
Other languages
English (en)
Inventor
김일
Original Assignee
윌테크놀러지(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌테크놀러지(주) filed Critical 윌테크놀러지(주)
Priority to KR20140014085A priority Critical patent/KR101467383B1/ko
Application granted granted Critical
Publication of KR101467383B1 publication Critical patent/KR101467383B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers

Abstract

본 발명은 커패시터가 구비된 반도체 검사 장치에 관한 것으로서, 보다 상세하게는 커패시터의 전극을 가이드홀에 형성된 도전층을 통해 검사핀 및 검사대상반도체와 전기적으로 연결될 수 있도록 함으로써, 검사대상반도체와 최근접 위치에 커패시터를 형성시켜 커패시터에서 가이드 플레이트에 이르는 도선의 인덕턴스를 감소시키고 고주파 특성을 정상적으로 측정함은 물론 안정적으로 전원을 공급하는 것이 가능한 커패시터가 구비된 반도체 검사 장치에 관한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 커패시터가 구비된 반도체 검사 장치는 일측에 적어도 하나 이상의 가이드홀이 형성되는 가이드 플레이트; 상기 가이드홀의 내면 일측에 형성되는 도전층; 상기 가이드홀에 삽입설치되고, 외면 일측이 상기 도전층의 일측에 접촉되며, 하단부가 검사대상반도체에 전기적으로 접촉되는 다수의 검사핀; 및 상기 가이드 플레이트의 표면 일측에 형성되되, 일측이 상기 도전층의 일측에 전기적으로 연결되는 적어도 하나 이상의 도전성 트레이스; 상기 가이드 플레이트, 공간변환기, 메인기판 중 어느 한 곳의 일측 표면에 설치되어 전원전극이 상기 검사핀 중 전원검사핀과 전기적으로 연결되는 커패시터;를 포함하되, 상기 도전성 트레이스는 상호 동일한 신호를 전달하는 검사핀과 접촉하는 도전층간을 전기적으로 연결하도록 형성되며, 일부는 연장되어 상기 커패시터의 각 전극과 상기 검사핀 중 일부 검사핀을 전기적으로 연결하도록 형성되는 것을 특징으로 한다.

Description

커패시터가 구비된 반도체 검사 장치 {Device For Testing Semiconductor Connecting Capacitor}
본 발명은 커패시터가 구비된 반도체 검사 장치에 관한 것으로서, 보다 상세하게는 커패시터의 전극을 가이드홀에 형성된 도전층을 통해 검사핀 및 검사대상반도체와 전기적으로 연결될 수 있도록 함으로써, 검사대상반도체와 최근접 위치에 커패시터를 형성시켜 커패시터에서 가이드 플레이트에 이르는 도선의 인덕턴스를 감소시키고 고주파 특성을 정상적으로 측정함은 물론 안정적으로 전원을 공급하는 것이 가능한 커패시터가 구비된 반도체 검사 장치에 관한 것이다.
반도체 검사 공정은 크게 웨이퍼 레벨에서 제작된 칩의 전기적 특성을 검사하는 이디에스(Electrical Die Sorting:EDS)공정인 전공정 검사와 패키지 레벨로 제작된 반도체 IC를 검사하는 후공정 검사로 나눌 수 있다. 이 때, 전공정 검사는 웨이퍼를 구성하고 있는 칩들 중에서 불량칩을 판별하기 위해 수행하는 것으로 웨이퍼를 구성하는 칩들에 전기적 신호를 인가시켜 인가된 전기적 신호로부터 체크되는 신호에 의해서 불량을 판단하는 프로브 카드라는 반도체 검사장치가 사용되는데, 프로브 카드는 웨이퍼의 단자와 대응되는 위치에 다수 개의 검사핀(프로브 검사핀)이 형성된 구조를 갖는다.
도 1은 종래의 반도체 검사장치의 일례로서 전공정 검사장비인 프로브 카드의 단면도를 나타낸 도면이다. 도시된 바와 같이 종래의 프로브 카드(100)는 저면에 검사대상반도체에 전기적으로 접촉되는 다수의 검사핀(111)이 설치되는 가이드플레이트(110)와, 가이드플레이트(110)의 상방에 가이드플레이트(110)와 이격되게 설치되는 메인기판(120)과, 가이드플레이트(110)와 메인기판(120) 간에 설치되어 협피치를 갖는 가이드플레이트(110)의 전극 패턴과 광피치를 갖는 메인기판(120) 간을 공간적으로 정합시키는 공간변환기(130)를 포함하여 구성된다. 이러한 종래의 프로브 카드(100)는 검사대상반도체에 검사핀(111)을 접촉시키면 검사대상반도체로부터 검사핀(111)으로 전기적 신호가 전달되고, 검사핀(111)으로 전달된 전기적 신호는 메인기판(120)을 통해 도시되어 있지 않은 테스터 장치로 전달된다. 검사대상반도체로 신호가 전달되는 개략적인 구성은 도 2에 도시된 바와 같다.
한편 프로브 카드 등의 반도체 검사 장치에서는 검사핀을 통해 검사대상반도체로 인가되는 전기 신호에 포함된 노이즈나 왜곡된 신호들을 억압하거나, 검사대상반도체에 입력 전원이 부족한 경우에 부족한 전원을 공급하기 위해 커패시터(capacitor/축전기)를 사용할 수 있다. 특히 프로브 카드는 메인기판에서 검사핀까지 연결되는 라인의 길이가 있으며, 검사핀 자체도 긴 형태를 가지기 때문에 인덕턴스(inductance)가 필연적으로 발생하여 고주파에서의 검사가 제대로 이루어지지 않을 가능성이 있어 커패시터의 사용이 필요하다. 그런데 기존의 버티컬 프로브 카드에서는 공간 변환기에 커패시터를 설치하는 것이 검사 반도체에 가장 근접하게 커패시터를 설치하는 방법이었다. 기존의 방법으로 커패시터를 검사핀에 가장 근접한 공간변환기에 설치하여 연결할 경우, 검사핀 자체에서 발생하는 인덕턴스로 인해 고주파 특성을 측정하는 데 한계가 있고, 공간변환기는 공간적 제약이 심하므로 커패시터에서 검사핀으로 연결되는 도선의 두께를 늘리는 것도 불가능한 문제점이 있다.
한국등록특허 제748393호
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 커패시터의 전극을 가이드홀에 형성된 도전층을 통해 검사핀 및 검사대상반도체와 전기적으로 연결될 수 있도록 함으로써, 검사대상반도체와 최근접 위치에 커패시터를 형성시켜 커패시터에서 가이드 플레이트에 이르는 도선의 인덕턴스를 감소시키고 고주파 특성을 정상적으로 측정함은 물론 안정적으로 전원을 공급하는 것이 가능한 커패시터가 구비된 반도체 검사 장치를 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 커패시터가 구비된 반도체 검사 장치는 일측에 적어도 하나 이상의 가이드홀이 형성되는 가이드 플레이트; 상기 가이드홀의 내면 일측에 형성되는 도전층; 상기 가이드홀에 삽입설치되고, 외면 일측이 상기 도전층의 일측에 접촉되며, 하단부가 검사대상반도체에 전기적으로 접촉되는 다수의 검사핀; 및 상기 가이드 플레이트의 표면 일측에 형성되되, 일측이 상기 도전층의 일측에 전기적으로 연결되는 적어도 하나 이상의 도전성 트레이스; 상기 가이드 플레이트, 공간변환기, 메인기판 중 어느 한 곳의 일측 표면에 설치되어 전원전극이 상기 검사핀 중 전원검사핀과 전기적으로 연결되는 커패시터;를 포함하되, 상기 도전성 트레이스는 상호 동일한 신호를 전달하는 검사핀과 접촉하는 도전층간을 전기적으로 연결하도록 형성되며, 일부는 연장되어 상기 커패시터의 각 전극과 상기 검사핀 중 일부 검사핀을 전기적으로 연결하도록 형성되는 것을 특징으로 한다.
이 때, 상기 커패시터는 가이드 플레이트 일측 표면에 형성된 전극에 유전체 박막을 증착한 후 상부에 다시 전극을 형성한 박막 커패시터 혹은 가이드 플레이트 일측 표면에 형성된 전극에 솔더링한 칩 커패시터일 수 있으며, 상기 커패시터는 2개 이상의 커패시터가 상기 도전성 트레이스를 통해 상기 검사핀 중 일부 검사핀과 병렬로 연결되는 것이 바람직하다.
한편 상기 커패시터가 상기 공간변환기 혹은 상기 메인기판의 일측 표면에 설치될 때에는, 전원전극이 상기 도전층, 상기 도전성 트레이스 및 전도성 물질을 통해 상기 검사핀 중 전원검사핀과 전기적으로 연결되는 것이 특징이다.
상기와 같은 본 발명에 따르면, 커패시터의 전극을 가이드홀에 형성된 도전층을 통해 검사핀 및 검사대상반도체와 전기적으로 연결될 수 있도록 함으로써, 검사대상반도체와 최근접 위치에 커패시터를 형성시켜 커패시터에서 가이드 플레이트에 이르는 도선의 인덕턴스를 감소시키고 고주파 특성을 정상적으로 측정하는 것이 가능한 효과가 있다. 그리고 검사핀을 통해 검사대상반도체로 입력되는 저주파 신호 혹은 고주파 신호에 포함된 노이즈나 왜곡된 신호를 커패시터를 통해 효과적으로 억압하여 검사대상반도체로 정상적인 전기 신호만을 입력할 수 있는 효과가 있다. 또한 검사대상반도체로 입력되는 전원이 부족한 경우 커패시터에서 부족한 전원을 대신 공급해줄 수 있기 때문에 입력 전원의 부족으로 인해 정상적인 검사대상반도체가 불량으로 판정받는 것을 방지하여 반도체 검사 장치의 검사 신뢰성을 향상시킬 수 있다.
도1은 종래의 반도체 검사장치의 일례로서 전공정 검사장비인 프로브 카드의 단면도를 나타낸 도면이다.
도 2는 종래의 반도체 검사 장치에서 각 신호가 검사핀을 통해 검사대상반도체로 전달되는 개략적인 구성도이다.
도 3은 본 발명에 따른 반도체 검사 장치에서 커패시터가 연결된 개략적인 구성도이다.
도 4는 본 발명의 일 실시예에 따라 가이드 플레이트 일측에 박막 커패시터가 설치된 상태를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따라 가이드 플레이트 일측에 박막 커패시터가 설치된 상태를 도시한 가이드 플레이트의 표면도이다.
도 6은 본 발명의 다른 실시예에 따라 가이드 플레이트 일측에 칩 커패시터가 설치된 상태를 도시한 도면이다.
도 7은 본 발명의 다른 실시예에 따라 가이드 플레이트 일측에 칩 커패시터가 설치된 상태를 도시한 가이드 플레이트의 표면도이다.
도 8은 본 발명의 또 다른 실시예에 따라 메인기판 일측에 커패시터가 설치되어 가이드 플레이트와 전기적으로 연결된 상태를 도시한 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명한다. 도면들 중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호로 나타내고 있음을 유의해야 한다. 한편, 이에 앞서 본 명세서 및 특허청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 이하의 설명에서는 설명을 간단하게 하기 위하여 프로브 카드를 반도체 검사 장치라는 용어를 사용하여 설명될 것이나 본 발명은 프로브 카드에 국한되지 않고 복수 개의 검사핀을 갖는 모든 반도체 검사 장치에 적용가능하며 이 또한 본 발명의 기술적 사상에 포함되는 것이 당연함을 밝혀둔다.
도 3은 본 발명에 따른 반도체 검사 장치에서 커패시터가 연결된 개략적인 구성도, 도 4는 본 발명의 일 실시예에 따라 가이드 플레이트 일측에 박막 커패시터가 설치된 상태를 도시한 도면, 도 5는 본 발명의 일 실시예에 따라 가이드 플레이트 일측에 박막 커패시터가 설치된 상태를 도시한 가이드 플레이트의 표면도, 도 6은 본 발명의 다른 실시예에 따라 가이드 플레이트 일측에 칩 커패시터가 설치된 상태를 도시한 도면, 도 7은 본 발명의 다른 실시예에 따라 가이드 플레이트 일측에 칩 커패시터가 설치된 상태를 도시한 가이드 플레이트의 표면도이다.
도 3 내지 도 7을 참조하면, 본 발명의 일 실시예에 따른 반도체 검사 장치(1)는 가이드 플레이트(10), 도전층(20), 검사핀(30), 도전성 트레이스(40) 및 커패시터(50)를 포함하여 구성된다.
가이드 플레이트(10)는 원판 혹은 사각판 형태로 형성되어 다수의 검사핀(30)이 각각 통과할 수 있도록 일측에 적어도 하나 이상의 가이드홀이 구비된다. 도 4 및 도 6에 도시된 일 실시예에서 가이드 플레이트(10)는 일측에 복수개의 제1 가이드홀(11b)이 형성된 상부플레이트(11)와, 상부플레이트(11)의 하부에 결합되고 일측에 복수개의 제2 가이드홀(12b)이 형성된 하부플레이트(12) 및 상부플레이트(11)와 하부플레이트(12)에 결합되는 체결부재(13)를 포함하며, 후술하는 검사핀(30)을 지지함과 아울러 도전성 트레이스(40)의 형성영역을 제공하는 역할을 한다.
상부플레이트(11)는 저면 일측에 제1 수용홈(11a)이 형성되며, 일측에 복수개의 제1 가이드홀(11b)이 구비된다. 그리고 하부플레이트(12)는 상부플레이트(11)와 대응되는 형상으로 형성되고, 제1 수용홈(11a)과 대응되는 일측에 제2 수용홈(12a)이 형성되며, 일측에 복수개의 제2 가이드홀(12b)이 구비된다. 이와 같은 상부플레이트(11) 및 하부플레이트(12)는 외표면과, 제1 수용홈(11a) 및 제2 수용홈(12a)에 의해 형성된 내표면을 통해 후술하는 도전성 트레이스(40)의 형성영역을 제공함과 아울러 가이드홀을 통해 검사핀(30)을 지지하는 역할을 한다. 물론 가이드 플레이트(10)가 상부플레이트(11)와 하부플레이트(12)로 구성되는 것으로 도시되어 있으나, 가이드 플레이트(10)가 테스트 소켓의 소켓 하우징과 같이 한 몸체로 형성될 수도 있다.
도전층(20)은 상부플레이트(11)에 형성된 제1 가이드홀(11b)의 내면 일측 또는 하부플레이트(12)에 형성된 제2 가이드홀(12b)의 내면 일측에 도전성 물질이 코팅되어 형성되는 것으로서, 후술하는 검사핀(30)과 도전성 트레이스(40)가 상호 전기적으로 연결될 수 있도록 하는 역할을 한다.
검사핀(30)은 대략 막대형상으로 형성되고, 제1 가이드홀(11b) 및 제2 가이드홀(12b)에 삽입되어 배치되고, 일측이 도전층(20)의 일측에 전기적으로 접촉되어 도전층(20)을 통해 후술하는 도전성 트레이스(40)와 전기적으로 연결된다. 한편, 본 실시예에서는 검사핀(30)으로 코브라 프로브가 도시되어 있으나, 본 발명의 검사핀(30)은 반드시 코브라 프로브로 한정되는 것은 아니며, 포고검사핀(30), 와이어 프로브등과 같은 다양한 프로브가 사용될 수 있음은 물론이다.
도전성 트레이스(40)는 도전성 물질을 이용하여 가이드 플레이트(10)의 표면, 즉 상부플레이트(11)의 내표면 및 외표면, 하부플레이트(12)의 내표면 및 외표면 중 적어도 하나의 일측에 박막형상으로 형성되고, 일측이 도전층(20)의 일측에 연결되는데, 이와 같은 도전성 트레이스(40)는 타측이 어디에 연결되느냐에 따라 다양한 기능을 수행할 수 있다. 도전성 트레이스(40)는 동일한 신호를 전달하는 검사핀(30)이 접촉하는 복수개의 도전층(20)을 상호 연결함으로써 전기적인 연결을 가능하게 한다. 예를 들어 검사핀(30) 중에서 전원검사핀(P) 혹은 접지검사핀(G)이 접촉되어 있는 도전층(20) 간을 도전성 트레이스(40)를 통해 연결할 수 있는 것이다. 이는 연결패턴에 따라 2개 또는 수십, 수천개의 동일한 신호의 검사핀(30)들이 상호 연결될 수 있다.
커패시티는 1nF~1000μF 용량으로 가이드 플레이트(10)의 일측에 설치되어, 전원전극이 검사핀(30) 중 전원검사핀(P)과, 접지전극은 검사핀(30) 중 접지검사핀(G)과 전기적으로 연결되도록 형성된다. 물론 별도의 극성이 없는 커패시터의 경우에는 두 개의 전극이 각각 전원검사핀(P)과 접지검사핀(G)에 전기적으로 연결되도록 형성된다. 도전성 트레이스(40)는 도4 및 도 6에서 보는 바와 같이 일측이 복수 개의 도전층(20) 중 적어도 어느 하나의 도전층(20)의 일측으로부터 가이드 플레이트(10)의 표면 중 검사핀(30)이 밀집설치되는 검사영역을 제외한 외부영역으로 연장형성될 수 있는데, 이렇게 연장된 도전성 트레이스(40)를 통해 커패시터(50)의 양 전극과 상기 검사핀(30) 중 일부가 전기적으로 연결되도록 형성된다.
즉, 도전성 트레이스(40)는 검사영역 내에 밀집설치된 검사핀(30)과 공간변환기와의 접촉위치를 검사영역 외부로 연장함으로써 검사핀(30)과 커패시터(50)가 직접적으로 연결이 가능하게 함과 동시에 검사핀(30)이 밀집설치된 구역을 벗어나 보다 안정적인 접촉을 유지할 수 있도록 하는 역할을 한다. 도 4에서는 가이드 플레이트(10)의 하부플레이트(12) 저면 일측에 형성된 전극에 유전체 박막을 증착한 후 상부에 다시 전극을 형성한 박막 커패시터(50)가 설치되어 있고, 도 6에서는 가이드 플레이트(10) 내부에 수용 공간이 있어 하부플레이트(12) 상면 일측에 형성된 전극에 칩 커패시터(50)가 솔더링 방식으로 설치된 상태가 나타나 있다.
이렇게 커패시터(50)의 양 전극을 가이드홀에 형성된 도전층(20) 및 도전성 트레이스(40)을 통해 검사핀(30) 및 검사대상반도체와 전기적으로 직접 연결될 수 있도록 함으로써, 검사대상반도체와 최근접 위치에 커패시터를 형성시켜 커패시터에서 가이드 플레이트(10)에 이르는 도선의 인덕턴스를 감소시키고 고주파 특성을 정상적으로 측정하는 것이 가능한 효과가 있다. 도 3을 살펴보면, 커패시터(50)가 직접 가이드 플레이트(10)에서 검사핀(30)과 연결되는 형태이기 때문에 검사핀(30)에서 발생하는 인덕턴스의 영향이 최소화되는 구조임을 알 수 있다. 또한 주파수 구역별 특성을 고려해서 소용량의 커패시터(50)를 2개 이상 구비하거나 서로 용량이 다른 커패시터들을 조합하여 상기 도전성 트레이스(40)를 통해 검사핀(30)과 병렬로 연결되도록 설치하는 것이 바람직하다.
도 8은 본 발명의 또 다른 실시예에 따라 메인기판 일측에 커패시터가 설치되어 가이드 플레이트와 전기적으로 연결된 상태를 도시한 도면이다.
도 8을 참조하면, 나머지 구조는 전술한 구조와 동일하나 커패시터(50)의 위치가 가이드 플레이트(10) 일측이 아닌 메인기판 혹은 공간변환기 일측에 설치되는 것이 가능함을 알 수 있다. 다만 메인기판에서 검사핀(30)까지 연결되는 라인의 길이와 검사핀(30) 자체의 긴 형태에서 야기되는 인덕턴스의 영향을 받지 않도록, 따로 구비된 전도성 물질(51)을 통해 검사핀(30)과 연결되는 것이 기존의 메인기판이나 공간변환기에 설치되는 커패시터(50) 구조와 다른 점이다. 가이드 플레이트(10)의 검사핀(30) 중 전원검사핀(P) 및 접지검사핀(G)이 가이드홀의 도전층(20)과 이에 연결된 도전성 트레이스(40)를 통해 가이드 플레이트(10) 일측으로 라인이 연장되고, 이 연장된 부분과 커패시터(50)의 단자를 전도성 물질(51)을 통해 전기적으로 연결하는 것이다.
이러한 경우, 공간변환기 등에 단순히 커패시터(50)가 부착되어 있을 시에는 공간제약이 심한 공간변환기의 구조적 특성상 커패시터(50)에서 검사핀(30)에 연결되는 도선의 두께를 늘리는 것이 불가능했으나, 본 발명의 실시예에서는 별도의 낮은 저항과 인덕턴스를 가지는 도선을 가지고 직접 검사핀(30)과 커패시터(50)를 연결하는 것이 가능한 것이다. 이 때에도 가이드 플레이트(10) 일측에 형성된 도전성 트레이스(40)는 패턴화되어 전기적으로 독립된 부분이 2곳 이상 존재하도록 구비하는 것이 바람직하다.
한편, 본 발명의 일 실시예에서는 동일한 신호를 전달하는 검사핀(30)에 접촉하는 복수개의 도전층(20)과 이를 연결하는 도전성 트레이스(40)를 하나의 그룹으로 설정한 후 각 그룹을 각각 상부플레이트(11)의 상면과, 저면에 형성함으로써 협소한 검사영역 내에서 동일한 신호를 전달하는 검사핀(30)을 용이하게 연결할 수 있다.
일예로, 접지검사핀(G)에 접촉하는 복수개의 도전층(20)과 이를 연결하는 도전성 트레이스(40)를 상부플레이트(11)의 상면에 형성하고, 신호검사핀(S)에 접촉하는 복수개의 도전층(20)과 이를 연결하는 도전성 트레이스(40)를 상부플레이트(11)의 저면에 형성하여 동일한 신호를 전달하는 복수개의 검사핀(30)을 다른 신호를 전달하는 검사핀(30)에 간섭되지 않고, 용이하게 연결할 수 있다. 물론 각 그룹이 상부플레이트(11)의 상면과 저면에만 형성되는 것이 아니고, 그룹의 갯수에 따라 상부플레이트(11)의 상면과 저면, 하부플레이트(12)의 상면과 저면을 모두 이용할 수 있다. 그리고 가이드 플레이트(10)의 한쪽 면 위에서도 서로 전기적으로 독립되는 복수개의 도전성 트레이스(40)를 설치하여 서로 독립적인 회로를 구성할 수도 있다.
비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되어 졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허등록청구의 범위는 본 발명의 요지에서 속하는 이러한 수정이나 변형을 포함할 것이다.
1 : 반도체 검사 장치 10 : 가이드 플레이트
11 : 상부플레이트 11a : 제1 수용홈
11b : 제1 가이드홀 12 : 하부플레이트
12a : 제2 수용홈 12b : 제2 가이드홀
13 : 체결부재 20 : 도전층
30 : 검사핀 40 : 도전성 트레이스
50 : 커패시터 51 : 전도성 물질

Claims (5)

  1. 일측에 적어도 하나 이상의 가이드홀이 형성되는 가이드 플레이트;
    상기 가이드홀의 내면 일측에 형성되는 도전층;
    상기 가이드홀에 삽입설치되고, 외면 일측이 상기 도전층의 일측에 접촉되며, 하단부가 검사대상반도체에 전기적으로 접촉되는 다수의 검사핀; 및
    상기 가이드 플레이트의 표면 일측에 형성되고, 동일한 신호를 전달하는 다수의 검사핀과 접촉하는 상기 도전층 간을 전기적으로 연결하여, 상기 동일한 신호를 전달하는 다수의 검사핀을 그룹화하는 적어도 하나 이상의 도전성 트레이스;
    상기 가이드 플레이트, 공간변환기, 메인기판 중 어느 한 곳의 일측 표면에 설치되며, 상기 도전성 트레이스의 일부가 연장되어 상기 검사핀 중 일부 검사핀과 각 전극이 전기적으로 연결되는 커패시터;를 포함하되,
    상기 커패시터의 전원전극은 상기 검사핀 중 그룹화된 전원검사핀과 전기적으로 연결되고, 상기 커패시터의 접지전극은 상기 검사핀 중 그룹화된 접지검사핀과 전기적으로 연결되는 것을 특징으로 하는 커패시터가 구비된 반도체 검사 장치.
  2. 제 1항에 있어서,
    상기 커패시터는 가이드 플레이트 일측 표면에 형성된 전극에 유전체 박막을 증착한 후 상부에 다시 전극을 형성한 박막 커패시터인 것을 특징으로 하는 커패시터가 구비된 반도체 검사 장치.
  3. 제 1항에 있어서,
    상기 커패시터는 가이드 플레이트 일측 표면에 형성된 전극에 솔더링한 칩 커패시터인 것을 특징으로 하는 커패시터가 구비된 반도체 검사 장치.
  4. 제 1항에 있어서,
    상기 커패시터는 2개 이상의 커패시터가 상기 도전성 트레이스를 통해 상기 검사핀 중 일부 검사핀과 병렬로 연결되는 것을 특징으로 하는 커패시터가 구비된 반도체 검사 장치.
  5. 제 1항이 있어서,
    상기 커패시터가 상기 공간변환기 혹은 상기 메인기판의 일측 표면에 설치될 때에는,
    전원전극이 상기 도전층, 상기 도전성 트레이스 및 전도성 물질을 통해 상기 검사핀 중 전원검사핀과 전기적으로 연결되는 것을 특징으로 하는 커패시터가 구비된 반도체 검사 장치.
KR20140014085A 2014-02-07 2014-02-07 커패시터가 구비된 반도체 검사 장치 KR101467383B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20140014085A KR101467383B1 (ko) 2014-02-07 2014-02-07 커패시터가 구비된 반도체 검사 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20140014085A KR101467383B1 (ko) 2014-02-07 2014-02-07 커패시터가 구비된 반도체 검사 장치

Publications (1)

Publication Number Publication Date
KR101467383B1 true KR101467383B1 (ko) 2014-12-02

Family

ID=52677094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140014085A KR101467383B1 (ko) 2014-02-07 2014-02-07 커패시터가 구비된 반도체 검사 장치

Country Status (1)

Country Link
KR (1) KR101467383B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160041761A (ko) * 2014-10-08 2016-04-18 가부시키가이샤 니혼 마이크로닉스 프로브 카드
WO2019079595A1 (en) 2017-10-20 2019-04-25 Formfactor, Inc. DIRECT METALLIC GUIDE PLATE
KR20200023149A (ko) * 2018-08-24 2020-03-04 주식회사 에스디에이 레이저를 이용하여 제조된 고주파특성 반도체 검사장치 및 이의 제조방법
TWI708061B (zh) * 2017-02-24 2020-10-21 義大利商探針科技公司 具有增進頻率性質之測試頭
TWI713807B (zh) * 2016-12-16 2020-12-21 義大利商探針科技公司 具有增進的頻率性質的測試頭

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255817A1 (en) 2002-07-23 2006-11-16 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
KR100748393B1 (ko) * 2007-02-27 2007-08-10 주식회사 파이컴 기판 구조물 및 이를 갖는 프로브 카드
KR20070100741A (ko) * 2004-12-15 2007-10-11 에어 테스트 시스템즈 집적회로를 테스트 및 번인하기 위한 시스템
KR20070117974A (ko) * 2006-06-10 2007-12-13 김상훈 마이크로 프로브 제조

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255817A1 (en) 2002-07-23 2006-11-16 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
KR20070100741A (ko) * 2004-12-15 2007-10-11 에어 테스트 시스템즈 집적회로를 테스트 및 번인하기 위한 시스템
KR20070117974A (ko) * 2006-06-10 2007-12-13 김상훈 마이크로 프로브 제조
KR100748393B1 (ko) * 2007-02-27 2007-08-10 주식회사 파이컴 기판 구조물 및 이를 갖는 프로브 카드

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160041761A (ko) * 2014-10-08 2016-04-18 가부시키가이샤 니혼 마이크로닉스 프로브 카드
KR101711751B1 (ko) 2014-10-08 2017-03-02 가부시키가이샤 니혼 마이크로닉스 프로브 카드
TWI713807B (zh) * 2016-12-16 2020-12-21 義大利商探針科技公司 具有增進的頻率性質的測試頭
US11808788B2 (en) 2016-12-16 2023-11-07 Technoprobe S.P.A. Testing head having improved frequency properties
US11921133B2 (en) 2016-12-16 2024-03-05 Technoprobe S.P.A. Testing head having improved frequency properties
TWI708061B (zh) * 2017-02-24 2020-10-21 義大利商探針科技公司 具有增進頻率性質之測試頭
US11828774B2 (en) 2017-02-24 2023-11-28 Technoprobe S.P.A. Testing head with improved frequency property
WO2019079595A1 (en) 2017-10-20 2019-04-25 Formfactor, Inc. DIRECT METALLIC GUIDE PLATE
EP3698152A4 (en) * 2017-10-20 2021-07-14 FormFactor, Inc. DIRECT METALLIC GUIDE PLATE
US11460485B2 (en) 2017-10-20 2022-10-04 Formfactor, Inc. Direct metalized guide plate
KR20200023149A (ko) * 2018-08-24 2020-03-04 주식회사 에스디에이 레이저를 이용하여 제조된 고주파특성 반도체 검사장치 및 이의 제조방법
KR102139284B1 (ko) * 2018-08-24 2020-07-30 주식회사 에스디에이 레이저를 이용하여 제조된 고주파특성 반도체 검사장치 및 이의 제조방법

Similar Documents

Publication Publication Date Title
KR101384714B1 (ko) 반도체 검사장치
KR101467383B1 (ko) 커패시터가 구비된 반도체 검사 장치
JP6395936B2 (ja) テストソケット
KR101421051B1 (ko) 반도체 검사장치
US7307427B2 (en) Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards
US8907694B2 (en) Wiring board for testing loaded printed circuit board
US20170003319A1 (en) Probe module supporting loopback test
JP2011142202A (ja) 電気部品内蔵基板の電気部品接続検査方法および電気部品内蔵基板
JP5374079B2 (ja) 検査用接触構造体
US9442134B2 (en) Signal path switch and probe card having the signal path switch
KR20090082783A (ko) Ｅｄｓ 공정용 프로브 카드 어셈블리
JP2023507917A (ja) 自動テスト機器用のプローブカード内の同軸ビア配置
KR101039049B1 (ko) 비접촉 검사방식을 적용한 단선 및 단락 검출용 칩 스케일 패키지 기판 및 그 검사장치
KR20120005941A (ko) 회로 기판 검사용 프로브 유닛 및 회로 기판 검사 장치
KR101421048B1 (ko) 능동소자 칩이 탑재된 반도체 검사 장치
US11333683B2 (en) Transposed via arrangement in probe card for automated test equipment
EP2930523B1 (en) Contactless conductive interconnect testing
KR101467381B1 (ko) 반도체 검사장치
JP2023507915A (ja) 自動検査装置のプローブカードアセンブリ
US9535108B2 (en) Inspection apparatus and inspection method
US11971449B2 (en) Probe head for a testing apparatus of electronic devices with enhanced filtering properties
JP2008205282A (ja) プローブカード
KR101434962B1 (ko) 분기기판을 포함하는 프로브 카드
KR101358788B1 (ko) 고밀도 프로브 카드 및 그 제조방법
KR20130141245A (ko) 기판 검사용 핀

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181113

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 6