JP2023507917A - 自動テスト機器用のプローブカード内の同軸ビア配置 - Google Patents

Abstract

自動テスト機器（ａｕｔｏｍａｔｅｄ ｔｅｓｔ ｅｑｕｉｐｍｅｎｔ、ＡＴＥ）のプローブカードが開示される。プローブカードは、回路基板上のパッドがプローブピンによって接触され、回路基板内の垂直ビアが様々な導電性要素を相互接続する垂直型プローブカードアセンブリの一部であり得る。本明細書で開示されるのは、隣接する信号ビア間のクロストークを低減するために信号ビアに電磁シールドを提供する、信号ビアの周りの同軸配置の接地ビアを有するプローブカードである。

Description

関連出願の相互参照
本出願は、２０１９年１２月２４日に出願された「ＣＯＡＸＩＡＬ ＶＩＡ ＡＲＲＡＮＧＥＭＥＮＴ ＩＮ ＰＲＯＢＥ ＣＡＲＤ ＦＯＲ ＡＵＴＯＭＡＴＥＤ ＴＥＳＴ ＥＱＵＩＰＭＥＮＴ」と題する米国特許出願第１６／７２６，６６５号に対する米国特許法第１２０条の下での優先権及びその継続としての利益を主張するものであり、参照によりその全体が本明細書に組み込まれる。

半導体デバイス、回路、プリント回路基板（ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ、ＰＣＢ）アセンブリなどの電子コンポーネントは、自動テスト機器（ａｕｔｏｍａｔｅｄ ｔｅｓｔ ｅｑｕｉｐｍｅｎｔ、ＡＴＥ）などのテストシステムを使用して、製造中及び製造後に頻繁にテストされる。これらのテストを実行するために、ＡＴＥには、特定のテスト対象デバイス（ｄｅｖｉｃｅ－ｕｎｄｅｒ－ｔｅｓｔ、ＤＵＴ）で様々な動作条件をテストできるように、テスト信号を生成又は測定する器具が含まれ得る。器具は、例えば、半導体デバイスに印加されるデジタル又はアナログ信号のパターンを生成することができ、応答としての半導体デバイスからのデジタル又はアナログ信号を測定することができる。

いくつかの場合には、半導体デバイスはウェハレベルでテストされる。ウェハレベルでのテストには、デバイスを半導体ダイとしてダイシングしてパッケージ化する前に、デバイスを品質保証済みダイ（ｋｎｏｗｎ ｇｏｏｄ ｄｉｅ）としてテスト及び検証することを含む、いくつかの利点がある。ウェハには多くのデバイスを含めることができ、別のウェハをリロードする必要なしに、互いに近接した多数のデバイスのテストが可能になり、これにより、テスト時間を短縮して、製造スループットを増加させることができる。

各テスト対象デバイスには、パッド又はバンプなどの露出した接続構造が含まれており、これは、ウェハ上のＤＵＴに対してテスト信号を印加又は測定できるテストポイントとして機能し得る。ＡＴＥは、複数のプローブピンのアレイを含むプローブカードアセンブリを使用してデバイスとインタフェース接続する。各プローブピンの自由端には小さなプローブ針があり、これを使用してＤＵＴのテストポイントに電気的に接触し、プローブピンの反対側の端は、プリント回路基板のパッドに電気的に接続されて、プリント回路基板は、テスターの一部であってもよく、又は、代わりにテスターに電気的に接続されているプローブカードアセンブリの一部であってもよい。プローブカードアセンブリには、プローブカードを形成するために互いに垂直に積み重ねられた複数の回路基板が含まれることがある。プローブカードアセンブリ内の機械的支持体がプローブピンを保持し、ピンをプローブカードのプリント回路基板に押し付けて、基板とピンの間の接触を可能にする。ウェハに電気的に接触させるために、ウェハプローバはウェハをプローブ針に押し付け、針先がデバイス上のテストポイントと物理的及び電気的に接触するようにする。プローブ針がウェハ上のテストポイントとテスターに電気的に結合されているパッドの両方に接触すると、テストプロセスを開始できる。プローブカードアセンブリの様々なコンポーネントが一緒に組み立てられている場合、プローブカードアセンブリは、プローブカードと呼ばれることもある。

いくつかの実施形態によれば、半導体ウェハをテストするためのプローブカードが提供される。プローブカードは、半導体ウェハに面するように構成された基板の第１の表面に平行な第１の方向に沿って互いに隣接して配置された第１のパッド及び第２のパッドと、基板内の第１のビア及び第２のビアとを有する基板を備え、第１のビアは第１のパッドと直接接触する第１の接触面を有し、第２のビアは第２のパッドと直接接触する第２の接触面を有する。第１の接触面の中心及び第２の接触面の中心は、第１及び第２のパッドのそれぞれの中心から第１の方向に沿って互いに向かってオフセットされている。

いくつかの実施形態によれば、半導体ウェハをテストするためのプローブカードが提供される。プローブカードは基板を備えている。基板は、第１の表面、第１の方向で第１の表面から分離された第２の表面、及び第１の表面と第２の表面との間の内部を備える。基板は、複数のパッドに接触する複数のプローブピンを介して半導体ウェハ上の複数のウェハパッドと接続されるように構成された第１の表面上の複数のパッドと、内部の導体の少なくとも１つの層と、第１の方向に伸びており、複数のパッドの第１のパッドと接触している、基板内の第１のビアと、第１の方向に伸びており、少なくとも部分的に第１のビアを囲んでいる、基板内の第２のビアと、を更に備える。第２のビアは、第１のビアに面する周囲を備える。

上記は、本発明の非限定的な概要であり、添付の特許請求の範囲によって定義される。

以下の図を参照して、様々な態様及び実施形態を説明する。図は必ずしも一定の縮尺で描かれているわけではないことを理解されたい。図面では、様々な図に示されている同一又はほぼ同一の各コンポーネントは、同様の数字で表されている。わかりやすくするために、全てのコンポーネントに全ての図面でラベルが付けられているわけではない。

本出願の態様による例示的なテストシステムの高レベルの概略図である。 いくつかの実施形態による、プローブカードアセンブリ１００の概略図である。 図３Ａは、一実施形態による、例示的な回路基板内の異なるプレーンを接続する移設されたビアの側面図を示す。図３Ｂは、図３Ａに示される構造の上面図を示す。 図４Ａ及び４Ｂは、図３Ａ及び３Ｂの実施形態の変形例の側面図及び上面図であるが、長方形の断面を有するビアを備える。図４Ｃは、一実施形態による、例示的な長方形のビアセグメントの等角図である。 千鳥状のビアアレイを備えた、図３Ａ及び３Ｂの実施形態の別の変形例の側面図及び上面図である。 図６Ａ、６Ｂ及び６Ｃはそれぞれ、信号ビアを囲む複数の接地ビアを有する実施形態の側面図及び上面図である。 図６Ａ、６Ｂ及び６Ｃはそれぞれ、信号ビアを囲む複数の接地ビアを有する実施形態の側面図及び上面図である。 図７Ａは、ビアの同軸配置を有する別の実施形態の側面図である。図７Ｂは、図７Ａの信号パッド及び接地パッドの上面図である。 図７Ｃは、いくつかの実施形態による、図７Ａに示される信号ビア、接地ビア、信号パッド及び接地導体の上面図である。図７Ｄは、一実施形態による、接地ビア７２０２の断面の等角図である。 図８Ａ及び８Ｂは、図７Ｃに示される実施形態の２つの変形例を示す上面図である。図８Ｃは、一実施形態による、接地ビア９２０２の断面の等角図である。

プローブカードアセンブリでは、プローブピンのアレイがそれぞれウェハ表面から直角又は「垂直」に配置され、プローブピンの自由端がウェハ上のウェハパッドに接触するために使用される。ウェハパッドは、ウェハ上のＤＵＴのテスト中にテストポイントとして機能する。プローブピンは、一般に、ＤＵＴ上のウェハパッドと同じピッチで配置され、各プローブピンの自由端にあるプローブ針が、テスト中に対応するウェハパッドにランディングするようになっている。プローブピンの両端はそれぞれ、プローブカードアセンブリ内のプローブカードの一部である回路基板の表面上の対応するプローブカードパッドと接触している。プローブカードパッドとプローブピンは、ＤＵＴのテストポイントを、プローブカードの回路基板を介してテスターの残りの部分の回路構成と電気的にインタフェース接続する役割を果たす。回路基板は、回路基板内の異なるプレーンを介して電気信号を垂直にルーティングするビア、及び電気信号をプレーンに水平に平行にルーティングする各プレーン内のトレースなどの導電性構造を有することができる。

本出願の態様は、プローブカード用の回路基板内の新規な移設されたビア配置を対象としている。いくつかの実施形態では、隣接するビア間のインダクタンスを低減して、高周波信号伝送中に望ましいインピーダンスを提供することができるように、隣接するビアは互いに向かってオフセットされている。本発明者は、ビアなどの隣接する導電性構造間のインダクタンスが、そのような導電性構造間の間隔とともに増加することを認識した。高周波データ信号と電力信号がビアに伝送される場合、ビア間インダクタンスにより、ビアを通る信号経路のインピーダンスが増加する可能性がある。インピーダンスがＤＵＴ上のコンポーネントのインピーダンス（通常は５０Ωシングルエンド及び／又は１００Ω差動）よりもはるかに高い場合、ビアからプローブピンへの、及びプローブピンと電気的に接触しているコンポーネントからの信号経路に大きなインピーダンス不整合が生じ、これにより、望ましくない信号反射が発生する。

いくつかの実施形態では、ＤＵＴの表面上の対応するウェハパッドと同じ固定ピッチで間隔を置かれたビアの代わりに、ビアは、それらがプローブカードの回路基板の表面上のそれぞれのプローブカードパッドの中心にもはや接触しないように移設され得る。そのような実施形態では、プローブカードパッドのピッチを縮小する必要はなく、それらは、プローブカードパッドをそれぞれのウェハパッドに接続するプローブカードピンと同じピッチを有することができる。いくつかの実施形態では、短絡を回避しながら、移設されたビアのごく近傍への電気的接続を提供するために、ビアは、平行であるが垂直にオフセットされたプレーンに接続される。このようなプレーンの導体は、垂直方向に互いに重なり合う可能性があるが、それでも、プレーンの垂直オフセット又は「ギャンギング」のために短絡することなく分離される。

いくつかの態様は、隣接する信号ビア間のクロストークを低減するために信号ビアに電磁シールドを提供するビアを有するプローブカードを対象としている。いくつかの実施形態では、シールドは、信号ビアを１つ又は複数の接地ビアで少なくとも部分的に囲むことによって達成される。接地ビアには、信号ビアに面する周囲がある。接地に対して、ビアは上面図からは長方形、円弧、又は円の形状をとることができ、それにより長方形、円弧、又は円の内側が信号ビアに面して信号ビアを部分的に囲んで、回路基板内の他の導電性構造からの信号ビアの電磁シールドを提供する。

上記の態様及び実施形態、並びに追加の態様及び実施形態は、図を参照して以下で更に説明される。これらの態様及び／又は実施形態は、個別に、全て一緒に、又は２つ以上の任意の組み合わせで、用途がこの点で限定はされないので、使用することができる。図では、同様の参照番号は、同様のコンポーネントを示すために使用されている。

図１は、本出願の態様による例示的なテストシステムの高レベルの概略図である。図１は、本出願に開示された方法に従って、テスト対象デバイス（ｄｅｖｉｃｅ ｕｎｄｅｒ ｔｅｓｔ、ＤＵＴ）３０上でテストを実行するようにテスター１６を制御するテストコンピュータ１２を含むテストシステム１０を示す。いくつかのシナリオでは、テスター１６は、当技術分野で知られている技術を使用して構築された自動テスト機器（ＡＴＥ）であり得る。ＤＵＴ ３０は、テストに適した任意のデバイスであり得る。例えば、ＤＵＴ ３０は、ウェハ２０の表面上に配置された半導体ダイであり得る。いくつかの実施形態では、ＤＵＴ ３０は、ＡＴＥ １６でテストするためにこれもウェハ２０上にある複数の同様のダイとともに、ダイシングされていない半導体ダイであり得る。ＡＴＥ １６は、ＤＵＴ ３０のテスト信号１４を生成及び／又は測定するための回路構成を含み得る。ＡＴＥ １６には、様々なタイプのアナログ又はデジタル信号を生成又は測定するように構成された複数の器具が含まれ得る。ウェハ２０は、ＡＴＥ １６によって保持され、ウェハプローバ２２を介してＡＴＥ １６に接触するように移動され得る。ウェハプローバ２２はまた、ウェハ上のデバイスをテストするための温度条件を確立するなどの他の機能を提供し得る。

図１は、自動テストシステムを大幅に簡略化した表現であることを理解されたい。例えば、図示されていないが、テストシステム１０は、ＡＴＥ １６内の器具の動作を制御する制御回路構成を含み得る。更に、テストシステム１０は、測定値を処理し、ＤＵＴ ３０が正しく動作しているかどうかを決定するための処理回路構成を含み得る。プローブカードは、ＡＴＥ １６内に設けてＤＵＴ上のテストポイントをＡＴＥ １６内の器具の対応するテストポイントに接続することができる。また、図１は、ＡＴＥ １６とＤＵＴ ３０との間の単一の信号経路を示している。当業者は、半導体ウェハ上のデバイスなどのＤＵＴをテストするために、数百又は数千のテスト信号を生成及び測定する必要があり得ることを理解するであろう。したがって、本明細書に記載の回路構成は、ＡＴＥ １６内で何度も複製され、ＤＵＴ ３０をテストするための同期されたテスト信号を提供するように制御され得る。更に、図１は、単一のＤＵＴ ３０がテストされているシナリオを示しているが、テストシステム１０は、複数のデバイスをテストするように構成され得る。

テスト信号を生成又は測定する器具又は他のコンポーネントの数、及びテスト対象デバイスの数に関係なく、テストシステム１０は、ＤＵＴ ３０とＡＴＥ １６内の器具との間で信号をルーティングする信号配送コンポーネントを含み得る。

更に、図示のような他のコンポーネントは、限定的ではなく例示的であることを理解されたい。例えば、テストコンピュータ１２は、図１ではパーソナルコンピュータ（ＰＣ）として示されているが、任意の適切なコンピューティングデバイスを使用して、テストコンピュータ、例えば、モバイルデバイス又はコンピュータワークステーションを実装することができることを理解されたい。テストコンピュータ１２は、ネットワークに接続することができ、ネットワークを介してリソースにアクセスすることができ、及び／又はネットワークに接続された１つ又は複数の他のコンピュータと通信することができる。

図２は、いくつかの実施形態による、プローブカードアセンブリ１００の概略図である。プローブカードアセンブリ１００は、図１に示されるＡＴＥ １６で使用されてＡＴＥ内の器具をＤＵＴ ３０にインタフェース接続する、プローブカードアセンブリであり得る。

図２に示されるように、プローブカードアセンブリ１００は、第１の回路基板２００、第２の回路基板３００、内部に配置された複数のプローブピン４１０を備えたガイドプレート４００を含む。第１の回路基板２００は、上面３２２上で、例えば、はんだバンプ２１０のアレイを介して第２の回路基板３００に垂直に積み重ねられ、電気的に接続されるが、他の適切な接続を、２つの回路基板の間で行うこともできる。２つの回路基板２００、３００は、プローブカードアセンブリ１００内のプローブカードの一部であり得る。第２の回路基板３００は、底面３２０の反対側の上面３２２を有する。プローブカードパッド３１０は、プローブピン４１０の上端４１０ａに電気的に接続されており、各プローブピン４１０は、ＤＵＴ ３０上の対応するウェハパッド１１０と接触するように配置された自由端４１０ｂに、プローブ針を有する。プローブカード１００は、ウェハパッド１１０の特定の配置で特定のＤＵＴをテストするように構成することができ、異なるプローブカードを異なるＤＵＴに使用することができる。プローブカード１００は、ＡＴＥ １０の残りの部分に取り外し可能に取り付けることができる。取り付けメカニズムは当技術分野で知られているので、簡単にするために示されていない。

ＤＵＴ ３０は、図１の例に示されるウェハ２０上のＤＵＴのアレイのうちの１つであり得、及びＤＵＴのうちの１つ又は複数は、品質保証のために製造中に同時にテストされ得る。ＤＵＴ ３０は、相互接続及び絶縁表面の下のＤＵＴ ３０内に配置された半導体コンポーネント（図示せず）と接続された絶縁表面３２から露出されたウェハパッド１１０のアレイを有する半導体ダイであり得る。ウェハパッド１１０は金属パッドとして示されているが、本出願の態様はそのように限定はされておらず、金属トレースの一部、はんだバンプ、又は当技術分野で知られている適切な導電性構造など、半導体ウェハ上の任意の適切なテストポイントの実装を使用できることを理解されたい。ＤＵＴ ３０は、任意の適切なタイプのグリッドアレイの絶縁表面３２上に配置された、少なくとも５００、少なくとも１，０００、又は５００～１０，０００のテストポイントなどの多数のテストポイントを有し得る。或いは、ＤＵＴは少数のテストポイントを有していてもよく、その場合、複数のＤＵＴを同時にテストするために、同じウェハ上の複数のＤＵＴに接続することができる。いずれの場合も、接続が行われるテストパッドのアレイが存在し得る。説明を簡単にするために、複数のテストポイントを備えた単一のＤＵＴを例として使用するが、他の構成も可能であることを理解されたい。グリッドアレイの例には、同心アレイ、六角形の最密アレイ、直交アレイ、又はそれらの混合物が含まれる。各テストポイントは、限定するものではないが、長方形、円形、楕円形など、任意の適切な形状にすることもできる。テストポイントアレイは、絶縁表面３２に垂直な垂直方向（Ｖ）から見たときに、ウェハパッド１１０のアレイの幾何学的中心に対応する重心１１２を有する。

プローブピン４１０は、垂直タイプのプローブピン設計のものであり得、各プローブピンは、使用中に、プローブされるウェハに対して実質的に垂直に配向される。各プローブピン４１０は、任意の適切な断面形状を有する金属ワイヤ又はメッキされた微小電気機械システム（ＭＥＭＳ）から形成され得る。図２は、プローブピンが真っ直ぐであることを示しているが、各プローブピン４１０は、プローブピンがプローブカードパッド３１０とＤＵＴ上のウェハパッド１１０との間で圧縮されるときにコンプライアントスプリングを形成するプローブピンの少なくとも一部にわずかな湾曲を有し得ることを理解されたい。いくつかの実施形態では、わずかに湾曲したプローブピンは、コブラピンと呼ばれることがあるが、当技術分野で知られている他のプローブピン構成も適切であり得る。

ガイドプレート４００は、個々のプローブピン４１０が取り付けられる複数のガイドホールを有する。ガイドホールは、ＤＵＴ上の特定のウェハパッドアレイ１１０と整列するアレイに配置され、その結果、プローブピン４１０のプローブ針４１０ｂは、テスト中に対応する各ウェハパッド１１０にランディングし、電気的に接触することができる。いくつかの実施形態では、ガイドプレート４００は、第２の回路基板３００とＤＵＴ ３０との間に位置し、複数のプローブピン４１０によってＤＵＴ ３０上のプローブカードパッド３１０とウェハパッド１１０との間のルーティングをインタフェースするのに役立つ、インターポーザと見なすことができる。インターポーザ４００は、誘電体材料などの絶縁材料を含む半導体基板を備えることができる。ガイドプレート４００は、図２では例示を単純化するための単一の部材としてのみで示されており、本出願の態様は、複数のコンポーネントを備えるガイドプレートにも適用され得ることを理解されたい。例えば、ガイドプレート４００は、垂直方向に沿って積み重ねられた２つ以上のプレートを備えることができ、各プレートは、ＤＵＴ ３０の表面３２に平行である。

プローブカードアセンブリ１００の製造中、ガイドプレート４００は、プローブカードパッド３１０のアレイ及びプローブピン４１０のアレイが接触するように、１つ又は複数の機械的ファスナ（図示せず）を介して第２の回路基板３００に機械的に固定され得る。

プローブカードパッド３１０は、金属などの導電性材料の１つ又は複数の層で形成され、パッドの中心３１２がプローブピンアレイの中心４１２と整列している場合、各上端４１０ａが対応するプローブカードパッド３１０に接触するように、プローブピン４１０及びウェハパッド１１０のアレイに概ね整列するアレイに配置される。パッドアレイ３１０の中心３１２は、アレイ内のパッドの重心３１２として計算され得る。各プローブカードパッド３１０は、当技術分野で知られている任意の適切な形状及び空間配置であり得る。

第２の回路基板３００は、ＤＵＴに面している誘電体の表面３２０上に配置されたパッド３１０のアレイを備えた誘電体を備え得る。第２の回路基板３００は、プリント回路基板（ＰＣＢ）又はプリントワイヤ基板であり得る。いくつかの実施形態では、第２の回路基板３００は、ポリマーなどの有機材料の多層で形成され得、多層有機（ｍｕｌｔｉ－ｌａｙｅｒ ｏｒｇａｎｉｃ、ＭＬＯ）基板と呼ばれ得る。

いくつかのプローブカードパッドは、ウェハ上の対応するテストポイントにテスト信号を搬送するように構成されており、「信号パッド」と呼ぶことができ、一方、他のいくつかのプローブカードパッドは、接地又は電源などの基準電圧をウェハに提供するように構成されており、それぞれ「接地パッド」又は「電源パッド」と呼ぶことができる。いくつかの実施形態では、テスト信号、電源及び接地電圧は、第２の回路基板３００内の相互接続構造を介して信号パッド、接地パッド、及び電源パッドに提供される。相互接続構造は、例えば、はんだバンプ２１０及び第１の回路基板２００を介して、それぞれのプローブカードパッドをテストシステムの残りの部分に結合する。

図２は、第２の回路基板３００内に埋め込まれた相互接続構造の一部であり得るビア３０２及びプレーン３０４を示している。図２に示す例では、ビア３０２は、基板３００の底面３２０上のプローブカード３１０を、プレーン３０４などの表面３２０に平行であるが垂直にオフセットされた異なるプレーンに配置された別の導電性構造に相互接続するために垂直に延びる導電性構造である。プレーン３０４は、基板３００内で表面３２０に平行な方向に横方向に延びる導電性構造であり、電源プレーン、信号トレース、又は接地プレーンであり得る。簡略化のために１つのプレーン３０４のみが図２に示されているが、本出願の実施形態はそのように限定はされず、複数のプレーン３０４が基板３００内に設けられ、基板３００内でコンポーネントを横方向に相互接続するために２つ以上の横断プレーンに配置され得ることを理解されたい。プレーン３０４の横方向の寸法に関しても制限はなく、いくつかの実施形態では、プレーン３０４は、幅よりもはるかに大きい長さを有する伸びた形状を有するトレースとして実装され得る。特に、３０４は、テスト信号を搬送するために使用される場合のトレースであり得る。同様に、複数のビア３０２を設けて、トレースを表面３２０上の１つ又は複数のプローブカードパッド３１０と相互接続するか、又はトレースを基板２００と３００との間のはんだバンプ２１０と相互接続することができる。

いくつかのビアは、ウェハ上の対応するテストポイントにテスト信号を搬送するように構成されており、「信号ビア」と呼ぶことができ、一方、他のいくつかのビアは、接地又は電源などの基準電圧をウェハに提供するように構成されており、それぞれ「接地ビア」又は「電源ビア」と呼ぶことができる。

信号パッド上で搬送されるテスト信号は、ウェハ内で生成され、ウェハ上のテストポイントから測定される信号、又はウェハ上のテストポイントに提供される外部で生成された励振信号であり得る。いくつかの実施形態では、テスト信号は、少なくとも１０ＭＨｚ、少なくとも１００ＭＨｚ、少なくとも１ＧＨｚ、少なくとも１０ＧＨｚ、１ＧＨｚ～１００ＧＨｚの間、１０ＧＨｚ～６０ＧＨｚの間、又はプローブカードアセンブリの下でテストされる半導体デバイスに適した任意の他の周波数範囲の周波数を有する無線周波数信号であり得る。

電源パッドは、テスターからウェハ上のコンポーネントに外部電力を供給することができる。供給される電力は、直流（ＤＣ）電力、並びに交流（ＡＣ）電力であり得る。いくつかの実施形態では、ＡＣ電力は、少なくとも１０ＭＨｚ、少なくとも１００ＭＨｚ、少なくとも１ＧＨｚ、少なくとも１０ＧＨｚ、１０ＭＨｚ～１０ＧＨｚの間、５０ＭＨｚ～５ＧＨｚの間、又はプローブカードアセンブリの下でテストされる半導体デバイスに適した任意の他の周波数範囲の周波数でウェハ上のコンポーネントに提供され得る。基板３００上の電源パッドと接触しているプローブピンは、信号パッド用のプローブピンよりも多量のＤＣ又はＡＣ電流を搬送することができる。供給されたＤＣ又はＡＣ電流の一部は、プローブカード回路基板上の電源パッドからの導電経路を通って、電源パッドに接続されたプローブピン、テスト対象のウェハ上の対応するウェハパッド、及びテスト対象のウェハ内部のコンポーネントへ流れて、対応するプローブピンとウェハパッドを介してプローブカード回路基板上の１つ又は複数の接地パッドに戻ることができる。

いくつかの実施形態では、プローブカード内の回路基板は、プローブカードパッド上の信号を処理又は調整することができる追加のコンポーネントを有することができる。追加のコンポーネントは、ディスクリート抵抗器、コンデンサ、インダクタ、又はそれらの任意の適切な組み合わせなどであるがこれらに限定されない、パッシブ又はアクティブコンポーネントであり得る。図２に示される例では、バイパスコンデンサ又はデカップリングコンデンサ３０６は、例えば、表面実装によって、第２の回路基板３００の表面３２０上に配置される。バイパスコンデンサ３０６は、トレース３０４を介して電源パッド３１０に接続され、いくつかの実施形態では、プローブカード内の回路基板は、プローブカードパッド上の信号を処理又は調整することができる追加のコンポーネントを有することができる。追加のコンポーネントは、ディスクリート抵抗器、コンデンサ、インダクタ、又はコンデンサチップなどであるがこれらに限定されない、パッシブコンポーネントであり得る。図２に示される例では、バイパスコンデンサ又はデカップリングコンデンサ３０６は、例えば、表面実装によって、第２の回路基板３００の表面３２０上に配置される。バイパスコンデンサ３０６は、プレーン３０４及びビア３０２を介して電源パッド３１０に接続されて、ＤＣ電源電圧内の非ＤＣ成分をフィルタリングして除外する。用途に応じて、半導体チップなどのアクティブ回路構成を含む、他の様々なタイプの追加コンポーネントが提供され得る。当技術分野で知られている任意の適切なパッケージング技術を使用して、プローブカード内の回路基板上に追加のコンポーネントを提供することができ、例えば、限定するものではないが、外面への取り付け、又は１つ又は複数の回路基板の内部への埋め込みなどがある。

高周波過渡電力は、テスター、バイパスコンデンサから、又はテスト対象ウェハ自体のコンポーネントから供給される。いくつかの実施形態では、ウェハは、ループバック構成でテストすることができ、高周波デジタル、アナログ、又は電力信号が、テスト対象ウェハの第１の領域のコンポーネントから始まる電流経路から、ウェハパッドを対応するプローブピン介して上方に、そしてプローブカード内の回路基板内の１つ又は複数のトレース、プレーン、及びビアを介して、次にテスト対象のウェハ上の第２の領域にあるコンポーネントに、その対応するウェハパッドと、第２のプローブカードパッドに接続されたプローブピンを介してルーティングされて送信される。

信号及び電力がプローブカードアセンブリ内のプローブカードパッドのアレイにどのように割り当てられるかに関係なく、本発明者は、高周波テスト信号及び高周波過渡電力信号が、ビア及びプレーン３０４を使用してＤＵＴにルーティングされる場合、隣接するビア間の高誘導結合による高インピーダンスは、不必要にウェハでのインピーダンスの不一致や信号損失につながる可能性があることを認識した。この問題を解決するために、本出願の態様は、ビアを互いに近接して配置するプローブカード回路基板内のビアの配置を提供することを対象としている。更に、いくつかの実施形態では、電力及び／又は接地ビアが信号ビアを囲んで、信号ビアに無線周波数シールドを提供し、信号ビア間のクロストークを低減するように、ビアを配置することができる。

図３Ａは、一実施形態による、例示的な回路基板内の異なるプレーンを接続する移設されたビアの側面図を示す。図３Ａは、横方向に並べて配置された２つのビア３２０１、３２０２を示している。ビア３２０１、３２０２は、図２に示されるＭＬＯ ３００などの基板内に配置され、それぞれが表面３２０などの基板の表面に垂直に直角に伸びている。ビア３２０１の接触面３２０３は第１のパッド３１０１と接触しており、一方、ビア３２０１の上部は第１のプレーン３３０１と接触している。ビア３２０２の接触面３２０４は、第２のパッド３１０２と接触しており、一方、ビア３２０１の上部は、第１のプレーン３３０１と接触している。

第１のパッド３１０１及び第２のパッド３１０２は、基板の表面３２０に平行な同じプレーン上に配置することができ、当技術分野で知られている適切な金属導電性材料で形成されている。いくつかの実施形態では、パッド３１０１、３１０２は、図２に示される基板３００の表面３２０上に配置されたウェハカードパッド３１０と同様のウェハカードパッドであり得、プローブピン４１０及びＤＵＴ上の対応するウェハパッド１１０と整列するように成形及び配置されている。ただし、パッド３１０１、３１０２が基板の外面のパッドである必要はないことを理解されたい。いくつかの実施形態では、パッド３１０１、３１０２は、基板の内部内のプレーンに配置され得る。図示されていないが、ビアなどの１つ又は複数の導電性構造は、任意選択的に、及び追加で、パッド３１０１、３１０２の底面を接続して、信号を２つのパッドの下にある１つ又は複数のプレーンにルーティングすることができる。

図３Ｂは、図３Ａに示される構造の上面図を示し、パッド３１０１、３１０２は、中心から中心までの間隔Ｄ３及び横方向（Ｔ）に沿った幅Ｄ２を有する長方形の形状を有することが示されている。図３Ａに戻って参照すると、ビア３２０１、３２０２は、パッド３１０１、３１０２の中心から横方向に移設され、接触面３２０３の中心及び接触面３２０４の中心は、それぞれのパッド３１０１、３１０２の中心から互いに横方向にオフセットされている。したがって、２つのビア３２０１、３２０２間の中心間の間隔Ｄ１は、Ｄ３と比較して減少している。本発明者は、隣接する２つのビアを互いに近づけることにより、２つのビア３２０１、３２０２間のインダクタンスを低減し、インピーダンスを低下させて、テストシステム内及びＤＵＴ内の他のコンポーネントのインピーダンスと一致させることができることを認識し、理解した。更に、２つのビア間の容量結合が増加し、インピーダンスの低減に更に貢献する。

図３Ａに示すように、ビア３２０１の上部は、第１のプレーン３３０１と接触しており、一方、ビア３２０２の上部は、第１のプレーンから垂直にオフセットされた第２のプレーン３３０２と接触している。第１のプレーン３３０１は電源プレーンであり得、一方、第２のプレーン３３０２は接地プレーンであり得る。第２のプレーン３３０２は、第２のビア３２０２の上部の上の領域において垂直方向に第１のプレーン３３０１と重なり合う。プレーンのそのような「ギャンギング」は、２つのプレーン間の電気的絶縁を確実にすると同時に、横方向に互いに非常に近接して配置された２つのビア３２０１、３２０２に十分な接触領域を提供することができる。いくつかの実施形態では、プレーン３３０１などのプレーンの１つは、回路基板２００と接続するために表面３２０の反対側にある基板３００の上面３２２上に露出されるパッドとして機能する部分を有し得る。

各ビアは、垂直軸を中心とした軸対称構造であり得、接触面３２０３、３２０４は、図３Ｂに示されるような円形又は楕円形を有する。基板がＭＬＯ基板である場合、ビア３２０１は、ＭＬＯ基板の構築中に層ごとに構築され得る。いくつかの実施形態では、ビアホールは、ＭＬＯ基板材料の各連続層に作成され、導電性材料で充填されて、ビアセグメント３２１１を形成する。同様の形状の別のビアホールが、以前に形成されたビアセグメント３２１１の上の後続の層に作成され、ビア３２０１を形成するビアセグメント３２１１の垂直スタックを作成するために充填される。

ＭＬＯ基板材料の層にビアホールを作成するために、パターンエッチング、機械的穴あけ、又はレーザー穴あけなどであるがこれらに限定されない、任意の適切な半導体製造技術を使用することができる。各ビアセグメント３２１１、３２１２は、図３Ａに示されるように円筒形又は円錐形であり得、金属、金属合金、金属窒化物、又はそれらの組み合わせを含むがこれらに限定されない適切な導電性材料で充填され得る。

図３Ｂを参照すると、パッド３１０１は電源パッドであり得、一方、パッド３１０２は接地パッドであり得る。２つのパッドは、長手（Ｌ）方向に沿った長さＨ１及び横方向に沿った幅Ｄ２を有する長い縁部を有する形状である。長さＨ１は、図３Ｂに示されるように、ビア３２０１のアレイが接触パッド３１０１に提供され得るように与えられる。同様に、ビア３２０２のアレイは、図３Ｂに示されるように、接触パッド３１０２に提供され得る。本発明者は、接触パッド３１０１などの大きなパッドと接触する複数のビアを提供することは、それぞれが１つのプローブピン４１０及び１つのビアと接触するように構成されたより小さな個々の接触パッドを使用することと比較して、いくつかの利点を有することを認識し、理解した。例えば、大きな接触パッド３１０１は、同時に多数のプローブピン４１０を捕捉しながら、パッド３１０１の下のプローブピン４１０の数と必ずしも等しくないパッド３１０１上の異なる数のビア３２０１を許容する形状であり得る。接触パッド３１０１上のプローブピン４１０の数よりも多くの数のビア３２０１を設けることができ、これは、抵抗を低減し、電源パッド及び接地パッドを通過する電流の電流搬送能力を高める。別の利点として、ビア３２０１は、プローブピン４１０のピッチ又はウェハ上のウェハパッドのピッチとは異なるピッチを有し得る。例えば、ウェハ上のウェハパッドのピッチが１３０μｍの場合、ビア３２０１は、互いにもっと接近させて、ピッチが６０μｍになるように設計でき、これにより、プローブピン及びウェハパッドの数と比較して約２倍の数のビアが提供される。特定の理論に拘束されることを望まないが、ビアをＤＵＴウェハパッドピッチよりも近くに配置すると、ビア間の電界線が減少する。更に、ビアの数を増やすと、並列の信号経路の数を増やすことにより、インダクタンスを追加的又は代替的に減らすことができる。

いくつかの実施形態では、接触面３２０３、３２０４は円形であり得、そして約４０μｍの直径を有し得る。横方向に沿ったビアの中心間の間隔Ｄ１は、約８０μｍであり得る。長手方向に沿ったビアの中心間の間隔Ｄ４は、約６０μｍであり得る。各パッド３１０１、３１０２の幅Ｄ２は約１１０μｍであり得、２つのパッドは約１３０μｍの中心間ピッチＤ３を有し、その結果、約２０μｍのギャップＤ５が２つのパッドの間にある。上記の寸法は単なる例であり、本出願の態様はそのように限定されないことを理解されたい。例えば、Ｄ１は、２つのビア間の間隔が、ビア製造プロセス中の許容横方向分解能及び許容誤差より低くなるように設計されていないことを考慮して、２つのパッド間のギャップにできるだけ近くなるように押し込むことができる。

一対のビア、いくつかのパッド及びプレーンのみが示されているが、そのような描写は、単純化及び例示の目的のみであり、本出願の実施形態は、プローブカードアセンブリ内に任意の数の同様のコンポーネントを有し得ることを理解されたい。

円筒形のビアが図３Ａ及び３Ｂに示されているが、本出願の態様はそのように限定されてはいない。図４Ａ及び４Ｂは、図３Ａ及び３Ｂの実施形態の変形例の側面図及び上面図であるが、ビアは長方形の断面を有している。

図４Ａは、パッド３１０１をプレーン３３０１に接続し、パッド３１０２をプレーン３３０２にそれぞれ接続するビア４２０１、４２０２を示している。ビア４２０１、４２０２は、長方形の断面を有し、図４Ｂに示されるように、パッド３１０１、３１０２上で長手方向にほぼ全長に及ぶ長さを有する。図３Ｂに示される個々の円筒形ビアのアレイの代わりに、長い長方形のビアを有することによって、ビア４２０１とパッド３１０１との間のより高い接触面積を達成することができ、これは、パッドが電源パッド及び接地パッドである場合、より低い接触抵抗及びより高い電流搬送能力につながる。別の利点として、長方形の形状は、複数の円形の形状よりも低いインダクタンスを提供できる。特定の理論に拘束されることを望まないが、本発明者らは、電界線が個々の円形のビアの間に入ることができるのに対し、長方形の形状のビアでは、電界線は遠端を回ることしかできないことを認識した。いくつかの実施形態では、ビア４３０１、４３０２の幅は、円筒形ビア３２０１の直径と同様であり得、中心間の間隔Ｄ１は、ビア３２０１、３２０２間の間隔と同様であり得る。

ビア４２０１、４２０２は、長方形ビアと呼ばれることもある。ビア３２０１、３２０２を製造するための技術は、長方形のビアを製造するために容易に修正できることを理解されたい。例えば、長方形のトレンチをＭＬＯ基板の各層にパターン化してから、トレンチを埋めて垂直に積み重なる長方形のビアセグメント４２１１、４２１２を形成し、ビア４２０１、４２０２を形成することができる。図４Ｃは、一実施形態による、例示的な長方形のビアセグメント４２１１の等角図を示す。示されている例では、ビアセグメント４２１１は、長手方向に直角なプレーンに沿った逆台形断面を有し、底面は上面よりも狭いが、そのような断面形状は１つの設計選択に過ぎず、長方形のビア４２０１、４２０２を形成するために、任意の適切な設計及び製造方法を使用できることを理解されたい。

図５Ａ及び５Ｂは、千鳥状のビアアレイを備えた図３Ａ及び３Ｂの実施形態の別の変形例の側面図及び上面図である。

図５Ａにおいて、ビアアレイ４２０１、４２０２はそれぞれ、パッド３１０１をプレーン３３０１に接続し、パッド３１０２をプレーン３３０２にそれぞれ接続する。図５Ｂに示すように、ビアアレイ５２０１は、パッド３１０１上に互い違いのアレイに配置され、４つのビアの第１の長手方向カラム及び３つのビアの第２の長手方向カラムである。パッド３１０１、３１０２上のビア接触面５２０３、５２０４は、示された例では円形であり、図３Ａに示されるビア３２０１と同じ直径を有し得る。ビアアレイを互い違いにすることにより、図３Ｂの例と比較して、より多くのビア（図５Ｂに示される例ではパッド上に７つ）を提供することができ、これにより、各ビアによって共有される電流が減少するため、ビアの電流搬送能力を高めることができる。別の利点として、信号経路により多くのビアを持ち、より多くの電界線を分割することにより、インダクタンスを減らすことができる。ビアアレイ内の任意の数のビアが、パッド３１０１などのパッド上に設けられ得ることが理解されよう。いくつかの実施形態では、各ビアは、ビアセグメントの多層スタックとして製造され得、各ビアセグメントは、逆円錐形の形状を有する。図５Ｂは、パッド３１０１、３１０２上の各円錐形のビアセグメントの外縁の突起５２０５、５２０７を示している。

図５Ｂに示されるビアアレイ５２０１の中心間の間隔Ｄ６は、図３Ｂの隣接するビア間の間隔Ｄ４と同様であり得る。図５Ｂに示されるように、ビアアレイ５２０１、５２０２の部分は、パッド３１０１と３１０２との間のピッチＤ３から減少された、近接した中心間距離Ｄ７を有するビアを有する。いくつかの実施形態では、ビアの各接触面５２０３の直径は約４０μｍであり得、ビア間ピッチＤ６は約６０μｍであり得、Ｄ７は約８０μｍであり得る。

いくつかの態様は、隣接する信号ビア間のクロストークを低減し、制御されたインピーダンス構造を作成するために、信号ビアに電磁シールドを提供する同軸配置を有するビアを有する、プローブカードを対象としている。図６Ａ及び６Ｂは、それぞれ、信号ビアを囲む複数の接地ビアを有する実施形態の側面図及び上面図である。

図６Ａは、下部のパッド６１０１を上部の信号トレース６３０１に垂直に接続するように延びる信号ビア６２０１を示している。パッド６１０１、ビア６２０１及び信号トレース６３０１は、図２に示される基板３００の内面又は外面に配置されている。いくつかの実施形態では、パッド６１０１は、プローブカードパッド３１０と同様に、基板３００の底面３２０上のプローブカードパッドである。信号トレース６３０１の導体は、基板３００の上面３２２に露出するか、又は基板３００の内部に埋め込むことができる。

接地導体６２３２の上部にある複数の接地ビア６２０２は、信号ビア６２０１に隣接する基板３００に設けられる。図６Ｃは、図６Ａに示されるタイプの接地ビア及び接地導体の例示的な配置の上面図であり、中央の信号ビア６２０１及びパッド６１０１を囲む円に配置された接地導体６２３２の上部にある６つの円筒形接地ビア６２０２を示している。図を簡単にするために、６つの接地ビア６２０２が示されていること、及び任意の適切な数の接地ビアを使用できることを理解されたい。接地導体６２３２は円形パッドとして成形されているが、他の形状も使用され得る。複数の接地導体６２３２は、異なる電圧レベルで個別に配置指定できる必要はない。例えば、全ての接地導体６２３２は、図６Ａに示される層２などの金属プレーンで一緒に結合され得る。いくつかの実施形態では、接地ビア６２３２は、複数の層に配置された接地プレーンを介して一緒に電気的に接続され得る。一態様によれば、接地導体及び接地ビアを少なくとも部分的に信号ビアを囲むように配置することにより、円の外側の信号ビアから放出される干渉からの電磁スクリーニングを提供し、信号ビア６２０１へのクロストークを低減することができる。特定の理論に拘束されることを望まないが、図６Ｃの配置は、信号ビア６１０１を囲む同軸接地シールドを提供するのと同様のシールド効果を提供することができる。

引き続き図６Ｃを参照すると、１つの接地導体６２３２に接触する１つの接地ビア６２０２のみが示されているが、これは要件ではなく、任意の数の接地ビア又はビアアレイの任意の配置が適切な形状及び寸法の接地導体上に提供され得ることを理解されたい。いくつかの実施形態では、シールドを提供するために、接地ビア６２０２を信号ビア６１０１に近接して配置することが望ましい。信号ビア６１０１のための信号パッド６２０１と接地導体６２３２との間の短絡を回避するために、信号パッド６２０１及び接地導体６２３２は、異なるプレーンにあるように垂直にオフセットされ得る。

図６Ａに戻って参照すると、接地導体６２３２は、短絡を回避するために信号パッド６１０１が配置される層（「層１」）から垂直にオフセットされた異なる層（「層２」）に配置されている。層１の接地パッド６１０２への１つ又は複数の接地導体６２３２の底面に接続するビア６２１２を設けることができる。

図６Ｂは、いくつかの実施形態による、信号パッド６１０１及び接地パッド６１０２の上面図である。図６Ｂの例では、接地パッド６１０２及び信号パッド６１０１は、基板３００の底面３２０に配置されたプローブカードパッドであり、対応するプローブピン及びＤＵＴ上のウェハパッドを整列させる中心間の間隔Ｄ８を有するように配置される。したがって、ビア６２１２は、プローブピン及びウェハパッドの形状又は寸法に一致する必要のない層２の接地導体を接地パッド６１０２に再分配するように機能する。いくつかの実施形態では、Ｄ８は約１３０μｍであり得る。

図６Ａに戻って参照すると、接地ビア６２０２は、接地又はテスター内の他の任意の基準電圧に電気的に接続されている接地プレーン６３０２と接触するように上方に延びる。接地プレーン６３０２は、短絡を回避するために、信号トレース６３０１が配置されている層（「層Ｎ＋１」）とは異なる層（「層Ｎ」）に配置され得る。図６Ａは、層Ｎ＋１に配置された信号トレース６３０１の下の層Ｎとして接地プレーン６３０２を示しているが、異なる層の１つ又は複数の他のプレーンが、層Ｎと層Ｎ＋１との間にあり得る。好ましい実施形態では、層１の信号プレーンと層Ｎの信号プレーンとの間の少なくとも１つの層は、接地プレーンである。

図７Ａは、ビアの同軸配置を有する別の実施形態の側面図である。図７Ａにおいて、接地ビア７２０２は、信号ビア７２０１に隣接して配置され、信号ビア７２０１を少なくとも部分的に囲んで、シールド及び制御されたインピーダンスを提供する。信号ビア７２０１は、基板３００の信号パッド６１０１を信号トレース６３０１に接続する。接地ビア７２０２は、１つ又は複数の接地導体７２３２を接地プレーン６３０２に接続する。ビア６２１２は、接地導体７２３２を、信号パッド６１０１と同一平面上にある接地パッド６１０２に接続し、再分配する。図７Ｂは、信号パッド６１０１及び接地パッド６１０２の上面図である。

図７Ｃは、いくつかの実施形態による、図７Ａに示される信号ビア７２０１、接地ビア７２０２、信号パッド６１０１及び接地導体７２３２の上面図である。図７Ｃにおいて、接地ビア７２０２は、信号ビア７２０１を完全に取り囲むために結合する４つの直線部分を備える。横方向及び長手方向に沿った接地ビア７２０２の４つの直線縁部は、信号ビア７２０１に面する周囲７２０６を形成する。

図７Ｄは、一実施形態による、接地ビア７２０２の断面の等角図である。示されている例では、接地ビアセグメント７２０２は、長手方向に直角なプレーンに沿った逆台形断面を有し、底面は上面よりも狭いが、そのような断面形状は１つの設計選択に過ぎず、接地ビアを形成するために、任意の適切な設計及び製造方法を使用できることを理解されたい。

図７Ｃに示される実施形態における同軸配置の接地ビアは、は四角形のプロファイルを有するが、本出願の態様はそのように限定されてはいない。図８Ａ及び８Ｂは、図７Ｃに示される実施形態の２つの変形例を示す上面図である。

図８Ａは、接地ビア８２０２が、信号ビア７２０１を部分的に取り囲む円弧の形状であり、各接地ビアが、信号ビア７２０１に面する周囲８２０６を有する一実施形態を示す。図８Ａに示すように、各接地ビアの円弧角度は約９０°であるが、円弧が特定の円弧角度を有する必要はなく、任意の適切な円弧角度又はそれらの組み合わせを使用することができる。

図８Ｂは、ドーナツ形の接地ビア９２０２が信号ビア７２０１を完全に取り囲み、周囲９２０６が信号ビア７２０１に面する一実施形態を示す。図８Ｃは、一実施形態による、接地ビア９２０２の断面の等角図である。示されている例では、接地ビアセグメント９２０２は、長手方向に直角であり、信号ビア７２０１の垂直軸を通って延びるプレーンに沿った逆台形の断面を有する。断面は上面よりも狭い底面を有するが、そのような断面形状はただ１つの設計選択に過ぎず、任意の適切な設計及び製造方法を使用して接地ビアを形成できることを理解されたい。

いくつかの実施形態では、シールドは、信号ビアを１つ又は複数の接地ビアで少なくとも部分的に囲むことによって達成される。接地ビアには、信号ビアに面する周囲がある。接地に対して、ビアは上面図からは長方形、円弧、又は円の形状をとることができ、それにより長方形、円弧、又は円の内側が信号ビアに面して信号ビアを部分的に囲んで、回路基板内の他の導電性構造からの信号ビアの電磁シールドを提供する。

このように、本発明の少なくとも１つの実施形態のいくつかの態様を説明してきたが、様々な変更、修正、及び改良が当業者に容易に起こることが理解されるべきである。例えば、長方形、円弧、及び円は、図７及び８に関連して信号ビアの周りの同軸配置における接地ビアの可能な実装として説明されているが、信号ビアを部分的に囲む上面からの任意の適切な接地ビア形状を使用して、回路基板内の他の導電性構造からの信号ビアの電磁シールドを提供できることが容易に理解されるはずである。

そのような変更、修正、及び改良は、本開示の一部であることが意図されており、本発明の趣旨及び範囲内にあることが意図されている。更に、本発明の利点が示されているが、本明細書に説明されている技術の全ての実施形態が、説明されている全ての利点を含むわけではないことを理解されたい。いくつかの実施形態は、本明細書で有利であると説明された特徴を実施しないことがあり、場合によっては、説明された特徴の１つ又は複数を実施して、更なる実施形態を達成することができる。したがって、前記の説明及び図面は、例としてだけのものである。

本発明の様々な態様は、単独で、組み合わせて、又は前述の実施形態で具体的に論じられていない様々な構成で使用することができ、したがって、その適用において、前述の説明に記載され又は図面に示されているコンポーネントの詳細及び配置に限定されない。例えば、一実施形態に記載されている態様は、他の実施形態に記載されている態様と任意の方法で組み合わせることができる。

また、本発明は、方法として具体化することができ、その一例が提供されている。方法の一部として実行される動作は、任意の適切な方法で順序付けられ得る。したがって、動作が例示されるものとは異なる順序で実行される実施形態を構築することができ、それは、例示的実施形態において連続的動作として示されている場合であっても、いくつかの動作を同時に実行することを含むことができる。

請求項において請求項要素を修飾するための、「第１の」、「第２の」、「第３の」などの序数用語は、それだけでは１つの請求項要素の、方法の行為が実行される別の或いは時間的な順序に対する、どのような優先度、優先順位又は順序も暗示するものではなく、単に、特定の名前を有する１つの請求項要素を、（序数用語の使用がなければ）同じ名前を有する別の要素から区別するためのラベルとして用いられるだけである。

「およそ」及び「約」という用語は、いくつかの実施形態では目標値の±２０％以内、いくつかの実施形態では目標値の±１０％以内、いくつかの実施形態では目標値の±５％以内、いくつかの実施形態では、目標値の±２％以内であることを意味するように使用され得る。「およそ」及び「約」という用語には、目標値が含まれ得る。

また、本明細書で使用されている語法及び用語は、説明を目的としたものであり、限定的なものと見なされるべきではない。本明細書における「含む」、「備える」、又は「有する」、「包含する」、「伴う」、及びそれらの変形の使用は、その前に記載される項目及びその等価物並びに追加の項目を包含することを意味する。

Claims (17)

1. 半導体ウェハをテストするためのプローブカードであって、
   基板であって、
   第１の表面、第１の方向で前記第１の表面から分離された第２の表面、及び前記第１の表面と前記第２の表面との間の内部と、
   前記第１の表面上の複数のパッドであって、前記複数のパッドに接触する複数のプローブピンを介して前記半導体ウェハ上の複数のウェハパッドと接続されるように構成された複数のパッドと、
   前記内部の導体の少なくとも１つの層と、
   前記第１の方向に伸び、前記複数のパッドの第１のパッドと接触している前記基板内の第１のビアと、
   前記第１の方向に伸び、少なくとも部分的に前記第１のビアを囲んでいる前記基板内の第２のビアと、
   を備える基板、
   を備え、
   前記第２のビアは、前記第１のビアに面する周囲を備える、プローブカード。
2. 前記第１のビアは信号ビアであり、前記第２のビアは接地ビアである、請求項１に記載のプローブカード。
3. 前記第２のビアは、前記基板内の共通の接地プレーンに接続された複数のビアを備える、請求項２に記載のプローブカード。
4. 前記第２のビアは、前記第１の方向に直角なプレーン内に延びる複数のトレンチを備える、請求項２に記載のプローブカード。
5. 前記周囲は、前記第１の表面と平行な第２の方向に沿って伸び、前記第２の方向に沿った前記第１のビアの範囲よりも長い、請求項１に記載のプローブカード。
6. 前記周囲は長方形の形状である、請求項１に記載のプローブカード。
7. 前記周囲は円弧の形状である、請求項１に記載のプローブカード。
8. 前記周囲は円の形状である、請求項１に記載のプローブカード。
9. 前記第１のパッドは第１のプレーンに配置され、前記第２のビアは、前記第１のプレーンとは異なる第２のプレーンに配置された第２のパッドと接触している、請求項１に記載のプローブカード。
10. 前記第２のパッドは前記第１のパッドを少なくとも部分的に囲む、請求項９に記載のプローブカード。
11. 前記第２のパッドは、前記第１のパッドを取り囲む円形の開口部を備える、請求項９に記載のプローブカード。
12. 前記第２のパッドを第３のパッドに接続する第３のビアを更に備え、前記第３のパッドは前記第１のパッドと同一平面上にある、請求項９に記載のプローブカード。
13. 第２のパッドは接地パッドであり、前記第１のパッドは信号パッドである、請求項９に記載のプローブカード。
14. 前記第１のビアは第３のプレーン内の導体と直接接触しており、前記第２のビアは第４のプレーン内の導体と直接接触しており、
    前記第２のプレーンと前記前記第４のプレーンは、第１及び第３のプレーンの間にある、請求項９に記載のプローブカード。
15. 前記第２のビアは、前記第２の方向に直角なプレーンに沿った断面において台形の形状を有する、請求項５に記載のプローブカード。
16. 前記基板は複数の誘電体層を備え、前記第１のビアはそれぞれの誘電体層内に配置された複数の導電性充填材料のスタックである、請求項１に記載のプローブカード。
17. 前記サブストレートは多層有機（ｍｕｌｔｉｐｌｅ ｌａｙｅｒ ｏｒｇａｎｉｃ、ＭＬＯ）基板である、請求項１６に記載のプローブカード。

Images