KR101345308B1 - 프로브카드 - Google Patents

프로브카드 Download PDF

Info

Publication number
KR101345308B1
KR101345308B1 KR1020110129689A KR20110129689A KR101345308B1 KR 101345308 B1 KR101345308 B1 KR 101345308B1 KR 1020110129689 A KR1020110129689 A KR 1020110129689A KR 20110129689 A KR20110129689 A KR 20110129689A KR 101345308 B1 KR101345308 B1 KR 101345308B1
Authority
KR
South Korea
Prior art keywords
pad
pads
probe
electrically connected
wiring
Prior art date
Application number
KR1020110129689A
Other languages
English (en)
Other versions
KR20130063263A (ko
Inventor
이용구
천성무
이종한
백종율
Original Assignee
주식회사 기가레인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 기가레인 filed Critical 주식회사 기가레인
Priority to KR1020110129689A priority Critical patent/KR101345308B1/ko
Publication of KR20130063263A publication Critical patent/KR20130063263A/ko
Application granted granted Critical
Publication of KR101345308B1 publication Critical patent/KR101345308B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755—Material aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 적어도 하나의 테스트칩의 패드들과 회로기판을 전기적으로 연결하여 상기 적어도 하나의 테스트칩을 테스트하는 프로브카드에 관한 것으로서, 상기 적어도 하나의 테스트칩의 패드들과 전기적으로 접촉하는 복수의 프로브팁(110)과, 상기 프로브팁(110)의 하부에 연결되어 상기 프로브팁(110)과 전기적으로 연결되는 연결패턴(105)과, 상기 연결패턴(105)의 하부에 위치되어 상기 연결패턴(105) 및 상기 프로브팁(110)을 탄성지지하는 탄성패드(101)를 포함하여 구성될 수 있다. 이와 같은 본 발명에 따르면, 웨이퍼의 검사과정에서 프로브카드를 구성하는 프로브팁(110)이 탄성패드(101)의 탄성변형에 의하여 후퇴하였다가 원위치로 복원할 수 있으므로 검사과정에서 프로브팁(110) 또는 이와 접하는 접촉 패드의 손상이 방지될 수 있고, 오버드라이브의 크기가 늘어나므로 보다 정확한 검사가 이루어질 수 있는 장점이 있다.

Description

프로브카드{probe card}
본 발명은 프로브카드에 관한 것으로, 특히 테스트칩의 패드들과의 접촉과정에서 탄성패드의 탄성변형을 통해 승강 가능한 프로브팁이 구비된 프로브카드에 관한 것이다.
일반적으로 반도체 디바이스는 웨이퍼(wafer) 상에 회로 패턴 및 검사를 위한 접촉 패드를 형성하는 패브리케이션(fabrication) 공정과 회로 패턴 및 접촉 패드가 형성된 웨이퍼를 각각의 반도체 칩으로 조립하는 어셈블리(assembly) 공정을 통해서 제조된다.
패브리케이션 공정과 어셈블리 공정 사이에는 웨이퍼 상에 형성된 접촉 패드에 전기 신호를 인가하여 웨이퍼의 전기적 특성을 검사하는 검사 공정이 수행된다. 이 검사 공정은 웨이퍼의 불량을 검사하여 어셈블리 공정 시 불량이 발생한 웨이퍼의 일 부분을 제거하기 위해 수행하는 공정이다.
검사 공정 시에는 웨이퍼에 전기적 신호를 인가하는 테스터라는 검사 장비와 웨이퍼와 테스터 사이의 인터페이스 기능을 수행하는 프로브카드라는 검사 장비가 주로 이용된다. 이 중에서 프로브카드는 테스터로부터 인가되는 전기 신호를 수신하는 회로기판 및 웨이퍼 상에 형성된 접촉 패드와 접촉하는 복수개의 프로브핀을 포함한다.
최근에는 반도체칩이 고집적화됨에 따라 패브리케이션 공정에 의해 웨이퍼에 형성되는 회로 패턴이 고집적되었고, 이에 의해 이웃하는 접촉 패드간의 간격, 즉 피치(pitch)가 매우 좁게 형성되고 있으며, 이와 더불어 프로브카드 역시 다수개의 프로브핀이 고집적된 형태로 만들어지고 있다.
이러한 프로브카드의 각 프로브핀들은 웨이퍼의 접촉 패드와 접하여 전기적으로 연결되는데, 상기 접촉 패드는 일반적으로 알루미늄으로 이루어져 있으며 따라서 공기 중에서 산화알루미늄 막을 생성하기 대문에 전기적 신호를 얻기 위한 접촉을 하기 위해서는 프로브핀이 산화알루미늄 막을 긁어 제거하거나 뚫고 들어가 알루미늄과 접촉해야 한다.
따라서, 프로브핀이 접촉 패드와 전기적으로 연결되기 위해서는 충분한 힘이 필요하게 되는데, 이를 통상 로드(load)라고 한다.
이때, 각각의 접촉 패드와 프로브핀 사이의 거리는 크고 작은 오차에 의해 서로 다르게 형성되므로, 과도한 로드 없이 모든 프로브핀이 각각 이에 대응되는 접촉 패드와 접하기 위해서는 프로브핀이 어느 정도 수축 및 복원될 필요성이 있다. 참고로, 프로브핀이 최대수축하는 길이를 통상 오버 드라이브(OD; over drive)라고 한다.
그러나, 이와 같이 프로브핀이 충분히 탄성변형가능하도록 하기 위해서는 각각의 프로브핀이 탄성변형가능한 구조로 만들어져야 함을 의미하고, 이는 프로브카드의 구조를 복잡하게 하고 또한 제조비용을 상승시키는 문제점이 있다.
또한, 반대로 프로브핀의 오버 드라이브가 강한 경우에는 접촉 패드와 프로브핀 사이의 접촉과정에서 프로브핀 또는 웨이퍼의 접촉 패드가 손상될 우려가 있다.
더불어, 최근에는 반도체 제조기술이 발전함에 따라 원가절감 및 생산성 향상을 위해 웨이퍼의 사이즈가 커지고 보다 많은 수의 칩들이 단일 웨이퍼 기판에 형성되고 있어, 이러한 웨이퍼의 칩들을 검사하기 위한 프로브카드 또한 대형화되고 있는 추세인데, 이와 같이 여러 칩들을 동시 접촉하여 테스트할 수 있는 프로브카드를 멀티파라(multi-para) 프로브카드라고 한다.
이러한 멀티파라 프로브카드의 경우 각각의 프로브핀과 접촉 패드 사이의 오차가 더 커질 확률이 높아지고, 이러한 오차는 프로브핀을 포함하는 프로브카드 각 부품의 평탄도에 큰 영향을 받게 되므로 웨이퍼의 전기적 특성 검사의 정확도가 떨어지게 되는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 각각의 프로브팁의 형상이나 재질의 특성이 아니라 프로브카드의 구조를 통하여 프로브팁의 오버드라이브를 증가시켜 웨이퍼의 전기적 특성 검사가 안정적으로 이루어지도록 하는 것이다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따르면 본 발명은 적어도 하나의 테스트칩의 패드들과 회로기판을 전기적으로 연결하여 상기 적어도 하나의 테스트칩을 테스트하는 프로브카드로서, 상기 적어도 하나의 테스트칩의 패드들과 전기적으로 접촉하는 복수의 프로브팁과, 상기 프로브팁의 하부에 연결되어 상기 프로브팁과 전기적으로 연결되는 연결패턴과, 상기 연결패턴의 하부에 위치되어 상기 연결패턴 및 상기 프로브팁을 탄성지지하는 탄성패드를 포함하여 구성될 수 있다.
상기 탄성패드에는 패드비아홀이 형성되고, 상기 연결패턴은 상기 패드비아홀에 전기적으로 연결될 수 있다.
상기 프로브팁의 하단은 상기 탄성패드의 패드비아홀 가장자리를 벗어난 위치에 구비되고, 상기 프로브팁은 상기 연결패턴을 매개로 상기 패드비아홀과 전기적으로 연결될 수 있다.
상기 탄성패드의 재질은 탄성을 가지는 절연성 고분자 중합체일 수 있다.
상기 프로브팁의 상부면에는 적어도 하나의 돌기가 형성되어 상기 적어도 하나의 테스트칩의 패드들과 전기적으로 접촉될 수 있다.
상기 탄성패드의 하부에는, 하부면에 상기 프로브팁 사이의 피치(pitch)와 다른 피치를 가지는 복수의 제1패드가 형성되고 상기 탄성패드의 패드비아홀과 상기 제1패드 사이를 전기적으로 연결시키는 공간변환부와, 상기 공간변환부의 하부면과 상기 회로기판의 상부면 사이에 결합되어 탄성을 제공하고 상기 제1패드들과 상기 회로기판 사이를 전기적으로 연결시키는 인터포저부가 더 구비될 수 있다.
상기 공간변환부에는 상기 패드비아홀과 전기적으로 연결되는 제1배선이 상부면에 형성되고, 상기 제1배선과 전기적으로 연결되는 제2배선이 다층으로 형성되며, 하부면에 형성된 제2패드들이 상기 제2배선과 전기적으로 연결되는 제1공간변환기와, 하부면에 형성된 상기 1 패드들과 상기 제2패드들을 전기적으로 연결하는 복수의 제1비아홀들이 형성되는 제2공간변환기를 포함할 수 있다.
상기 공간변환부에는, 상기 패드비아홀과 하부면에 형성된 제2패드들을 전기적으로 연결하는 복수의 제1비아홀들이 형성되는 제1공간변환기와, 상기 제2패드와 전기적으로 연결되는 제1배선이 상부면에 형성되고, 상기 제1배선과 전기적으로 연결되는 제2배선이 다층으로 형성되며, 하부면에 형성된 제1패드들이 상기 제2배선과 전기적으로 연결되는 제2공간변환기를 포함할 수 있다.
본 발명에 기술적 사상에 의한 일 실시예에 따른 프로브카드에서는 웨이퍼의 검사과정에서 프로브카드를 구성하는 프로브팁이 탄성패드의 탄성변형에 의하여 후퇴하였다가 원위치로 복원할 수 있으므로 검사과정에서 프로브팁 또는 이와 접하는 접촉 패드의 손상이 방지될 수 있고, 오버드라이브의 크기가 늘어나므로 보다 정확한 검사가 이루어질 수 있는 효과가 있다.
또한, 본 발명 일 실시예에 의한 프로브카드에서는 각각의 프로브팁의 재질이나 구조의 특성에 의해 탄성변형이 가능한 것이 아니라 이를 지지하는 탄성패드의 탄성변형을 통하여 프로브팁의 승강을 가능하게 하므로, 복수개의 프로브팁을 탄성변형가능하도록 제조하는 것에 비하여 프로브팁카드의 제조비용이 상대적으로 줄어드는 효과도 있다.
그리고, 본 발명 일 실시예에 의한 프로브카드에서는 탄성패드의 탄성변형에 의하여 프로브팁의 오버드라이브의 크기가 늘어나므로 프로브카드를 구성하는 각 부품의 평탄도에 영향을 덜 받게 되고, 이에 따라 멀티파라 프로브카드 구현에 유리한 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브카드의 단면도이다.
도 2는 본 발명의 기술적 사상에 의한 다른 일 실시예에 따른 프로브카드의 단면도이다.
도 3은 본 발명의 기술적 사상에 의한 다른 일 실시예에 따른 프로브카드의 단면도이다.
도 4은 본 발명의 기술적 사상에 의한 다른 일 실시예에 따른 프로브카드의 단면도이다.
도 5은 본 발명의 기술적 사상에 의한 다른 일 실시예에 따른 프로브카드의 단면도이다.
도 6은 본 발명의 기술적 사상에 의한 다른 일 실시예에 따른 프로브카드의 단면도이다.
도 7은 본 발명의 기술적 사상에 의한 다른 일 실시예에 따른 프로브카드의 단면도이다.
도 8은 본 발명의 기술적 사상에 의한 다른 일 실시예에 따른 프로브카드의 단면도이다.
도 9는 도 1의 실시예에 따른 프로브카드가 상대물과 접촉하는 모습을 보인 단면도이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브카드의 단면도이다.
도 1을 참조하면, 프로브카드(100)는 적어도 하나의 테스트칩(미도시)의 패드들과 회로기판(150)을 전기적으로 연결하여 상기 적어도 하나의 테스트칩을 테스트할 수 있다. 즉, 프로브카드(100)는 하나의 테스트칩을 테스트할 수도 있고 복수의 테스트칩들을 한번에 테스트할 수도 있다.
상기 테스트칩의 패드들 각각은 판형의 패드 또는 솔더볼 형태의 패드일 수 있다. 다만, 본 발명이 이 경우에 한정되는 것은 아니며, 상기 테스트칩의 패드들은 다른 형상을 가질 수도 있다. 프로브카드(100)는 탄성패드(101), 복수의 프로브팁(110), 공간변환부(120, 130) 및 인터포저부(140)를 포함할 수 있다.
먼저 상기 탄성패드(101)에 대해 설명하면, 상기 탄성패드(101)는 검사과정에서 프로브팁(110)이 어느 정도 승강될 수 있도록 탄성변형되는 것으로, 상기 프로브팁(110)의 하방에 위치된다. 상기 탄성패드(101)는 아래에서 설명될 공간변환부(120, 130)와 마찬가지로 판상으로 구성되고, 탄성재질로 만들어지는데 예를 들어, 실리콘 러버(silicone rubber)와 같은 탄성을 가진 절연성 고분자 중합체일 수 있다.
상기 탄성패드(101)에는 패드비아홀(103)이 형성된다. 상기 패드비아홀(103)은 상기 탄성패드(101)를 관통하여 형성되는 것으로, 프로브팁(110)의 개수에 대응하여 다수개가 형성된다. 상기 패드비아홀(103)은 아래에서 설명될 연결패턴(105) 및 제1공간변환기(120)의 제1배선과 전기적으로 연결된다. 상기 패드비아홀(103)은 전도성 물질로 채워질 수 있다. 참고로, 도 3에는 도 1의 일 실시예에서 패드비아홀(103) 내부에 전도성 물질이 생략되고 도금된 상태의 실시예가 도시되어 있다. 이에 따라 패드비아홀(103)에는 빈 공간(102')이 형성된다. 또한, 경우에 따라 상기 패드비아홀(103)이 생략되고 상기 연결패턴(105)이 상기 탄성패드(101)를 관통하거나 우회하는 방식으로 공간변환부(120, 130)와 직접 전기적으로 연결될 수도 있다.
상기 탄성패드(101)의 상면에는 연결패턴(105)이 형성된다. 상기 연결패턴(105)은 상기 패드비아홀(103)과 프로브팁(110)의 전기적 연결을 위한 것으로, 상기 탄성패드(101)의 패드비아홀(103)에 적어도 그 일단이 접하도록 형성된다. 상기 연결패턴(105)은 상기 탄성패드(101)의 상면에 시드레이어(seed layer, 미도시)를 증착한 후에 포토리소그래피(photolithography) 공정을 통하여 형성될 수 있다.
이때, 상기 연결패턴(105)은 그 일단이 상기 패드비아홀(103)에 접하고 타단은 상기 패드비아홀(103)의 가장자리 외측으로 연장되도록 형성된다. 이는 상기 연결패턴(105)에 결합될 프로브팁(110)이 상기 패드비아홀(103)을 벗어난 위치에 구비될 수 있도록 하기 위한 것이다.
상기 연결패턴(105)에는 프로브팁(110)이 구비된다. 상기 프로브팁(110)은 상기 연결패턴(105)에 연결되는 것으로, 상기 연결패턴(105)을 매개로 하여 상기 패드비아홀(103)과 전기적으로 연결된다. 동시에, 상기 프로브팁(110)은 상기 테스트칩의 패드 표면에 형성된 산화막을 관통하여 상기 테스트칩의 패드와 전기적으로 연결되는 부분이다.
상기 프로브팁(110)은 상기 연결패턴(105)의 상면에 형성되는데, 상기 패드비아홀(103)의 가장자리를 벗어난 위치에 그 하단이 고정된다. 이는 상기 프로브팁(110)이 패드비아홀(103)이 아니라 탄성패드(101)에 의해 탄성지지될 수 있도록 하기 위한 것으로, 이를 위해, 도 1에서 보듯이, 패드비아홀(103)에 가까운 위치에 있는 상기 프로브팁(110)의 일측면(K)이 패드비아홀(103)을 완전히 벗어난 위치에 있도록 되는 것이 바람직하다.
이에 따라 상기 프로브카드(100)와 테스트칩의 패드표면이 접하는 과정에서 탄성패드(101)가 수축되는 방향으로 탄성변형됨에 따라 프로브팁(110)은 하강할 수 있고, 테스트 후에는 원위치로 복귀할 수 있게 된다. 이때, 상기 프로브팁(110) 사이의 피치(pitch)는 상기 테스트칩의 패드들 사이의 피치와 동일할 수 있다.
한편, 프로브팁(110)은 상부면에 적어도 하나의 돌기(115)가 형성되어 상기 테스트칩의 패드들과 전기적으로 접촉할 수 있다. 즉, 프로브팁(110)의 상부면에 형성된 돌기(115)는 상기 테스트칩의 패드 표면에 형성된 산화막을 관통하여 상기 테스트칩의 패드와 전기적으로 연결될 수 있다. 본 발명의 기술적 사상에 의한 일 실시예에 의할 경우, 프로브팁(110)의 상부면에 돌기(115)가 형성되어 돌기(115)가 상기 테스트칩의 패드의 산화막을 관통하거나 파괴하므로 돌기(115)가 먼저 상기 테스트칩의 패드와 전기적으로 접촉할 수 있다.
상기 돌기(115)만을 통하여 상기 테스트칩의 패드와 용이하게 전기적인 접촉이 가능하다면 추가적인 압력을 가하여 프로브팁(110)의 상부면이 상기 테스트칩 패드의 산화막을 파괴시키지 않을 수 있다. 또는, 돌기(115)가 상기 테스트칩의 패드와 전기적으로 접촉한 이후에도 추가적인 압력을 가하여 상기 테스트칩 패드의 산화막을 파괴함으로써 프로브팁(110)의 상부면도 상기 테스트칩의 패드에 전기적으로 접촉하도록 할 수도 있다.
이때, 상기 돌기(115)의 형상은 다양하게 형성될 수 있는데, 예를 들어, 사각기둥 형상이나, 삼각뿔 형상 또는 볼 형상을 가질 수 있다.
다음으로 공간변환부(120, 130)에 대해 설명하면, 상기 공간변환부(120, 130)는 상부면에 상기 탄성패드(101)의 하부면이 결합되고, 하부면에 복수의 제1패드들(137)이 형성되며, 이에 따라 탄성패드(101)의 패드비아홀(103)과 상기 제1패드들(137) 사이가 전기적으로 연결될 수 있다.
상기 제1패드들(137) 사이의 피치는 프로브팁(110) 사이의 피치와 상이할 수 있다. 예를 들어, 상기 제1패드들(137) 사이의 피치는 회로기판(150)의 패드들 사이의 피치와 동일할 수 있다. 그러므로, 협피치의 상기 테스트칩 패드들과 회로기판을 전기적으로 연결하기 위하여, 공간변환부(120, 130)는 상기 전기적으로 연결되는 경로의 피치를 조정할 수 있다.
상기 공간변환부(120, 130)는 제1공간변환기(120) 및 제2공간변환기(130)를 포함할 수 있다. 제1공간변환기(120)는 상부면에 제1배선(도면부호 부여 않음)이 형성되고, 하부면에 제2패드들(127)이 형성되며, 상부면과 하부면 사이에는 제2배선(도면부호 부여 않음)이 다층으로 형성될 수 있다. 상기 제1배선은 프로브팁(110)의 하단과 전기적으로 연결되고, 상기 제2배선은 상기 제1배선 및 상기 제2패드(127)와 전기적으로 연결될 수 있다. 상기 다층으로 형성된 제2배선들 사이에는 폴리이미드 필름과 같은 절연물질이 형성될 수 있다.
상기 제2공간변환기(130)는 상부면이 제1공간변환기(120)의 하부면과 결합하고 하부면에 상기 제1패드들(137)이 형성되며, 제1공간변환기(120)의 상기 제2패드들과 상기 제1패드들(137)을 전기적으로 연결하는 복수의 제1비아홀들(135)이 형성될 수 있다. 이하에서 비아홀이라 함은 TSV(Through Silicon Via)를 의미할 수 있다. 제1비아홀들(135)은 전도성 물질로 채워질 수 있다. 제2공간변환기(130)는 제1비아홀들(135)이 형성된 실리콘 웨이퍼일 수 있다.
제1공간변환기(120)에서도 상기 제1배선과 상기 제2배선을 전기적으로 연결하고 상기 제2배선과 상기 제2패드들(127)을 전기적으로 연결하기 위하여 복수의 비아홀들이 형성될 수 있다. 예를 들어, 제1공간변환기(120)에는 상기 제1배선과 상기 제2배선을 전기적으로 연결하는 제2비아홀(미도시) 및 상기 제2배선과 상기 제2패드들(127)을 전기적으로 연결하는 제3비아홀(미도시)이 형성될 수 있다. 상기 제2비아홀 및 상기 제3비아홀은 패드비아홀(103) 및 제1비아홀(135)과 마찬가지로 전도성 물질로 채워질 수 있다.
인터포저부(140)는 공간변환부(120, 130)의 하부면, 즉 제2공간변환기(130)의 하부면과 회로기판(150)의 상부면 사이에 결합되어 탄성을 제공하면서 상기 제1패드들(137)과 회로기판(150)을 전기적으로 연결할 수 있다. 인터포저부(140)는 프레임(141) 및 프레임(141)에 삽입되는 복수의 인터포저들(143)을 포함할 수 있다. 프레임(141)은 공간변환부(120, 130)를 지지할 수 있다. 인터포저들(143)은 프레임(141)에 형성된 홀 내부에 위치하여 공간변환부(120, 130)를 지지하고, 상기 제1패드들(137)과 회로기판(150) 사이에 전기적으로 연결되며, 탄성력을 제공할 수 있다. 인터포저(143)는 포고핀, 상단과 하단 사이에 곡선형상을 가지는 핀 또는 상단과 하단 사이에 지그재그 형상을 가지는 핀 등과 같이 탄성을 제공하는 핀일 수 있다. 다만, 본 발명의 인터포저(143)가 이 경우에 한정되는 것은 아니며, 인터포저(143)는 탄성을 제공할 수 있다면 다른 형상을 가질 수도 있다.
회로기판(150)은 인터포저부(140)를 지지하고, 인터포저(143)들과 전기적으로 연결되어 테스트 신호를 전송할 수 있다. 즉, 회로기판(150)은 상기 인가된 테스트 신호를 인터포저(143)들로 전달하고, 인터포저(143)들은 상기 테스트 신호를 제2공간변환기(130)로 전달할 수 있다. 제2공간변환기(130)는 제2공간변환기(130)의 하단에 형성된 상기 제1패드들(137)을 통하여 상기 테스트 신호를 전달받고, 제1비아홀(135)들을 통하여 상기 제2패드(127)로 상기 테스트 신호를 전달할 수 있다. 그리고, 제1공간변환기(120)는 상기 제2패드(127)로부터 상기 제2배선을 통하여 상기 제1배선으로 상기 테스트 신호를 전달하고, 상기 제1배선은 상기 패드비아홀(103) 및 연결패턴(105)을 통하여 최종적으로 프로브팁(110)으로 상기 테스트 신호를 전달하게 된다. 그리고, 상기 프로브팁(110)은 상부면에 형성된 돌기들(115) 및 상부면 중 적어도 하나를 통하여 접촉된 테스트칩의 패드들로 상기 테스트 신호를 전달함으로써 테스트가 이루어지게 된다.
도 2는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 프로브카드의 단면도이다.
프로브카드(100)는 적어도 하나의 테스트칩(미도시)의 패드들과 회로기판(150)을 전기적으로 연결하여 상기 적어도 하나의 테스트칩을 테스트할 수 있다. 즉, 프로브카드(100)는 하나의 테스트칩을 테스트할 수도 있고 복수의 테스트칩들을 한번에 테스트할 수도 있다. 상기 테스트칩의 패드들 각각은 판형의 패드 또는 솔더볼 형태의 패드일 수 있다. 다만, 본 발명이 이 경우에 한정되는 것은 아니며, 상기 테스트칩의 패드들은 다른 형상을 가질 수도 있다. 프로브카드(100)는 복수의 프로브팁(110)들(110), 공간변환부(120, 130) 및 인터포저부(140)를 포함할 수 있다.
먼저 상기 탄성패드(101)에 대해 설명하면, 상기 탄성패드(101)는 검사과정에서 프로브팁(110)이 어느 정도 승강될 수 있도록 탄성변형되는 것으로, 상기 프로브팁(110)의 하방에 위치된다. 상기 탄성패드(101)는 아래에서 설명될 공간변환부(120, 130)와 마찬가지로 판상으로 구성되고, 탄성재질로 만들어지는데 예를 들어, 실리콘 러버(silicone rubber)와 같은 탄성을 가진 절연성 고분자 중합체일 수 있다.
상기 탄성패드(101)에는 패드비아홀(103)이 형성된다. 상기 패드비아홀(103)은 상기 탄성패드(101)를 관통하여 형성되는 것으로, 프로브팁(110)의 개수에 대응하여 다수개가 형성된다. 상기 패드비아홀(103)은 아래에서 설명될 연결패턴(105) 및 제1공간변환기(120)의 제1배선과 전기적으로 연결된다. 상기 패드비아홀(103)은 전도성 물질로 채워질 수 있다. 참고로, 도 4에는 도 2의 일 실시예에서 패드비아홀(103) 내부에 전도성 물질이 생략되고 도금된 상태의 실시예가 도시되어 있다. 이에 따라 패드비아홀(103)에는 빈 공간(102')이 형성된다.
상기 탄성패드(101)의 상면에는 연결패턴(105)이 형성된다. 상기 연결패턴(105)은 상기 패드비아홀(103)과 프로브팁(110)의 전기적 연결을 위한 것으로, 상기 탄성패드(101)의 비아홀에 적어도 그 일단이 접하도록 형성된다. 상기 연결패턴(105)은 상기 탄성패드(101)의 상면에 시드레이어(seed layer, 미도시)를 증착한 후에 포토리소그래피(photolithography) 공정을 통하여 형성될 수 있다.
이때, 상기 연결패턴(105)은 그 일단이 상기 패드비아홀(103)에 접하고 타단은 상기 패드비아홀(103)의 가장자리 외측으로 연장되도록 형성된다. 이는 상기 연결패턴(105)에 결합될 프로브팁(110)이 상기 패드비아홀(103)을 벗어난 위치에 구비될 수 있도록 하기 위한 것이다.
상기 연결패턴(105)에는 프로브팁(110)이 구비된다. 상기 프로브팁(110)은 상기 연결패턴(105)에 연결되는 것으로, 상기 연결패턴(105)을 매개로 하여 상기 패드비아홀(103)과 전기적으로 연결된다. 동시에, 상기 프로브팁(110)은 상기 테스트칩의 패드 표면에 형성된 산화막을 관통하여 상기 테스트칩의 패드와 전기적으로 연결되는 부분이다.
상기 프로브팁(110)은 상기 연결패턴(105)의 상면에 형성되는데, 상기 패드비아홀(103)의 가장자리를 벗어난 위치에 그 하단이 고정된다. 이는 상기 프로브팁(110)이 패드비아홀(103)이 아니라 탄성패드(101)에 의해 탄성지지될 수 있도록 하기 위한 것으로, 이를 위해, 도 1에서 보듯이, 패드비아홀(103)에 가까운 위치에 있는 상기 프로브팁(110)의 일측면(K)이 패드비아홀(103)을 완전히 벗어난 위치에 있도록 되는 것이 바람직하다.
이에 따라 상기 프로브카드와 테스트칩의 패드표면이 접하는 과정에서 탄성패드(101)의 탄성변형에 따라 프로브팁(110)은 하강할 수 있고, 테스트 후에는 원위치로 복귀할 수 있게 된다. 이때, 상기 프로브팁(110) 사이의 피치(pitch)는 상기 테스트칩의 패드들 사이의 피치와 동일할 수 있다.
한편, 프로브팁(110)들(110)은 상부면에 적어도 하나의 돌기(115)가 형성되어 상기 테스트칩의 패드들과 전기적으로 접촉할 수 있다. 프로브팁(110)들(110) 사이의 피치(pitch)는 상기 테스트칩의 패드들 사이의 피치와 동일할 수 있다. 프로브팁(110)의 상부면에 형성된 돌기(115)는 상기 테스트칩의 패드 표면에 형성된 산화막을 관통하여 상기 테스트칩의 패드와 전기적으로 연결될 수 있다.
공간변환부(120, 130)는 그 상부면에 상기 탄성패드(101)의 하부면이 결합되고, 하부면에는 복수의 제1패드들(137)이 형성되어, 탄성패드(101)의 패드비아홀(103)과 상기 제1패드들(137)이 전기적으로 연결될 수 있다. 상기 제1패드들(137) 사이의 피치는 프로브팁(110)들(110) 사이의 피치와 상이할 수 있다. 예를 들어, 상기 제1패드들(137) 사이의 피치는 회로기판(150)의 패드들 사이의 피치와 동일할 수 있다. 그러므로, 협피치의 상기 테스트칩 패드들과 회로기판을 전기적으로 연결하기 위하여, 공간변환부(120, 130)는 상기 전기적으로 연결되는 경로의 피치를 조정할 수 있다.
공간변환부(120, 130)는 제1공간변환기(120) 및 제2공간변환기(130)를 포함할 수 있다. 제1공간변환기(120)는 상부면이 탄성패드(101)의 하부면과 결합하고 하부면에 제2패드들(127)이 형성되며, 탄성패드(101)의 패드비아홀(103)과 상기 제2패드들(127)을 전기적으로 연결하는 복수의 제1비아홀들(125)이 형성될 수 있다. 제1비아홀들(125)은 전도성 물질로 채워질 수 있다. 제1공간변환기(120)는 제1비아홀들(125)이 형성된 실리콘 웨이퍼일 수 있다.
제2공간변환기(130)는 상부면에 제1배선(도면부호 부여 않음)이 형성되고, 하부면에 상기 제1패드들(137)이 형성되며, 상부면과 하부면 사이에는 제2배선(도면부호 부여 않음)이 다층으로 형성될 수 있다. 상기 제1배선은 제1공간변환기(120)의 하부면에 형성된 상기 제2패드들(127)과 전기적으로 연결되고, 상기 제2배선은 상기 제1배선 및 상기 제1패드(137)와 전기적으로 연결될 수 있다. 상기 다층으로 형성된 제2배선들 사이에는 폴리이미드 필름과 같은 절연물질이 형성될 수 있다.
제2공간변환기(130)에는 상기 제1배선과 상기 제2배선을 전기적으로 연결하고 상기 제2배선과 상기 제2패드들(127)을 전기적으로 연결하기 위하여 복수의 비아홀(도시되지 않음)들이 형성될 수 있다. 예를 들어, 제2공간변환기(130)는 상기 제1배선과 상기 제2배선을 전기적으로 연결하는 제2비아홀들 및 상기 제2배선과 상기 제1패드들(137)을 전기적으로 연결하는 제3비아홀들이 형성될 수 있다. 상기 제2비아홀들 및 상기 제 3 비아홀들은 전도성 물질로 채워질 수 있다.
인터포저부(140)는 공간변환부(120, 130)의 하부면, 즉 제2공간변환기(130)의 하부면과 회로기판(150)의 상부면 사이에 결합되어 탄성을 제공하면서 상기 제1패드들(137)과 회로기판(150)을 전기적으로 연결할 수 있다. 인터포저부(140)는 프레임(141) 및 프레임(141)에 삽입되는 복수의 인터포저들(143)을 포함할 수 있다. 프레임(141) 및 인터포저들(143)은 도 1과 관련하여 설명한 프레임(141) 및 인터포저들(143)과 동일하므로, 이하 상세한 설명을 생략한다.
회로기판(150)은 인터포저부(140)를 지지하고, 인터포저(143)들과 전기적으로 연결되어 테스트 신호를 전송할 수 있다. 즉, 회로기판(150)은 상기 인가된 테스트 신호를 인터포저(143)들로 전달하고, 인터포저(143)들은 상기 테스트 신호를 제2공간변환기(130)로 전달할 수 있다. 제2공간 변환기(130)는 제2공간 변환기(130)의 하단에 형성된 상기 제1패드들(137)을 통하여 상기 테스트 신호를 전달받아 상기 제2배선을 통하여 상기 제1배선으로 상기 테스트 신호를 전달할 수 있다. 제1공간변환기(120)는 상기 제1배선과 전기적으로 연결된 제2패드(127)를 통하여 상기 테스트 신호를 전달받고, 제1비아홀(125)들을 통하여 패드비아홀(103)로 전달된다. 그리고 패드비아홀(103)에 연결된 연결패턴(105)을 거쳐 최종적으로 프로브팁(110)으로 상기 테스트 신호를 전달할 수 있다. 그리고, 프로브팁(110)은 상부면에 형성된 돌기들(115) 및 상부면 중 적어도 하나를 통하여 접촉된 테스트칩의 패드들로 상기 테스트 신호를 전달할 수 있다.
한편, 도 5 내지 도 8에는 상기한 도 1 내지 도 4의 실시예에서 프로브팁(110)의 상부면에 돌기(115)가 생략된 실시예가 도시되어 있다. 이는, 앞서 설명한 바와 같이, 탄성패드(101)에 의하여 프로브팁(110)의 오버드라이브가 충분히 확보될 수 있으므로, 별도의 돌기(115)가 없는 경우에도 프로브팁(110)의 승강에 의하여 상기 프로브팁(110)은 상기 테스트칩의 패드 표면에 형성된 산화막을 관통하여 상기 테스트칩의 패드와 전기적으로 연결될 수 있기 때문이다.
다음으로, 본 발명 실시예를 이용하여 테스트칩을 검사하는 과정을 설명하기로 한다.
먼저, 상기 프로브카드(100)의 프로브팁(110)에는 테스트칩이 접하게 된다. 보다 정확하게는, 상기 테스트칩의 패드와 프로브팁(110)이 접하여 전기적으로 연결되는데, 이 과정에서 상기 프로브팁(110)의 돌기(115)가 상기 테스트칩의 패드 표면에 형성된 산화막을 관통하여 상기 테스트칩의 패드와 전기적으로 연결될 수 있다.
도 9에는 상기 프로브카드(100)과 테스트칩이 접촉된 모습이 도시되어 있는데, 이에 보듯이, 상기 테스트칩과 프로브카드(100)의 프로브팁(110)이 접하면 그 압력이 탄성패드(101)에 전해지고, 탄성패드(101)는 압축되는 방향으로 탄성변형되면서 프로브팁(110)이 후퇴하게 된다. 이에 따라 과도한 로드에 의하여 프로브팁(110) 또는 테스트칩의 패드가 손상되는 것이 방지될 수 있고, 다수의 프로브팁(110)과 패드 사이의 거리에 오차가 있는 경우에도 프로브팁(110)의 후퇴에 의하여 그 차이가 보상될 수 있어 각각의 프로브팁(110)과 패드 사이의 연결이 가능해질 수 있다.
이와 같이 프로브팁(110)과 패드 사이가 전기적으로 연결되면, 프로브카드(100)를 매개로 하여 상기 테스트칩과 회로기판(150) 사이가 전기적으로 연결된다. 보다 구체적으로는, 회로기판(150)은 상기 인가된 테스트 신호를 인터포저(143)들로 전달하고, 인터포저(143)들은 상기 테스트 신호를 제2공간변환기(130)로 전달할 수 있다. 제2공간변환기(130)는 제2공간변환기(130)의 하단에 형성된 상기 제1패드들(137)을 통하여 상기 테스트 신호를 전달받고, 제1비아홀(135)들을 통하여 상기 제2패드(127)로 상기 테스트 신호를 전달할 수 있다. 그리고, 제1공간변환기(120)는 상기 제2패드(127)로부터 상기 제2배선을 통하여 상기 제1배선으로 상기 테스트 신호를 전달하고, 상기 제1배선은 상기 패드비아홀(103) 및 연결패턴(105)을 통하여 최종적으로 프로브팁(110)으로 상기 테스트 신호를 전달하게 된다. 그리고, 상기 프로브팁(110)은 상부면에 형성된 돌기들(115) 및 상부면 중 적어도 하나를 통하여 접촉된 테스트칩의 패드들로 상기 테스트 신호를 전달함으로써 테스트가 이루어지게 된다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (8)

  1. 적어도 하나의 테스트칩의 패드들과 회로기판을 전기적으로 연결하여 상기 적어도 하나의 테스트칩을 테스트하는 프로브카드에 있어서,
    상기 적어도 하나의 테스트칩의 패드들과 전기적으로 접촉하는 복수의 프로브팁과,
    상기 프로브팁 각각의 하부에 연결되어 상기 프로브팁과 전기적으로 연결되는 연결패턴과,
    상기 복수의 연결패턴의 하부에 위치되어 상기 연결패턴 및 상기 프로브팁을 탄성지지하는 판상의 탄성패드를 포함하고,
    상기 탄성패드에는 복수의 패드비아홀이 형성되고, 상기 연결패턴 각각은 상기 복수의 패드비아홀에 전기적으로 연결되도록 구성되고,
    상기 프로브팁의 하단은 상기 탄성패드의 패드비아홀 가장자리를 벗어난 위치에 구비되고, 상기 프로브팁은 상기 연결패턴을 매개로 상기 패드비아홀과 전기적으로 연결됨을 특징으로 하는 프로브카드.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서, 상기 탄성패드의 재질은 탄성을 가진 절연성 고분자 중합체임을 특징으로 하는 프로브카드.
  5. 제 1 항에 있어서, 상기 프로브팁의 상부면에는 적어도 하나의 돌기가 형성되어 상기 적어도 하나의 테스트칩의 패드들과 전기적으로 접촉됨을 특징으로 하는 프로브카드.
  6. 제 1 항에 있어서, 상기 탄성패드의 하부에는,
    하부면에 상기 프로브팁 사이의 피치(pitch)와 다른 피치를 가지는 복수의 제1패드가 형성되고 상기 탄성패드의 패드비아홀과 상기 제1패드 사이를 전기적으로 연결시키는 공간변환부와,
    상기 공간변환부의 하부면과 상기 회로기판의 상부면 사이에 결합되어 탄성을 제공하고 상기 제1패드들과 상기 회로기판 사이를 전기적으로 연결시키는 인터포저부가 더 구비됨을 특징으로 하는 프로브카드.
  7. 제 6 항에 있어서, 상기 공간변환부에는,
    상기 패드비아홀과 전기적으로 연결되는 제1배선이 상부면에 형성되고, 상기 제1배선과 전기적으로 연결되는 제2배선이 다층으로 형성되며, 하부면에 형성된 제2패드들이 상기 제2배선과 전기적으로 연결되는 제1공간변환기와,
    하부면에 형성된 상기 제1패드들과 상기 제2패드들을 전기적으로 연결하는 복수의 제1비아홀들이 형성되는 제2공간변환기를 포함하는 것을 특징으로 하는 프로브카드.
  8. 제 6 항에 있어서, 상기 공간변환부에는,
    상기 패드비아홀과 하부면에 형성된 제2패드들을 전기적으로 연결하는 복수의 제1비아홀들이 형성되는 제1공간변환기와,
    상기 제2패드와 전기적으로 연결되는 제1배선이 상부면에 형성되고, 상기 제1배선과 전기적으로 연결되는 제2배선이 다층으로 형성되며, 하부면에 형성된 제1패드들이 상기 제2배선과 전기적으로 연결되는 제2공간변환기를 포함하는 것을 특징으로 하는 프로브카드.
KR1020110129689A 2011-12-06 2011-12-06 프로브카드 KR101345308B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110129689A KR101345308B1 (ko) 2011-12-06 2011-12-06 프로브카드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110129689A KR101345308B1 (ko) 2011-12-06 2011-12-06 프로브카드

Publications (2)

Publication Number Publication Date
KR20130063263A KR20130063263A (ko) 2013-06-14
KR101345308B1 true KR101345308B1 (ko) 2013-12-27

Family

ID=48860666

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110129689A KR101345308B1 (ko) 2011-12-06 2011-12-06 프로브카드

Country Status (1)

Country Link
KR (1) KR101345308B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200104061A (ko) * 2019-02-26 2020-09-03 (주)포인트엔지니어링 프로브 카드용 가이드 플레이트 및 이를 구비한 프로브 카드
KR102520449B1 (ko) * 2021-04-29 2023-05-03 (주)샘씨엔에스 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기
KR102616036B1 (ko) * 2021-07-30 2023-12-19 임훈 웨이퍼 검사를 위한 프로브 장치
KR102644473B1 (ko) * 2021-08-27 2024-03-07 주식회사 티에스이 반도체 패키지의 테스트 장치
KR20230087985A (ko) 2021-12-10 2023-06-19 주식회사 코리아 인스트루먼트 탄성 지지편을 구비하는 버티컬 프로브
KR20230091492A (ko) 2021-12-16 2023-06-23 주식회사 코리아 인스트루먼트 버티컬 프로브용 가이드장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048497B1 (ko) * 2010-07-19 2011-07-12 (주) 마이크로프랜드 프로브 카드 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048497B1 (ko) * 2010-07-19 2011-07-12 (주) 마이크로프랜드 프로브 카드 및 그 제조방법

Also Published As

Publication number Publication date
KR20130063263A (ko) 2013-06-14

Similar Documents

Publication Publication Date Title
KR101270591B1 (ko) 프로브 카드
KR101339493B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
TWI483327B (zh) 半導體裝置及其測試方法
US11204369B2 (en) Semiconductor device test socket
US6984996B2 (en) Wafer probing that conditions devices for flip-chip bonding
KR101345308B1 (ko) 프로브카드
US7750651B2 (en) Wafer level test probe card
KR101045671B1 (ko) 공간 변환기를 포함하는 프로브 카드
KR101496081B1 (ko) 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체의 제조방법
KR102163321B1 (ko) 프로브 카드 및 그 제조 방법
US11199578B2 (en) Testing apparatus and testing method
CN110531125B (zh) 空间转换器、探针卡及其制造方法
US7535239B1 (en) Probe card configured for interchangeable heads
KR20150081607A (ko) 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체 및 그의 제조방법
TWI743171B (zh) 用於探針卡之空間轉換器及相關之系統及方法
KR101043468B1 (ko) 프로브 기판 및 이를 구비하는 프로브 카드
JP2023507917A (ja) 自動テスト機器用のプローブカード内の同軸ビア配置
JP2023507916A (ja) 自動テスト機器用のプローブカード内の移設されたビア配置
KR101280419B1 (ko) 프로브카드
KR101441015B1 (ko) 웨이퍼 칩 검사용 프로브 카드
KR100720122B1 (ko) 반도체 웨이퍼 검사기의 프로브 장치
JP2011038930A (ja) プローブカード及び被検査装置のテスト方法
KR200423446Y1 (ko) 프로브 카드
KR100961457B1 (ko) 프로브 기판과 프로브 기판의 제조 방법
KR100679167B1 (ko) 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190909

Year of fee payment: 7