KR102520449B1 - 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기 - Google Patents

프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기 Download PDF

Info

Publication number
KR102520449B1
KR102520449B1 KR1020210056092A KR20210056092A KR102520449B1 KR 102520449 B1 KR102520449 B1 KR 102520449B1 KR 1020210056092 A KR1020210056092 A KR 1020210056092A KR 20210056092 A KR20210056092 A KR 20210056092A KR 102520449 B1 KR102520449 B1 KR 102520449B1
Authority
KR
South Korea
Prior art keywords
via hole
layer
wiring pattern
probe card
pattern layer
Prior art date
Application number
KR1020210056092A
Other languages
English (en)
Other versions
KR20220148682A (ko
Inventor
이승진
정두연
고대진
정정영
김진호
김경은
홍예린
이대형
Original Assignee
(주)샘씨엔에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)샘씨엔에스 filed Critical (주)샘씨엔에스
Priority to KR1020210056092A priority Critical patent/KR102520449B1/ko
Publication of KR20220148682A publication Critical patent/KR20220148682A/ko
Application granted granted Critical
Publication of KR102520449B1 publication Critical patent/KR102520449B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 프로브 카드용 공간 변환기에 관한 것으로서, 제 1 주면 및 상기 제 1 주면에 반대되는 제 2 면을 갖는 세라믹 기판을 제공하는 단계; 상기 세라믹 기판의 상기 제 1 주면 상에 절연층과 배선 패턴층을 적어도 1회 이상 교대로 적층하여 다층 배선층을 형성하는 단계; 상기 다층 배선층 중 단선 결함 경로 상의 제 1 배선 패턴층과 제 2 배선 패턴층 각각에 대하여, 최상부 절연층으로부터 상기 제 1 배선 패턴층의 상부 표면과 상기 제 2 배선 패턴층의 상부 표면을 각각 노출시키는 제 1 비아 홀 및 제 2 비아 홀을 형성하는 단계; 및 상기 제 1 비아 홀과 상기 제 2 비아 홀을 채우면서 상기 최상부 절연층 상에서 연결되는 도전성 배선 구조체를 형성하여, 우회 도전성 경로를 형성하는 단계를 포함할 수 있다.

Description

프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기{Method of repairing space transformer for probe card and space transformer using the same}
본 발명은 반도체 테스트 장치에 관한 것으로서, 더욱 상세하게는 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기에 관한 것이다.
일반적으로, 메모리 같은 복수의 반도체 소자가 형성된 웨이퍼의 전기적 불량 검사에 프로브 카드(probe card)가 이용되고 있다. 상기 프로브 카드는, 테스터와 연결된 인쇄 회로 기판과 테스트될 웨이퍼의 반도체 소자들(Device Under Test; DUT)에 접속하는 다수의 프로브들 사이에 배치되어 전원과 신호의 중계를 위한 인터포저인 공간 변환기(space transformer; STF라고도 함)를 갖는다.
상기 공간 변환기를 이용한 전기적 불량 검사에서는, 다수의 프로브 핀을 상기 DUT의 접속 단자에 접촉시킨 후, 상기 테스터와 상기 반도체 소자 사이에 전원과 시험에 필요한 각종 신호를 입·출력함에 의해서, 상기 DUT의 단선과 단락(Open or Short)과 같은 불량이나 처리 오류를 판단할 수 있도록 되어 있다.
그런데, 최근에는 상기 반도체 소자의 전기 검사의 처리량을 증대시키기 위해서, 검사 대상이 되는 DUT를 웨이퍼 레벨 전체에 대하여 일괄적으로 동시에 검사하는 것이 요구되고 있다. 상기 반도체 소자의 고집적화됨에 따라, 상기 반도체 소자의 전극 패드간 피치가 더욱 미세화됨에 되고, 그에 따라 상기 프로브들의 피치도 더욱 감소되고 있다. 이러한 반도체 소자의 고집적화에 대응하여, 상기 공간 변환기에서 프로브들의 신뢰성 있는 접촉을 확보하기 위해, 상기 STF의 배선층은 피치 변환을 위해 점차 다층화되고 있다. 상기 배선층은 세라믹 기판 상에 절연층과 배선층을 교대로 반복 적층함으로써 제조될 수 있다. 이와 같이, 상기 절연층과 상기 배선층을 교대로 반복 적층하는 공정 중에 서로 다른 배선층 사이의 단선 불량이 발생할 수 있다.
종래에는 이러한 배선층간 접촉 불량 발생 시 해당 층을 제거하거나 전체 층을 제거한 다음 다시 절연층과 배선층을 형성하여 상기 단선에 의한 불량을 리페어하고 있다. 그러나, 이러한 종래의 리페어 공정은 번거롭고 많은 공정 시간을 소요하며, 공간 변환기의 산출량(throughput)을 증가시키는데 큰 장해가 되고 있다.
본 발명이 이루고자 하는 기술적 과제는 불량이 발생된 공간 변환기의 배선층과 절연층을 제거하지 않고 배선층간 단선 불량을 제거하여 생산 효율을 증대시킬 수 있는 프로브 카드용 공간 변환기의 리페어 방법을 제공하는 것이다.
또한, 본 발명이 이루고자 하는 기술적 과제는 상기 이점을 갖는 프로브 카드용 공간 변환기를 제공하는 것이다.
상기 기술적 과제를 해결하기 위한 프로브 카드용 공간 변환기의 리페어 방법은, 제 1 주면 및 상기 제 1 주면에 반대되는 제 2 면을 갖는 세라믹 기판을 제공하는 단계; 상기 세라믹 기판의 상기 제 1 주면 상에 절연층과 배선 패턴층을 적어도 1회 이상 교대로 적층하여 다층 배선층을 형성하는 단계; 상기 다층 배선층 중 단선 결함 경로 상의 제 1 배선 패턴층과 제 2 배선 패턴층 각각에 대하여, 최상부 절연층으로부터 상기 제 1 배선 패턴층의 상부 표면과 상기 제 2 배선 패턴층의 상부 표면을 각각 노출시키는 제 1 비아 홀 및 제 2 비아 홀을 형성하는 단계; 상기 제 1 비아 홀과 상기 제 2 비아 홀을 채우면서 상기 최상부 절연층 상에서 연결되는 도전성 배선 구조체를 형성하여, 우회 도전성 경로를 형성하는 단계를 포함한다.
일 실시예에서, 상기 도전성 배선 구조체는 구리(Cu), 은(Ag), 금 또는 이의 합금을 포함할 수 있다. 상기 절연층은 폴리이미드 수지, 폴리페닐렌 설파이드 수지, 폴리에스테르수지, BCB(Benzocyclobutene) 수지, 에폭시 수지, 비스말레이미드트리아진 수지, 폴리 페닐렌에테르 수지, 폴리 퀴놀린 수지, 불소 수지 또는 이들의 조합을 포함할 수 있다.
일 실시예에서, 상기 도전성 배선 구조체는, 도전성 금속 물질을 용융 및 낙하시켜, 상기 제 1 비아 홀을 채우는 제 1 충전 도전물 형성하는 단계; 상기 제 2 비아 홀을 채우는 제 2 충전 도전물을 형성하는 단계; 및 상기 최상부 절연층 상에서 상기 제 1 충전 도전물과 상기 제 2 충전 도전물을 연결하는 브릿지 도전물을 형성하는 단계; 및 상기 제 1 충전 도전물, 상기 제 2 충전 도전물 및 상기 브릿지 도전물을 소결시키는 단계에 의해 형성될 수 있다. 상기 제 1 충전 도전물, 상기 제 2 충전 도전물 및 상기 브릿지 도전물을 소결시키는 단계는 레이저 어닐링에 의해 수행될 수 있다.
일 실시예에서, 상기 제 1 배선 패턴층과 상기 제 2 배선 패턴층 중 어느 하나는 프로브 핀이 본딩되는 최상층일 수 있다. 또한, 일 실시예에서, 상기 제 2 비아 홀은 상기 제 1 비아 홀보다 깊이가 크며, 상기 제 1 비아 홀 또는 상기 제 2 비아 홀의 깊이는 10 ㎛ 내지 50 ㎛ 범위를 가질 수 있다. 또한, 일 실시예에서, 상기 제 1 비아 홀 또는 상기 제 2 비아 홀의 직경은 20 ㎛ 내지 100 ㎛ 범위를 가질 수 잇다.
일 실시예에서, 상기 제 1 비아 홀 또는 상기 제 2 비아 홀은 복수 개의 서브 비아 홀들을 가지며, 상기 복수 개의 서브 비아 홀들은 소정 간격으로 배열되어 배치될 수 있다. 상기 제 1 비아 홀 또는 상기 제 2 비아 홀은 레이저 드릴링 또는 기계적 드릴링에 의하여 형성될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 프로브 카드용 공간 변환기는, 세라믹 기판; 상기 세라믹 기판 상에 배치되며, 적어도 1 회 이상 교대로 적층된 절연층과 배선 패턴층을 포함하는 다층 배선층; 상기 배선 패턴층들간 연결하는 복수 개의 도전성 비아 전극; 및 상기 복수 개의 도전성 비아 전극 중 단선 결함을 갖는 비아 전극을 대체하도록 상기 단선 결함을 갖는 비아 전극과 관련된 제 1 배선 패턴층과 제 2 배선 패턴층 각각에 대하여, 최상부 절연층으로부터 상기 제 1 배선 패턴층의 상부 표면과 상기 제 2 배선 패턴층의 상부 표면을 각각 노출시키는 제 1 비아 홀과 제 2 비아 홀 및 상기 제 1 비아 홀과 상기 제 2 비아 홀을 채우면서 최상부 절연층 상에서 연결되는 도전성 배선 구조체를 포함하는 우회 도전성 경로를 포함할 수 있다.
일 실시예에서, 상기 도전성 배선 구조체는 구리(Cu) 또는 은(Ag)일 수 있다. 또한, 상기 절연층은 상기 절연층은 폴리이미드 수지, 폴리페닐렌 설파이드 수지, 폴리에스테르수지, BCB(Benzocyclobutene) 수지, 에폭시 수지, 비스말레이미드트리아진 수지, 폴리 페닐렌에테르 수지, 폴리 퀴놀린 수지, 불소 수지 또는 이들의 조합을 포함할 수 있다.
상기 세라믹 기판은 LTCC(Low Temperature Co-Fired Ceramic) 기판일 수 있다. 일 실시예에서, 상기 제 1 비아 홀 또는 상기 제 2 비아 홀의 깊이는 10 ㎛ 내지 50 ㎛ 범위를 가질 수 있다. 또한, 상기 제 1 비아 홀 또는 상기 제 2 비아 홀의 직경은 20 ㎛ 내지 100 ㎛ 범위를 가질 수 있다.
본 발명의 실시예들에 따르면, 배선층간 단선 불량을 리페어하기 위해 서로 다른 깊이를 가지며 제 1 배선층과 제 2 배선층 각각 연결되는 적어도 2 개의 비아 홀을 형성하고, 상기 적어도 2 개의 비아 홀 중 제 1 비아 홀과 상기 제 1 비아 홀보다 깊이가 큰 제 2 비아 홀 사이를 연결되도록 도전성 금속 물질을 소결시켜 우회 도전성 경로를 형성함으로써, 배선층간 단선 불량을 제거하여 생산 효율을 증대시킬 수 있는 프로브 카드용 공간 변환기의 리페어 방법이 제공될 수 있다.
또한, 본 발명의 실시예들에 따르면, 상기 이점을 갖는 프로브 카드용 공간 변환기이 제공될 수 있다.
도 1a와 도 1b는 본 발명의 실시예에 따른 프로브 카드용 공간 변환기의 단면도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 프로브 카드용 공간 변환기의 리페어 방법을 설명하기 위한 도면이다.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 프로브 카드용 공간 변환기의 리페어 방법을 설명하기 위한 도면이다.
도 4a 및 도 4b는 본 발명의 또 다른 실시예에 따른 프로브 카드용 공간 변환기의 리페어 방법을 설명하기 위한 도면이다.
도 5a 및 도 5b는 본 발명의 또 다른 실시예에 따른 프로브 카드용 공간 변환기의 리페어 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 또 다른 실시예에 따른 우회 도전성 경로를 형성하기 위한 비아 홀을 형성하는 방법을 설명하는 평면도이다.
도 7a 내지 도 7c는 본 발명의 실시예에 따른 투명 기판을 이용하여 우회 도전성 경로를 형성하는 것을 설명하는 도면이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다.
이하에서 설명할 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 명확하게 설명하기 위하여 제공되는 것이고, 본 발명의 범위가 하기 실시예에 의해 한정되는 것은 아니며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용되는 단수 형태의 용어는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"이라는 용어는 언급한 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 사용된 "연결"이라는 용어는 어떤 부재들이 직접적으로 연결된 것을 의미할 뿐만 아니라, 부재들 사이에 다른 부재가 더 개재되어 간접적으로 연결된 것까지 포함하는 개념이다.
아울러, 본원 명세서에서 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우 뿐만 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본 명세서에서 사용된 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본원 명세서에서 사용되는 "약", "실질적으로" 등의 정도의 용어는 고유한 제조 및 물질 허용 오차를 감안하여, 그 수치나 정도의 범주 또는 이에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 제공된 정확하거나 절대적인 수치가 언급된 개시 내용을 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.
이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 첨부된 도면에 도시된 영역이나 파트들의 사이즈나 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다.
도 1a와 도 1b는 본 발명의 실시예에 따른 프로브 카드용 공간 변환기(100)의 단면도이다.
도 1a와 도 1b를 참조하면, 프로브 카드용 공간 변환기(100)는 세라믹 기판(S1)과 다층 배선층(S2)를 포함할 수 있다. 미도시하였지만, 세라믹 기판(S1)의 다층 배선층(S2)과 접하는 제 1 면과 반대되는 세라믹 기판(S1)의 제 2 면에 예를 들면, 포고 핀과 같은 신호 전달 수단을 통해 프로브 카드의 인쇄회로기판(PCB)과 연결되는 접속 단자가 수용될 수 있고, 세라믹 기판(S1)의 상기 1 면에 프로브 핀이 본딩될 수 있다. 도 1a와 도 1b에서는 세라믹 기판(S1)의 두께가 다층 배선층(S2)의 두께 보다 작은 것으로 나타냈지만, 이는 설명의 편의를 위한 것으로서, 세라믹 기판(S1)의 두께가 다층 배선층(S2)의 두께보다 더 클 수 있다.
일 실시예에서, 세라믹 기판(S1)은 복수의 그린 시트들을 적층한 후 결과물인 적층체를 소결하여 제조될 수 있다. 상기 그린 시트들의 표면에는 내부 배선 패턴이 형성될 수 있고, 적층되는 상부 내부 배선 패턴와 하부 내부 배선 패턴 사이를 연결하는 내부 비아 도전체가 각 그린 시트들을 관통하여 형성될 수 있다. 또한, 상기 복수의 그린 시트들은 저온 동시 소성 세라믹(Low Temperature Cofired Ceramics: LTCC)을 위한 글래스 성분을 포함하는 세라믹 분말 성분의 혼합물을 포함할 수 있다. 이 경우, 상기 내부 배선 패턴과 비아 도전체를 구성하는 금속은 은 및 구리와 같이 저융점을 갖는 저저항 금속 성분을 주로 포함할 수 있다.
세라믹 기판(S1) 상에 형성되는 다층 배선층(S2)은 절연층(P0 내지 P3)과 배선 패턴층(EP0 내지 EP3)이 교대로 적층된 구조를 가지며, 내부 비아(V1 내지 V3)를 통해 서로 다른 층의 배선 패턴층들(EP0 내지 EP3) 사이가 연결될 수 있다. 미도시 하였지만, 다층 배선층(S2)은 다층 배선층(S2)의 두께 방향으로 관통하는 관통 비아를 더 포함할 수 있다. 도 1a 내지 도 1b에서는 다층 배선층(S2)이 절연층들(P0 내지 P4)과 배선 패턴층들(EP0 내지 EP3)이 교대로 4회 적층된 구조를 예를 들어 설명하지만, 본 발명은 이에 제한되지 않으며, 적합한 프로브들간 피치에 대응하여 피치 변환을 달성하기 위해, 다층 배선층(S2)은 절연층(P0 내지 P4)과 배선 패턴층(EP0 내지 EP3)이 교대로 4회 이하 또는 4회 이상 적층되어 구성될 수도 있다.
일 실시예에서, 절연층(P0 내지 P3)은 수지 절연층으로서, 폴리이미드 수지, 폴리페닐렌 설파이드 수지, 폴리에스테르수지, BCB(Benzocyclobutene) 수지, 에폭시 수지, 비스말레이미드트리아진 수지, 폴리 페닐렌에테르 수지, 폴리 퀴놀린 수지, 불소 수지 같은 유기 절연성 물질로 구성될 수 있다. 그러나 본 발명은 이들 재료에 한정되지 않는다. 바람직하게, 본 발명에서 절연층(P0 내지 P4)은 폴리이미드 수지를 포함할 수 있다.
일 실시예에서, 절연층(P0 내지 P3)은 세라믹 기판(S1)의 상면에 스핀 코트법, 딥 코트법, 커튼 코트법, 또는 인쇄법 같은 도포법을 통해 형성될 수 있다. 도포 후 대략 400 ℃ 정도의 열로 경화시킴으로써 대략 5 ㎛ ~ 50 ㎛ 정도의 두께를 갖는 절연층(P0 내지 P4)이 형성될 수 있다. 이들 도포법 중에서, 도포막의 대면적 균일성 관점에서 스핀 코트법이 바람직하다.
일 실시예에서, 각 절연층(P0 내지 P4)의 형성 이후, 절연층(P0 내지 P4)의 일부 내부 또는 표면 상에 배선 패턴층(EP0 내지 EP3)이 교대로 형성될 수 있으며, 절연층(P0 내지 P4)을 관통하여 층간 배선 패턴층들을 서로 연결하는 내부 비아(V1 내지 V3)가 형성될 수 있다. 내부 비아(V1 내지 V3)를 형성하기 위해서, 먼저 절연층(P0 내지 P4)에 대략 직경 20 ㎛ ~ 100 ㎛의 비아 홀을 형성할 수 있다. 상기 비아 홀의 형성 방법은 절연층(P0 내지 P4)에 개구를 가지는 레지스트막을 에칭 마스크로 사용하여, 상기 개구에 대응하는 절연층(P0 내지 P4)의 일부를 에칭함으로써, 또는 레이저 드릴링이나 이온 드릴링과 같은 물질적 방법으로 직접 절연층(P0 내지 P4)의 일부를 제거하여 하지의 배선 배턴층의 일부를 노출시킬 수 있다. 다른 예로서, 절연층으로서 감광성의 수지를 사용하여, 포토리소그래피 방법으로 상기 감광성 수지를 패터닝하여 비아 홀이 형성된 절연층을 동시에 형성할 수 있다. 비아 도전체를 형성하기 위해, 상기 비아 홀은 구리 또는 은과 같은 금속 도체로 채워질 수 있다. 이를 위해 도체 페이스트를 이용한 닥터 블레이드와 같은 방식으로, 비아 홀 내에 채울 수 있다.
배선 패턴층(EP1 내지 EP3)을 형성하기 위해서는, 증착법이나 스퍼터링법, 이온 플레이팅 법 같은 박막 증착법에 의해, 절연층(P1 내지 P3)의 표면 전체에, 씨드층인 제 1 도체층(미도시함)을 형성할 수 있다. 이후, 상기 제 1 도체층 위에 배선 패턴 형상의 개구를 가지는 마스크막, 예를 들면, 포토레지스트막(미도시함)을 형성한 후, 상기 제 1 도체층에 적합한 전위를 가하여 전해 도금법으로 상기 개구 내에 배선 패턴을 형성할 수 있다. 다른 실시예에서는, 상기 절연층에 비아 홀이 형성된 상태에서, 전술한 것과 같이 상기 절연층의 상부 면과 비아 홀의 측면과 저면 상에 씨드 층을 형성한 후, 씨드 층 상에 상기 비아 홀을 노출시키는 개구와 배선 패턴층을 형성하기 위한 개구를 갖는 포토레지스트막을 형성한 후, 전해 도금을 실시하여, 절연층에 형성된 상기 비아 홀을 채움과 동시에 배선 패턴층을 형성하기 위한 개구를 채움으로써, 비아 도전체와 배선 패턴층을 동시에 형성할 수 있다. 상기 포토레지스트막을 플라즈마 애싱이나 유기 용매로 녹여 제거하고, 불필요한 씨드층을 에칭에 의해 제거함으로써 배선 패턴층(EP1 내지 EP3)과 비아 도전체가 잔류될 수 있다. 다층 배선층(S2)의 최상면에 설치되는 접속 패드(미도시함)의 표면에는, 부식 방지나 프로브와의 접속성을 위해서, 니켈 도금층 및 금도금층과 같은 귀금속층을 순차 형성될 수 있다.
전술한 것과 같이 세라믹 기판(S1) 상에 절연층(P1 내지 P3)과 배선 패턴층(EP1 내지 EP3)을 교대로 적층하여 다층 배선층(S2)을 형성하는 과정에서 내부 비아(V1 내지 V3)와 배선 패턴층(EP1 내지 EP3) 사이에 단선 불량이 발생할 수 있다. 종래에는 해당 배선층과 절연층을 제거한 다음 전술한 공정과 같이 다시 절연층과 배선층을 형성하거나 다층 배선층(S2) 전체를 제거하고 새로이 다층 배선층(S2)을 형성하는 방식으로 불량을 리페어하였다.
예를 들면, 도 1a에서처럼, 절연층(P2)의 배선 패턴층(EP2)과 내부 비아(V3) 사이 접촉이 불량(OP1)될 때, 절연층(P1) 내지 절연층(P3) 또는 절연층(P2) 및 절연층(P3)와 해당 배선 패턴층들을 제거한 후, 절연층(P1) 내지 절연층(P3) 또는 절연층(P2) 및 절연층(P3)과 해당 배선 패턴층을 다시 형성하여 단락 불량 영역(OP1)을 리페어할 수 있다. 다른 실시예에서, 도 1b에서처럼, 절연층(P1)의 배선 패턴층(EP1)과 내부 비아(V2) 사이 접촉이 불량(OP2)될 때, 절연층(P0) 내지 절연층(P3) 또는 절연층(P1) 내지 절연층(P3)과 해당 배선 패턴층을 제거한 후, 절연층(P0) 내지 절연층(P3) 또는 절연층(P1) 내지 절연층(P3)과 해당 배선층들을 형성하여 단락 불량 영역(OP2)을 리페어한다. 단락 불량 영역(OP1,OP2)은 단락이거나 절연 특성의 저하를 지칭될 수 있다. 본 발명은 불량 발생 시 절연층과 배선 패턴층을 제거하는 불편함을 해소하기 위해서 이하 도 2a 내지 도 5b의 프로브 카드용 공간 변환기의 리페어 방법을 활용할 수 있다.
일 실시예에서 불량 위치(OP1 또는 OP2)는 O/S(open/short) 검사를 통해서 검출할 수 있으며, O/S(open/short) 검사는 절연층과 배선층이 하나씩 적층될 때마다 수행될 수 있다. 그러므로, 불량 발생 시 최상층의 배선 패턴층과 상기 최상층의 하부층의 다른 배선 패턴층 사이의 불량으로 예상할 수 있다. 또 다른 실시예에서, O/S(open/short) 검사는 절연층과 배선 패턴층을 모두 교대로 적층한 후에 수행될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 프로브 카드용 공간 변환기의 리페어 방법을 설명하기 위한 도면이다. 도 1a과 같이 프로브 카드용 공간 변환기(100)에서 절연층(P0) 내지 절연층(P3)를 한층씩 적층할 때마다 O/S 검사를 통해 프로브 카드용 공간 변환기(100)의 불량 검출을 수행할 때, 절연층(P0) 내지 절연층(P2)는 불량 검출이 없었고 절연층(P4) 형성한 다음에 불량이 검출(OP1)되었다고 가정한다. 도 2a 내지 도 2b는 도 1a의 프로브 카드용 공간 변환기(100)에 발생한 불량 위치(OP1)를 중심으로 확대한 프로브 카드용 공간 변환기(100)의 단면도이다.
도 2a를 참조하면, 먼저 제 1 주면 및 상기 제 1 주면에 반대되는 제 2 면을 갖는 세라믹 기판(S1)을 제공하는 단계와 세라믹 기판(S1)의 상기 제 1 주면 상에 절연층(P0 내지 P3)과 배선 패턴층(EP0 내지 EP3)을 적어도 1회 이상 교대로 적층하여 다층 배선층(S2)을 형성하는 단계를 통해서 프로브 카드용 공간 변환기가 제조될 수 있다.
프로브 카드용 공간 변환기(100) 내에서 절연층(P3)의 제 1 배선 패턴층(EP3)과 절연층(P2)의 제 2 배선 패턴층(EP2)간 단선 불량(OP1)이 발생한 경우, 이를 리페어하기 위해 2 개의 비아 홀(VH1, VH2)을, 예를 들면, 레이저 드릴링 또는 기계적 드릴링을 이용하여 형성한다.
일 실시예에서, 비아 홀(VH1)은 절연층(P2)의 제 2 배선 패턴층(EP2)과 연결되고, 비아 홀(VH1)은 절연층(P2)의 제 2 배선 패턴층(EP2)과 연결될 수 있으며, 비아 홀(VH1)의 깊이는 비아 홀(VH2)의 깊이보다 클 수 있다. 그리고, 프로브 카드용 공간 변환기(100)의 평면 방향을 기준으로 제 1 배선 패턴층(EP3)과 제 2 배선 패턴층(EP2)는 일부 중첩되지 않은 영역(O1)이 존재하며, 상기 중첩되지 영역(O1)을 통해 비아 홀(VH1)을 형성함으로써 비아 홀(VH1)은 제 1 배선 패턴층(EP3)을 관통하지 않는다. 절연층(P3)의 제 1 배선 패턴층(EP3)은 다층 배선층(S2)의 최상층으로서 프로브 핀이 본딩될 수 있다.
일 실시예에서, 다층 배선층(S2) 중 단선 결함 경로 상의 제 1 배선 패턴층(EP3)과 제 2 배선 패턴층(EP2) 각각에 대하여, 최상부 절연층(P3)으로부터 제 1 배선 패턴층(EP3)의 상부 표면과 제 2 배선 패턴층(EP2)의 상부 표면을 각각 노출시키는 제 1 비아 홀(VH1) 및 제 2 비아 홀(VH2))이 형성될 수 있다.
이후, 도 2b를 참조하면, 제 1 비아 홀(VH1)과 제 2 비아 홀(VH2) 사이를 전기적으로 연결되도록 도전성 금속 물질을 용융시켜 제 1 비아 홀(VH1)과 제 2 비아 홀(VH2)을 각각 채우는 제 1 충전 도전물(RT1_1) 및 제 2 충전 도전물(RT1_2)을 형성하고, 상기 제 1 및 제 2 충전 도전물(RT1_1, RT1_2)의 상부 면을 최상부 절연층(P3) 상에서 연결하는 브릿지 도전물(RT1_3)를 형성한 후, 도전물들(RT1_1, RT1_2, RT1_3)을 소결시켜 우회 도전성 경로(RT1)를 형성함으로써 프로브 카드용 공간 변환기(100)의 단선 불량(OP1)을 리페어할 수 있다. 일 실시예에서, 상기 도전성 금속 물질을 용융 및 소결시켜 우회 도전성 경로(RT1)를 형성하는 단계는 상기 도전성 금속 물질이 일면에 코팅된 투명 기판, 예를 들면 유리 스틱을 준비하는 단계; 상기 투명 기판의 타면에 레이저를 조사하여 상기 일면의 코팅된 상기 도전성 금속 물질을 액상으로 변환시키고, 상기 액상의 도전성 금속 물질을 제 1 비아 홀(VH1)과 제 2 비아 홀(VH2)에 충전시킴과 동시에 충전된 제 1 비아 홀(VH1)과 제 2 비아 홀(VH2) 사이를 연결하는 브릿지 도전물을 절연층(P3) 상에 형성한다. 상기 도전성 금속 물질은 구리(Cu) 또는 은(Ag)을 포함할 수 있으나, 본 발명은 이들에 제한되지 않는다. 상기 도전물들의 소결은 레이저 어닐링을 통해 수행될 수 있다.
일 실시예에서, 제 1 비아 홀(VH1)과 제 2 비아 홀(VH2)의 깊이는 10 ㎛ 내지 50 ㎛인 것이 바람직하다. 또한, 제 1 비아 홀(VH1)과 제 2 비아 홀(VH2)의 직경은 20 ㎛ 내지 100 ㎛인 것이 바람직하다.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 프로브 카드용 공간 변환기의 리페어 방법을 설명하기 위한 도면이며, 도 4a 및 도 4b는 본 발명의 또 다른 실시예에 따른 프로브 카드용 공간 변환기의 리페어 방법을 설명하기 위한 도면이다. 도 1b와 같이 프로브 카드용 공간 변환기(100)에서 절연층(P0) 내지 절연층(P3)을 포함하는 일부 다층 배선층을 적층한 후 O/S 검사를 통해 프로브 카드용 공간 변환기(100)의 불량 검출을 수행할 때, 절연층(P1) 내지 절연층(P2) 레벨의 영역에 단선 불량이 검출(OP2)되었다고 가정한다.
도 3a를 참조하면, 프로브 카드용 공간 변환기(100)는 도 1b에 예시된 것과 같은 위치(OP2)에 단선 결함을 가짐이 가정된다. 먼저 세라믹 기판(S1) 상에 절연층과 배선층을 적어도 1회 이상 교대로 적층하여 제조된 프로브 카드용 공간 변환기(100)이 준비되면, 프로브 카드용 공간 변환기(100) 내에서 절연층(P1)의 제 1 배선층(EP1)과 절연층(P2)의 제 2 배선 패턴층(EP2)간 단선 불량 영역(OP2)을 리페어하기 위해 2 개의 비아 홀(VH1‘, VH2‘)을 레이저 드릴링 또는 기계적 드릴링을 이용하여 형성한다. 여기서, 절연층(P1)의 제 1 배선층(EP1)와 절연층(P2)의 배선 패턴층(EP2)이 중첩되기 때문에 비아 홀(VH1‘)은 제 2 배선 패턴층(EP2)을 관통하여 형성될 수 있다.
일 실시예에서, 비아 홀(VH1‘)은 배선 패턴층(EP2)을 관통하여 절연층(P1)의 제 1 배선층(EP1)의 상부 표면을 노출시키고, 비아 홀(VH2‘)은 절연층(P3)의 제 3 배선 패턴층(EP3)의 상부 표면을 노출시킬 수 있다. 제 1 비아 홀(VH1‘)의 깊이는 제 2 비아 홀(VH2‘)의 깊이보다 크다. 그리고, 프로브 카드용 공간 변환기(100)의 평면 방향을 기준으로 제 1 배선층(EP1)과 제 3 배선 패턴층(EP3)은 일부 중첩되지 않은 영역(O1)이 존재하며, 상기 중첩되지 영역(O2)을 통해 제 1 비아 홀(VH1‘)을 형성함으로써 제 1 비아 홀(VH1‘)은 배선 패턴층(EP3)을 관통하지 않는다. 절연층(P3)의 제 3 배선 패턴층(EP3)은 다층 배선층(S2)의 최상층으로서 프로브 핀이 본딩될 수 있다.
이후, 도 3b를 참조하면, 제 1 비아 홀(VH1‘)과 제 2 비아 홀(VH2‘) 사이를 전기적으로 연결되도록 도전성 금속 물질을 용융하여 이를 채우고 그 상부를 연결하는 브릿지를 형성한 후, 소결시켜 우회 도전성 경로(RT2)를 형성함으로써 프로브 카드용 공간 변환기(100)의 단선 불량 영역(OP2)을 리페어할 수 있다. 일 실시예에서, 상기 도전성 금속 물질을 용융 및 소결시켜 우회 도전성 경로(RT2)를 형성하는 단계는 상기 도전성 금속 물질이 일면에 코팅된 투명 기판을 준비하는 단계, 상기 투명 기판의 타면에 레이저를 조사하여 상기 일면의 증착된 상기 도전성 금속 물질을 용융시키고, 상기 액상의 도전성 금속 물질을 제 1 비아 홀(VH1‘)과 제 2 비아 홀(VH2‘)에 충전시킴과 동시에 충전된 제 1 비아 홀(VH1‘)과 제 2 비아 홀(VH2‘) 사이를 연결하는 브릿지 배선을 절연층(P3) 상에 형성하는 단계를 포함할 수 있다. 상기 도전성 금속 물질은 구리(Cu) 또는 은(Ag)을 포함할 수 있으나, 본 발명은 이들에 제한되지 않는다.
도 3a 및 도 3b에서는 절연층 (P1)의 제 1 배선층(EP1)와 절연층(P2)의 배선 패턴층(EP2)이 중첩되어 비아 홀(VH1‘)이 제 2 배선 패턴층(EP2)을 관통하는 경우를 예를 들어 설명하였지만, 하기 도 4a와 도 4b와 같이, 절연층 (P1)의 제 1 배선층(EP1)와 절연층(P2)의 배선 패턴층(EP2) 사이에 중첩하지 않는 영역(O3)이 존재할 수 있다. 이 경우, 제 1 비아 홀(VH1‘)은 제 2 배선 패턴층(EP2)을 관통하지 않고 제 1 배선층(EP1)과 직접 연결될 수 있다. 하기 도 4a와 도 4b에 대한 설명은 모순되지 않은 한 상기 도 3a과 상기 도 3b에 대한 설명을 참조할 수 있다.
전술한 실시예들에서는 2 개의 비아 홀(VH1, VH2)을 형성하여 우회 도전성 경로를 형성하는 예를 들어 설명하였지만, 1 개의 비아 홀(VH1)를 형성하고, 다른 하나의 비아 홀(VH2) 대신 기 형성된 개구(OE)를 활용할 수 있다.
도 5a 및 도 5b는 본 발명의 또 다른 실시예에 따른 프로브 카드용 공간 변환기의 리페어 방법을 설명하기 위한 도면이다.
도 5a를 참조하면, 프로브 카드용 공간 변환기(100) 내에서 절연층(P3)의 제 1 배선 패턴층(EP3)과 절연층(P2)의 제 2 배선 패턴층(EP2)간 단선 불량(OP1)을 리페어하기 위해 하나의 비아 홀(VH1)을 레이저 드릴링 또는 기계적 드릴링을 이용하여 형성한다.
이후 도 5b를 참조하면, 제 1 비아 홀(VH1‘)과 개구(OE) 사이를 전기적으로 연결되도록 도전성 금속 물질을 소결시켜 우회 도전성 경로(RT1)를 형성함으로써 프로브 카드용 공간 변환기(100)의 단선 불량 영역(OP2)을 리페어할 수 있다. 개구(OE)를 통해서 제 1 배선 패턴층(EP3)의 상부 일부가 노출되어 있어서, 비아 홀(VH2)를 새로 형성하지 않아도 도전성 금속 물질로 충전될 수 있다. 이는 도 2a 내지 도 2b의 리페어 공정 시간보다 효율적일 수 있다.
도 2a 내지 도 5b를 참조하여 개시된 리페어 방법에서는, 제 1 배선 패턴층과 제 2 배선 패턴층 각각에 대하여, 1 개의 비아 홀을 형성하는 것을 실시예예로서 설명하였지만, 후술하는 것과 같이 제 1 배선 패턴층과 제 2 배선 패턴층 각각에 대하여 복수의 서브 비아 홀들을 형성하여 우호 도전성 경로를 형성할 수도 있다.
도 6은 본 발명의 또 다른 실시예에 따른 우회 도전성 경로를 형성하기 위한 비아 홀을 형성하는 방법을 설명하는 평면도이다.
도 6을 참조하면, 제 1 배선 패턴층(E3)과 제 2 배선 패턴층(E2) 각각에 대하여, 우회 도전성 경로를 형성하기 위해서 복수 개의 서브 비아 홀들을 가지며, 상기 복수 개의 서브 비아 홀들은 소정 간격으로 일렬 배치될 수 있다. 예컨대, 도 6에서 복수 개의 서브 비아 홀들은 3 개로 나타냈지만, 복수 개의 서브 비아 홀들은 3개 이하 또는 3개 이상일 수 있다.
도 7a 내지 도 7c는 본 발명의 실시예에 따른 투명 기판을 이용하여 우회 도전성 경로(RT1, RT2)를 형성하는 것을 설명하는 도면이다.
도 7a 내지 도 7c을 참조하면, 레이저를 이용하여 배선층간 단선 불량을 리페어하기 위해 2 개의 비아 홀을 형성한 다음, 2 개의 비아 홀 사이를 전기적으로 연결되도록 투명 기판, 예를 들면, 유리 스틱의 일면에 레이저를 조사하여 타면에 증착된 도전성 금속 물질을 액상(DM)으로 변환시킬 수 있으며 금속 액상(DM)이 상기 비아 홀을 채우고 절연층(P3) 상에 상기 비아 홀을 채운 금속 액상의 상부를 서로 연결시키는 브릿지를 형성시킬 수 있다.
도 7a를 참조하면, 도전성 금속 물질을 용융시켜서 제 1 충전 도전물을 제 1 비아 홀(VH1‘)에 충전하고, 도 7b를 참조하면, 도전성 금속 물질을 용융시켜서 제 2 충전 도전물을 제 2 비아 홀(VH2‘)에 충전하고, 도 7c를 참조하면, 최상부 절연층 (P3)상에서 상기 제 1 충전 도전물과 상기 제 2 충전 도전물을 연결하는 브릿지 도전물을 형성할 수 있다. 상기 제 1 충전 도전물, 상기 제 2 충전 도전물, 상기 브릿지 도전물은 다양한 순서로 형성될 수 있다. 구체적으로, 상기 제 1 충전 도전물을 형성하고 소결한 후에 상기 브릿지 도전물을 형성 및 소결시키고 다음 상기 제 2 충전 도전물을 형성 및 소결시킬 수 있다. 또는, 상기 제 2 충전 도전물을 형성하고 소결한 후에 상기 브릿지 도전물을 형성 및 소결시키고 다음 상기 제 1 충전 도전물을 형성 및 소결시킬 수 있다. 또는, 상기 브릿지 도전물을 형성 및 소결한 후에 상기 제 1 충전 도전물 또는 상기 제 2 충전 도전물을 형성 및 소결시킬 수도 있다.
일 실시예에서, 투명 기판은 일면에 박막 형태의 도전성 금속 물질(구리, 은, 금 등등)을 포함하고 있으며 타면에는 레이저가 조사될 수 있다. 상기 레이저가 조사되는 영역의 도전성 금속 물질은 금속 액상(또는 금속 용융물)으로 변할 수 있다. 바람직하게, 유리 스틱은 투명 유리일 수 있다.
전술한 리페어 방법을 이용하여 제조된 프로브 카드용 공간 변환기(100)는 세라믹 기판(S1), 세라믹 배선 기판(S1)의 일면에 배치되며, 적어도 1 회 이상 교대로 적층된 절연층(P0 내지 P3)과 배선 패턴층(EP0 내지 EP3)을 포함하는 다층 배선층(S2) 배선 패턴층(EP0 내지 EP3)간 연결하는 복수 개의 내부 도전성 비아(V1 내지 V3) 및 내부 도전성 비아(V1 내지 V3) 중 제 1 배선층과 제 2 배선층간 단선 불량과 관련된 내부 도전성(OP1, OP2 영역의 내부 비아)을 대체하도록 서로 연결된 제 1 비아 홀(VH1)과 제 1 비아 홀(VH1)보다 깊이가 큰 제 2 비아 홀(VH2)로 구성된 우회 도전성 경로(RT1, RT2)를 포함할 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 프로브 카드용 공간 변환기 EP0 내지 EP3: 배선 패턴층
P0 내지 P3: 절연층 V1 내지 V3: 내부 비아
OP1 내지 OP2: 불량 발생 위치 S1: 세라믹 기판
S2: 다층 배선층

Claims (16)

  1. 제 1 주면 및 상기 제 1 주면에 반대되는 제 2 면을 갖는 세라믹 기판을 제공하는 단계;
    상기 세라믹 기판의 상기 제 1 주면 상에 절연층과 배선 패턴층을 적어도 1회 이상 교대로 적층하여 다층 배선층을 형성하는 단계;
    상기 다층 배선층 중 단선 결함 경로 상의 제 1 배선 패턴층과 제 2 배선 패턴층 각각에 대하여, 최상부 절연층으로부터 상기 제 1 배선 패턴층의 상부 표면과 상기 제 2 배선 패턴층의 상부 표면을 각각 노출시키는 제 1 비아 홀 및 제 2 비아 홀을 형성하는 단계;
    상기 제 1 비아 홀과 상기 제 2 비아 홀을 채우면서 상기 최상부 절연층 상에서 연결되는 도전성 배선 구조체를 형성하여, 우회 도전성 경로를 형성하는 단계를 포함하는 프로브 카드용 공간 변환기의 리페어 방법.
  2. 제 1 항에 있어서,
    상기 도전성 배선 구조체는 구리(Cu), 은(Ag), 금 또는 이의 합금을 포함하는 프로브 카드용 공간 변환기의 리페어 방법.
  3. 제 1 항에 있어서,
    상기 절연층은 폴리이미드 수지, 폴리페닐렌 설파이드 수지, 폴리에스테르수지, BCB(Benzocyclobutene) 수지, 에폭시 수지, 비스말레이미드트리아진 수지, 폴리 페닐렌에테르 수지, 폴리 퀴놀린 수지, 불소 수지 또는 이들의 조합을 포함하는 프로브 카드용 공간 변환기의 리페어 방법.
  4. 제 1 항에 있어서,
    상기 도전성 배선 구조체는,
    도전성 금속 물질을 용융 및 낙하시켜, 상기 제 1 비아 홀을 채우는 제 1 충전 도전물 형성하는 단계; 상기 제 2 비아 홀을 채우는 제 2 충전 도전물을 형성하는 단계; 및 상기 최상부 절연층 상에서 상기 제 1 충전 도전물과 상기 제 2 충전 도전물을 연결하는 브릿지 도전물을 형성하는 단계; 및 상기 제 1 충전 도전물, 상기 제 2 충전 도전물 및 상기 브릿지 도전물을 소결시키는 단계에 의해 형성되는 프로브 카드용 공간 변환기의 리페어 방법.
  5. 제 4 항에 있어서,
    상기 제 1 충전 도전물, 상기 제 2 충전 도전물 및 상기 브릿지 도전물을 소결시키는 단계는 레이저 어닐링에 의해 수행되는 프로브 카드용 공간 변환기의 리페어 방법.
  6. 제 1 항에 있어서,
    상기 제 1 배선 패턴층과 상기 제 2 배선 패턴층 중 어느 하나는 최상층인 프로브 카드용 공간 변환기의 리페어 방법.
  7. 제 1 항에 있어서,
    상기 제 2 비아 홀은 상기 제 1 비아 홀보다 깊이가 크며,
    상기 제 1 비아 홀 또는 상기 제 2 비아 홀의 깊이는 10 ㎛ 내지 50 ㎛ 범위를 갖는 프로브 카드용 공간 변환기의 리페어 방법.
  8. 제 1 항에 있어서,
    상기 제 1 비아 홀 또는 상기 제 2 비아 홀의 직경은 20 ㎛ 내지 100 ㎛ 범위를 갖는 프로브 카드용 공간 변환기의 리페어 방법.
  9. 제 1 항에 있어서,
    상기 제 1 비아 홀 또는 상기 제 2 비아 홀은 복수 개의 서브 비아 홀들을 가지며, 상기 복수 개의 서브 비아 홀들은 소정 간격으로 배열되어 배치되는 프로브 카드용 공간 변환기의 리페어 방법.
  10. 제 1 항에 있어서,
    상기 제 1 비아 홀 또는 상기 제 2 비아 홀은 레이저 드릴링 또는 기계적 드릴링에 의하여 형성되는 프로브 카드용 공간 변환기의 리페어 방법.
  11. 세라믹 기판;
    상기 세라믹 기판 상에 배치되며, 적어도 1 회 이상 교대로 적층된 절연층과 배선 패턴층을 포함하는 다층 배선층;
    상기 배선 패턴층들간 연결하는 복수 개의 도전성 비아 전극; 및
    상기 복수 개의 도전성 비아 전극 중 단선 결함을 갖는 비아 전극을 대체하도록 상기 단선 결함을 갖는 비아 전극과 관련된 제 1 배선 패턴층과 제 2 배선 패턴층 각각에 대하여, 최상부 절연층으로부터 상기 제 1 배선 패턴층의 상부 표면과 상기 제 2 배선 패턴층의 상부 표면을 각각 노출시키는 제 1 비아 홀과 제 2 비아 홀 및 상기 제 1 비아 홀과 상기 제 2 비아 홀을 채우면서 최상부 절연층 상에서 연결되는 도전성 배선 구조체를 포함하는 우회 도전성 경로를 포함하는 프로브 카드용 공간 변환기.
  12. 제 11 항에 있어서,
    상기 도전성 배선 구조체는 구리(Cu) 또는 은(Ag)인 프로브 카드용 공간 변환기.
  13. 제 11 항에 있어서,
    상기 절연층은 상기 절연층은 폴리이미드 수지, 폴리페닐렌 설파이드 수지, 폴리에스테르수지, BCB(Benzocyclobutene) 수지, 에폭시 수지, 비스말레이미드트리아진 수지, 폴리 페닐렌에테르 수지, 폴리 퀴놀린 수지, 불소 수지 또는 이들의 조합을 포함하는 프로브 카드용 공간 변환기.
  14. 제 11 항에 있어서,
    상기 세라믹 기판은 LTCC(Low Temperature Co-Fired Ceramic) 기판인 프로브 카드용 공간 변환기.
  15. 제 11 항에 있어서,
    상기 제 1 비아 홀 또는 상기 제 2 비아 홀의 깊이는 10 ㎛ 내지 50 ㎛ 범위를 갖는 프로브 카드용 공간 변환기.
  16. 제 11 항에 있어서,
    상기 제 1 비아 홀 또는 상기 제 2 비아 홀의 직경은 20 ㎛ 내지 100 ㎛ 범위를 갖는 프로브 카드용 공간 변환기.
KR1020210056092A 2021-04-29 2021-04-29 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기 KR102520449B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210056092A KR102520449B1 (ko) 2021-04-29 2021-04-29 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210056092A KR102520449B1 (ko) 2021-04-29 2021-04-29 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기

Publications (2)

Publication Number Publication Date
KR20220148682A KR20220148682A (ko) 2022-11-07
KR102520449B1 true KR102520449B1 (ko) 2023-05-03

Family

ID=84043379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210056092A KR102520449B1 (ko) 2021-04-29 2021-04-29 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기

Country Status (1)

Country Link
KR (1) KR102520449B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266133A (ja) 2003-03-03 2004-09-24 Seiko Epson Corp 積層配線基板及びその製造方法、半導体装置並びに電子機器
US20120013360A1 (en) 2010-07-13 2012-01-19 Samsung Electro-Mechanics Co., Ltd. Method of repairing probe card and probe board using the same
KR101141385B1 (ko) 2010-08-13 2012-05-03 삼성전기주식회사 프로브 기판의 리페어 방법 및 이를 이용한 프로브 기판
JP2013238578A (ja) 2012-05-14 2013-11-28 Samsung Electro-Mechanics Co Ltd プローブカード用空間変換器及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400634B2 (ja) * 1996-02-28 2003-04-28 富士通株式会社 プリント基板の配線パターン改造方法およびプリント基板の配線パターンの切断方法
US7852094B2 (en) * 2006-12-06 2010-12-14 Formfactor, Inc. Sharing resources in a system for testing semiconductor devices
KR101033400B1 (ko) * 2009-06-05 2011-05-09 남주한 반도체 기판의 전기적 특성 검사 장치용 프로브 카드의 공간 변형기 및 이의 제작 방법
KR20120092915A (ko) * 2011-02-14 2012-08-22 삼성전기주식회사 프로브 카드용 세라믹 기판 제조 방법
KR20120095657A (ko) * 2011-02-21 2012-08-29 삼성전기주식회사 프로브 카드용 ＳＴＦ(Ｓｐａｃｅ Ｔｒａｎｓｆｏｒｍｅｒ) 기판
KR101345308B1 (ko) * 2011-12-06 2013-12-27 주식회사 기가레인 프로브카드
KR20160095392A (ko) * 2015-02-03 2016-08-11 삼성전기주식회사 공간 변환기 및 그 제조 방법, 및 공간 변환기를 포함하는 프로브 카드

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266133A (ja) 2003-03-03 2004-09-24 Seiko Epson Corp 積層配線基板及びその製造方法、半導体装置並びに電子機器
US20120013360A1 (en) 2010-07-13 2012-01-19 Samsung Electro-Mechanics Co., Ltd. Method of repairing probe card and probe board using the same
KR101141385B1 (ko) 2010-08-13 2012-05-03 삼성전기주식회사 프로브 기판의 리페어 방법 및 이를 이용한 프로브 기판
JP2013238578A (ja) 2012-05-14 2013-11-28 Samsung Electro-Mechanics Co Ltd プローブカード用空間変換器及びその製造方法

Also Published As

Publication number Publication date
KR20220148682A (ko) 2022-11-07

Similar Documents

Publication Publication Date Title
KR101440249B1 (ko) 패키지 기판 유닛 및 패키지 기판 유닛의 제조 방법
US5401913A (en) Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US8138609B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR101121644B1 (ko) 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법
KR101339493B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
US8692136B2 (en) Method of repairing probe card and probe board using the same
US20140084955A1 (en) Fine pitch interposer structure
KR101051136B1 (ko) 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법
TWM521177U (zh) 超微間距測試介面板
KR102520449B1 (ko) 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기
TW201937547A (zh) 多層均質結構中具有密集腳距和複雜電路結構的再分佈系統及其製造方法
TWI606770B (zh) 超微間距測試介面板及其製造方法
US20150173196A1 (en) Capacitor embedded substrate and manufacturing method thereof
JP2012141274A (ja) プローブカード用セラミック基板及びその製造方法
KR102594037B1 (ko) 프로브 카드용 공간 변환기의 임피던스 정합 방법
KR102575738B1 (ko) 공간 변환기 및 이의 제조 방법
KR101039775B1 (ko) 인쇄회로기판의 비아홀 평가 방법 및 테스트 기판 제조방법
RU2134466C1 (ru) Носитель кристалла ис
TW201935585A (zh) 多層均質結構中具有走線層的再分佈系統及其製造方法
JP6301595B2 (ja) 配線基板、多層配線基板の製造方法
TWI739182B (zh) 載板結構及其製作方法
KR102594029B1 (ko) 공간 변환기 및 이의 제조 방법
KR102245085B1 (ko) 반도체 소자 테스트를 위한 공간 변환기
JP2023142049A (ja) 配線基板の製造方法
KR20160112346A (ko) 전기 검사용 지그 및 그의 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right