TW201937547A - 多層均質結構中具有密集腳距和複雜電路結構的再分佈系統及其製造方法 - Google Patents

多層均質結構中具有密集腳距和複雜電路結構的再分佈系統及其製造方法 Download PDF

Info

Publication number
TW201937547A
TW201937547A TW108101108A TW108101108A TW201937547A TW 201937547 A TW201937547 A TW 201937547A TW 108101108 A TW108101108 A TW 108101108A TW 108101108 A TW108101108 A TW 108101108A TW 201937547 A TW201937547 A TW 201937547A
Authority
TW
Taiwan
Prior art keywords
layer
trace
redistribution
substrate
traces
Prior art date
Application number
TW108101108A
Other languages
English (en)
Inventor
Ｗ 雷蒙 裴
Original Assignee
美商Ａｉｓ科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商Ａｉｓ科技股份有限公司 filed Critical 美商Ａｉｓ科技股份有限公司
Publication of TW201937547A publication Critical patent/TW201937547A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing

Abstract

本發明之具體實施例提供一種製造再分佈平台之方法及系統，包括：提供一基板；圖案化該基板上方的一走線跡線之一第一層，其中該走線跡線之第一層包含一導電材料，其形成一電路元件之部分；半固化該走線跡線之第一層周圍的一第一半透明或透明材料；測試該走線跡線之第一層；圖案化該第一半透明或透明材料上方的走線跡線之一第二層，其中該走線跡線之第二層包含一又一導電材料，其與形成該電路元件之部分的導電材料相同，並附接到該走線跡線之第一層之導電材料；以及在該圖案化該走線跡線之第二層之後，完全固化該第一半透明或透明材料。

Description

多層均質結構中具有密集腳距和複雜電路結構的再分佈系統及其製造 方法
本發明之具體實施例一般係關於一種再分佈系統，尤其係關於一種具有再分佈層的系統，其多層均質結構中具有走線層。
現代消費者與工業電子產品、行動電話、行動裝置及運算系統正提供越來越多的功能以支持現代生活。現有技術方面的研究和開發可採取無數不同方向。
由於使用者隨著運算裝置發展而變得更有能力，新舊典範開始利用這種新的裝置空間。有許多技術解決方案可利用這種新的裝置功能及裝置小型化。然而，經由新的裝置進行晶圓可靠度測試已成為製造商關注的問題。
因此，本領域仍然需要一種經由裝置測試晶圓的再分佈系統。鑑於不斷增加的商業競爭壓力，以及日益成長的消費者期望和市場上有意義的產品差異化機會減少，找出這些問題的答案越來越重要。此外，降低成本、改良效率及性能並滿足競爭壓力的需求更對找出這些問題的答案的關鍵必要性增添更大的急迫性。
尋求這些問題的解決方案已經過很長的時間，但先前發展尚未教示或提出任何解決方案，因此，熟習此領域技術者長久以來一直對這些問題的解決方案感到困惑。
本發明之具體實施例提供一種製造再分佈平台之方法，包 括：提供一基板；圖案化該基板上方的一走線跡線之一第一層，其中該走線跡線之第一層包含一導電材料，其形成一電路元件之部分；半固化該走線跡線之第一層周圍的一第一半透明或透明材料；測試該走線跡線之第一層；圖案化該第一半透明或透明材料上方的走線跡線之一第二層，其中該走線跡線之第二層包含一又一導電材料，其與形成該電路元件之部分的導電材料相同，並附接到該走線跡線之第一層之導電材料；以及在該圖案化該走線跡線之第二層之後，完全固化該第一半透明或透明材料。
本發明之具體實施例提供一種再分佈平台，包括：一基板；一走線跡線之一第一層，其在該基板上方進行圖案化，其中該走線跡線之第一層包含一第一導電材料，其形成一電路元件之部分；一第一半透明或透明材料，其在該走線跡線之第一層周圍；以及該走線跡線之一第二層，其在該第一半透明或透明材料上方進行圖案化，其中該走線跡線之第二層包含一又一導電材料，其與形成該電路元件之部分的導電材料相同，並附接到該走線跡線之第一層之導電材料。
除了以上所提及的步驟或要素之外或作為代替，本發明之某些具體實施例具有其他步驟或要素。對熟習此領域技術者而言，該等步驟或要素將從參照所附圖式時閱讀下列實施方式而變得顯而易見。
100、101‧‧‧再分佈系統
102‧‧‧機械加固構件
104‧‧‧印刷電路板
106、107‧‧‧再分佈平台
108‧‧‧探針卡
110‧‧‧半導體晶圓
112‧‧‧晶粒
114‧‧‧探針頭
116‧‧‧晶粒附接黏著劑
120‧‧‧焊料凸塊
122‧‧‧半導體蓋；半導體封裝
124‧‧‧焊料球
210‧‧‧走線跡線；第一走線跡線
212‧‧‧均質介電結構
214‧‧‧腳距
216‧‧‧導電材料；導電性材料
320‧‧‧再分佈層
330‧‧‧基板
332‧‧‧通基板貫孔；通貫孔
340‧‧‧基板第一側
342‧‧‧基板第二側
344‧‧‧垂直電容結構
346‧‧‧平行平板
602‧‧‧聚合物層
802‧‧‧電感結構
804‧‧‧電阻結構
900
902-914‧‧‧方框
1000‧‧‧方法
1002-1012‧‧‧方框
第一A圖及第一B圖各自描繪出沿著線1A--1A及線1B--1B的再分佈系統之具體實施例之俯視圖及對應剖面圖。
第二圖係再分佈系統之第一A圖之再分佈平台之俯視圖。
第三圖係其上形成走線跡線及再分佈層的第二圖之再分佈平台之剖面圖。
第四圖係該基板之俯視圖。
第五圖係沿著第四圖之線段5--5的基板之剖面圖。
第六圖係形成再分佈層時該基板之剖面圖。
第七圖係形成第一A圖之再分佈平台或第一B圖之再分佈平台時第六圖之結構。
第八圖係其中形成被動電路元件的再分佈平台之具體實施 例。
第九圖係本發明之具體實施例中的再分佈系統的示例性流程圖。
第十圖係在本發明之具體實施例中製造該再分佈系統之方法之流程圖。
下列具體實施例經過詳細說明，足以讓熟習此領域技術者能夠做出和使用本發明。應可理解，基於本發明所揭示內容將顯而易見其他具體實施例，並且可能做出系統、程序或機械變更而不悖離本發明之具體實施例之範疇。
在下列說明中，給出眾多具體細節以提供對本發明之周密理解。然而，將可顯而易見，可能實作本發明而沒有這些具體細節。為了避免模糊本發明之具體實施例，一些已習知電路、系統配置及程序步驟未詳細揭示。
顯示該系統之具體實施例的所附圖式係概略圖，且未按比例繪製，特別是，一些尺寸係為了清楚呈現而在所附圖式中放大顯示。同樣地，儘管所附圖式中的該等視圖為了易於說明通常會顯示同樣定向，但所附圖式中的這種描繪在大多數情況下為任意。一般來說，本發明可以任何定向進行操作。
指定和使用用語第一、第二、第三等係為了方便且清楚表示，並非意指限制特定次序。所說明的該等步驟或程序可以任何次序進行，以實行該所主張標的。
現在參照第一A圖，其中顯示沿著再分佈系統100之俯視圖之線1A--1A的再分佈系統100之具體實施例之俯視圖及示意剖面圖。第一A圖顯示再分佈系統100之具體實施例作為測試系統之一部分，例如晶圓測試系統或自動化測試環境(Automated test environment，ATE)。在此範例中，再分佈系統100包含一機械加固構件102、一印刷電路板104、一再分佈平台106及一探針卡108。在作為範例的此具體實施例中，機械加固構件102、印刷電路板104、再分佈平台106及探針卡108係用於測試半導體晶 圓110的系統的組件。半導體晶圓110可以係已處理矽晶圓。半導體晶圓110可包含一晶粒112，其具有如在其上所製造出的電路、積體電路、邏輯或積體邏輯等電子組件。
探針卡108係用於接觸半導體晶圓110、晶粒112或其組合上的測試位置的界面。探針卡108可包含探針頭114，其用於接觸形成在半導體晶圓110、晶粒112或其組合之表面上的該等組件上的測試點或晶片連接墊。
再分佈平台106係用於在兩個裝置之間提供內連線的結構。舉例來說，再分佈平台106可以係空間變換器、用於多晶粒封裝的再分佈結構或其組合。在一個具體實施例中，再分佈平台106可在探針卡108和印刷電路板104之間提供電氣連接性。再分佈平台106可在半導體晶圓110、晶粒112或其組合和再分佈系統100之其餘部分之間提供電氣及功能連接性。
現在參照第一B圖，其中顯示沿著再分佈系統101之俯視圖之線1B--1B的再分佈系統101之又一具體實施例之俯視圖及示意性剖面圖。在該又一具體實施例中，可將再分佈系統101實行為封裝基板。在此範例中，再分佈系統101可包含再分佈平台107、一晶粒112、一晶粒附接黏著劑116、焊料凸塊120及一半導體蓋122。
在此範例中，晶粒112可以係半導體晶粒、積體電路、光學裝置或其組合。晶粒112可使用晶粒附接黏著劑116直接附接到半導體蓋122。在此範例中，半導體蓋122可以係散熱座、氣密式密封的包裝物、無線電頻率屏蔽或其組合。
焊料凸塊120可透過提供在晶粒112上製造的電子組件(如再分佈平台107之一側上的電路、積體電路、邏輯、積體邏輯及電氣連接)之間的電氣連接，提供晶粒112和再分佈平台107之間的電氣連接。在此範例中，將該等焊料凸塊120說明為電氣內連線，且不限於焊料物質。
可將焊料球124放置在再分佈平台107之第二側上，並提供再分佈平台107和該等外部裝置(如探針卡108、印刷電路板104或其組合)之間的電氣連接。在此範例中，將該等焊料球124說明為電氣內連線，且 不限於焊料物質。以下將討論該測試以及第一A圖之再分佈平台106及第一B圖之再分佈平台107之詳細資訊。
現在參照第二圖，其中顯示再分佈系統100之第一A圖之再分佈平台106之俯視圖。第二圖也可表示關於第一B圖中所示具體實施例的再分佈平台107。為了方便和簡化，在整個本說明書中將參考第一A圖之再分佈平台106，然而說明同樣適用，並可將其併入第一B圖中所示之具體實施例。
在一個具體實施例中，如透過再分佈平台106之一部分之展開圖看到，再分佈平台106可包含多層。該等層可包含走線跡線210及一均質介電結構212，其增長在一脊狀基礎或基底層上方。以下將討論該等層之詳細資訊。
作為範例，該等走線跡線210係在整個再分佈平台106中延伸的一條或多條連續導電跡線。可將該等一條或多條走線跡線210全部連接在一起以形成一條大型走線跡線210、部分連接在一起以形成分開但連接的走線跡線210，或可彼此隔離以形成與任何其他走線跡線210分開的個別且隔離的走線跡線210。
舉例來說，該等走線跡線210可提供第一A圖之印刷電路板104上的連接點和探針卡108之連接點之間的連接路徑。再分佈平台106也可提供印刷電路板104和探針卡108之間的過渡區。該過渡區可包含不同幾何形狀之電氣連接、不同密度、不同連接點、連接大小、數量之走線跡線210、信號設置、接地設置、功率設置或其一組合。
作為具體範例，該等走線跡線210可提供第一A圖之印刷電路板104上的該等較寬幾何形狀及連接點至該等探針卡108之該等較小幾何形狀及連接點之間的連接路徑。或者，該等走線跡線210可提供第一B圖之晶粒112上的較小幾何形狀及連接點至到外部裝置(如該等探針卡108或印刷電路板104)的較寬幾何形狀及連接點之間的連接路徑。可從均質介電結構212之表面暴露出該等走線跡線210之一部分。該等走線跡線210可包含一導電材料216(如該虛線圓形中所示)，其包含但不限於金屬，例如元素銅、銀或金，或金屬合金，例如銅合金、銀合金或金合金。導電材料 216指稱能夠傳輸電的材料。
可將該等走線跡線210用於在整個再分佈平台106中傳輸電信號。舉例來說，在一個具體實施例中，該等走線跡線210可促進電信號從印刷電路板104到探針卡108之傳輸。該等走線跡線210也可透過圍繞用於信號傳輸的其他走線跡線210提供電信號之屏蔽，並為該等走線跡線210提供接地。舉例來說，該等走線跡線210可在小於或等於20微米的尺度範圍內在再分佈平台106上達成腳距214。結果，經由該等一條或多條走線跡線210傳輸的該等電信號可彼此引起電磁干擾。腳距214指稱再分佈平台106之特徵(如該等走線跡線210)之間的中心距離之間的最短測量。
在一個具體實施例中，可將一條或多條走線跡線210用於提供接地並用作接地跡線，使得沿著傳輸信號的其他走線跡線210的該等信號可受到屏蔽隔離干擾電磁信號，以便在整個再分佈平台106中提供改善的信號品質。
可以分層方式塑形或圖案化該等走線跡線210。舉例來說，可在沉積階段後塑形或圖案化該等走線跡線210。該沉積階段包含在模製通道中沉積或增長一導電材料216。以下將討論該沉積階段以及塑形或圖案化該等走線跡線210之詳細資訊。
均質介電結構212係非導電材料，舉例來說包住該等走線跡線210的介電材料。均質介電結構212可以係提供每條該等走線跡線210之間的絕緣的電氣絕緣材料。舉例來說，均質介電結構212可以係包含一聚合物材料或聚醯亞胺的結構。均質介電結構212可以係透明或半透明，從而實現該等走線跡線210經由均質介電結構212之能見度。
透明或半透明指稱允許光通過。作為範例，可經由半透明材料至少部分看到物體。作為另一範例，經由透明材料可能清楚看到物體。作為範例，可將均質介電結構212形成為多個層。可將每個該等層形成為均質介電結構212之單一層，且每個層包含該等走線跡線210之一條或多條。由於均質介電結構212具有多個層，該端部結構之該等透明性質允許從其他層看到來自每個層的該等走線跡線210。以下將討論再分佈平台106之詳細資訊。
現在參照第三圖，其中顯示其上形成走線跡線210及再分佈層320的第二圖之再分佈平台106之剖面圖。所顯示的剖面圖係範例，並描繪出包含可形成均質介電結構212、該等走線跡線210及一基板330的該等再分佈層320的再分佈平台106。
基板330可以係用於再分佈平台106的剛性基礎或基底層。基板330可包含一電氣絕緣材料，例如陶瓷系或聚合物複合系材料。基板330可包含一基板第一側340及一基板第二側342。基板第一側340及基板第二側342可以係基板330背離彼此之該等相對表面。
基板330可包含通基板貫孔332。該等通基板貫孔332係從基板330之一個表面延伸到基板330之相對表面的結構。作為範例，該等通基板貫孔332可包含導電性材料216，但不限於金屬，例如元素銅、銀或金，或金屬合金，例如銅合金、銀合金或金合金。
均質介電結構212可由複數再分佈層320形成，如該等虛線所示。該等再分佈層320係已彼此化學鍵結的均質介電結構212之個別層。化學鍵結指稱該等再分佈層320的原子或離子由於一種或多種力(尤其是離子鍵、共價鍵、金屬鍵或其組合)而結合成更大的分子或晶體。均質介電結構212中的化學鍵指稱相同材料之附接。每個該等再分佈層320可包含嵌入其中的該等走線跡線210之一部分。
均質介電結構212係由單一材料形成的均勻結構。舉例來說，均質介電結構212可以係不包含任何填隙物質(如纖維強化)的均質聚合物結構。依據用於形成均質介電結構212的介電材料之該等性質，缺少填隙或嵌入物質使得均質介電結構212能夠為半透明或透明。
在一個具體實施例中，該等走線跡線210可從基板330延伸穿越均質介電結構212，並可將其從均質介電結構212背離基板330之表面暴露出。該等走線跡線210之該等所暴露出的部分可包含例如接觸墊等組件，以提供到其他裝置(包含例如第一A圖之探針卡108等測試裝置)的電氣連接。該等組件可包含與該等走線跡線210相同或不同的導電材料216。該等組件可包含一導電材料216，其包含但不限於金屬，例如元素銅、銀或金，或金屬合金，例如銅合金、銀合金或金合金。在另一具體實施例中，該等 走線跡線210之該等所暴露出的部分可包含組件，以提供到另一再分佈平台106(包含有進一步走線跡線210的一基板330)的電氣連接。
在另一具體實施例中，可將該等走線跡線210面向該基板，並可將其連接到該等通基板貫孔332或與該等通基板貫孔332完全垂直。如文中所使用的用語「水平」係定義為平行基板330面對第一A圖之半導體晶圓110或第一B圖之晶粒112之平面或表面的平面，而不論其定向為何。該用語「垂直」指稱垂直如剛剛所定義的水平的方向。
在另一具體實施例中，該等走線跡線210可沿著兩個維度形成結構，例如沿著水平平面、該垂直平面或與該等水平或垂直平面成鈍角的平面。在又一具體實施例中，該等走線跡線210可沿著三個維度形成結構，例如沿著該水平平面及該垂直平面、沿著鈍角平面、沿著鈍角平面及該等垂直或水平平面之一或其組合。
沿著兩個維度或三個維度的該等結構可跨越一個或多個再分佈層320。舉例來說，在一個具體實施例中，該等走線跡線210可沿著兩個維度或沿著三個維度形成平板結構。該等平板結構可沿著該水平平面或該垂直平面。
作為範例，該等平板結構可彼此平行，使得該等平板形成垂直電容結構344。該等平板可形成平行平板346，從而產生垂直電容結構344，並可分開距離「d」。舉例來說，垂直電容結構344可在電路中執行電容之該等功能。垂直電容結構344可形成在該等再分佈層320內儲存能量的被動電路元件。電路元件指稱係電路或網路之部分的結構或組件。被動電路元件指稱不會對電路或信號產生增益的電路或網路之結構或組件。舉例來說，被動電路元件可包含電容、電阻、電感或二極體。該等走線跡線210也可形成包含主動電路元件之那些部分的結構。主動電路元件指稱產生功率的電路或網路之結構或組件。舉例來說，主動電路元件可包含可用於產生邏輯閘結構的電晶體及放大器。
繼續該範例，可將垂直電容結構344在一個端部上的基板第一側340處連接到該等通基板貫孔332並連接到例如接觸墊等組件，以在走線跡線210從均質介電結構212之表面暴露出之部分處提供電氣連接。 在相同具體實施例中，可將用於均質介電結構212的材料放置在該等兩個平板之間，從而產生具有介電常數k的電容。在另一具體實施例中，可將不同介電材料放置在具有比均質介電結構212之介電常數更高或更低的介電常數的該等平板結構之間。可使用該不同的介電材料改變該等電容性質，使得若即將使用均質介電結構212之材料，則可將更多或更少的能量儲存在該垂直電容結構344之該等平板之間。
此外舉例來說，也可使用該等垂直電容結構344將功率再分佈提供給整個再分佈平台106中的不同走線跡線210。舉例來說，可在整個一個或多個再分佈層320中形成該等垂直電容結構344，並可使該等平板在該等端部處、在相同再分佈層320或不同再分佈層320處彼此連接。也可將該等平板電氣連接到其中該等平板橫越以將功率提供給再分佈層320中的走線跡線210之另一再分佈層320中的走線跡線210。
到該等垂直電容結構344的該等撓性連接點允許走線靈活性，並減少該等走線跡線210的走線壅塞。該等撓性連接點也適用可描繪為沿著該水平平面形成的兩條走線跡線210的水平電容結構。可將該水平電容結構之每個該等平板描繪為沿著再分佈平台106之不同層的走線跡線210。該等層可相鄰並與另一層直接接觸或透過其他層分開。到該水平電容結構之該等平板的連接可在該等平板之相同端部處、在相對端部處、在該等端部之間的某處或其組合處。到該等平板的該等連接可以係跨越再分佈平台106之一個或多個層的一條或多條走線跡線210。
垂直電容結構344係可形成在均質介電結構212內的許多結構之一。作為範例，可形成的進一步結構包含被動及主動電路元件或結構。以下將討論關於可形成在均質介電結構212內的該等各種結構及電路元件的進一步詳細資訊。此外，可將組件(未顯示)或分立電路元件嵌入再分佈平台106或再分佈平台107內。
已查明由於將這些結構嵌入再分佈平台106中之結果縮減到組件的路徑，因此形成例如垂直電容結構344等結構的該等走線跡線210允許更快速的功率傳輸到再分佈系統100之組件。
已進一步查明形成例如垂直電容結構344等結構的該等走 線跡線210允許到整個再分佈層320上的不同走線跡線210的直接接入點，從而導致改善再分佈系統100之組件的信號完整性及傳輸。
基板330可為再分佈平台106提供額外剛性支撐。更具體而言，作為範例，基板330可為均質介電結構212、該等走線跡線210或其組合提供結構支撐及剛性。為了到其他裝置(如第一A圖之印刷電路板104)的電氣連接，可利用基板第二側342處的該等通基板貫孔332。
作為又一範例，基板330可以係先前所形成的均質介電結構212。在此範例中，可去除基板330，使得僅餘留均質介電結構212以及該等走線跡線210及與該等走線跡線210形成的結構，同時形成均質介電結構212之另一實例。均質介電結構212之該等多個實例可相同或不同。
現在參照第四圖，其中顯示基板330之俯視圖。可將基板330提供為用於形成再分佈平台106的預製結構。舉例來說，基板330可包含預形成組件(如基板330之表面處的金屬鍵結或接觸墊)，以促進該等走線跡線210和該等通基板貫孔332之間的電氣連接。
基板330可由多種不同材料形成。舉例來說，基板330可包含一陶瓷系材料，例如高溫共燒陶瓷(High temperature co-tired ceramic，HTCC)或低溫共燒陶瓷(Low temperature co-fired ceramic，LTCC)。作為另一範例，基板330可由聚合物複合系材料形成，例如纖維強化聚合物。作為具體範例，該聚合物系複合材料可包含玻璃纖維強化環氧積層材料，例如阻燃劑-4(Flame Retardant-4，FR-4)等級印刷電路板。作為又一範例，基板330可以係與再分佈平台106相似的另一實例或設計。
為了例示性目的，該俯視圖描繪出具有圓形或圓的形狀之基板330，然而應可理解基板330可具有不同形狀。舉例來說，基板330可具有橢圓形狀或多邊形狀，例如正方形、矩形或其他多邊形狀。
基板330也可包含該等通基板貫孔332。該等通基板貫孔332係從基板330之一個表面延伸到基板330之相對表面的結構。作為範例，該等通基板貫孔332可包含導電性材料216，其包含金屬，例如元素銅、銀或金，或金屬合金，例如銅合金、銀合金或金合金。為了例示性目的，將該等通基板貫孔332顯示為暴露於基板330之表面處，然而，應可理解可 透過接觸或鍵結墊覆蓋該等通基板貫孔332。
為了例示性目的而顯示該等所暴露出的部分之數量、圖案、位置、腳距214、直徑及該等通基板貫孔332之大小，且未按比例繪製。舉例來說，基板330可包含該等通貫孔332，其具有小於或等於20微米尺度的腳距214。作為另一範例，可以數十微米之尺度測量該等通基板貫孔332之直徑。
現在參照第五圖，其中顯示沿著第四圖之線段5--5的基板330之剖面圖。該剖面圖描繪出基板330具有該等通基板貫孔332之部分。該等通基板貫孔332視需要而定，並可實行基板330而沒有該等通基板貫孔332。基板330可包含基板第一側340及一基板第二側342。基板第一側340及基板第二側342可以係基板330背離彼此之該等相對表面。基板第一側340及基板第二側342實質上可彼此平行。
該等通基板貫孔332可在基板330之基板第一側340和基板第二側342之間延伸。在一個具體實施例中，可將該等通基板貫孔332連接到基板第一側340、基板第二側342或其組合處的鍵結墊(未顯示)或接觸墊(未顯示)。在另一具體實施例中，可從基板第一側340、基板第二側342或其組合暴露出該等通基板貫孔332。該等通基板貫孔332之所暴露出的部分可與基板第一側340、基板第二側342或其組合共面。
視需要，可將該等通基板貫孔332在基板第二側342處之該等部分電氣連接到導電延伸部(未顯示)。舉例來說，該等導電延伸部可以係到其他裝置(如第一A圖之印刷電路板104或測試設備)的電氣連接器。
現在參照第六圖，其中顯示形成再分佈層320時基板330之剖面圖。再分佈層320可包含該等走線跡線210及一聚合物層602。聚合物層602係由聚合物材料製成的層。作為具體範例，聚合物層602可以係可覆蓋該等走線跡線210之各部分並電絕緣該等走線跡線210之每個實例的電氣絕緣材料。聚合物層602也可以氣密方式密封該等走線跡線210及與該等走線跡線210形成的該等結構。
在一個具體實施例中，在該等再分佈層320之第一形成步驟中，在基板330上方圖案化第一走線跡線210。在此範例及製造階段中，該 等走線跡線210係再分佈平台106之單一層。可在每個再分佈層320中順序增長該等走線跡線210，並將其連接以在整個再分佈平台106中形成該等結構。
作為範例，可在基板330上形成該等走線跡線210。舉例來說，可在基板第一側340、基板第二側342或其組合上直接形成該等走線跡線210。可將該等走線跡線210形成為與該等通基板貫孔332電氣連接。可將該等走線跡線210形成為在走線跡線210之後續或先前各層之間達成均勻形態(morphology)。均勻形態指稱透過連接該等走線跡線210之後續各層形成的無縫結構或形狀，而非沿著兩個維度或沿著三個維度進行分段。無縫指稱平滑且沒有接縫或明顯接合處的結構。
可透過多種不同製程形成該等走線跡線210。舉例來說，可透過包含電解沉積、擴散、微影、化學機械平面化或其一組合的製程形成該等走線跡線210。作為具體範例，可透過電解沉積製程形成該等走線跡線210，從而在走線跡線210之後續或先前各層之間導致均勻形態。
可將該等走線跡線210形成為不同的幾何形狀或圖案以形成結構。該等結構可具有線性配置、非線性配置或其組合的形狀或圖案。線性配置指稱設置成直線或近乎直線或沿著直線或近乎直線延伸或沿著平面延伸的結構。舉例來說，線性結構可包含矩形、正方形、三角形或其一組合，其包含沿著兩個維度或沿著三個維度的結構變化。
非線性配置指稱未沿著直線或近乎直線或單一平面設置的結構。舉例來說，非線性結構可包含任何彎曲結構、圓形、橢圓、橢圓形、一彈簧形狀或其一組合，其包含沿著兩個維度或沿著三個維度的結構變化。
在走線跡線210之後或之前，也可以形成為與該等走線跡線210之圖案相同或不同圖案的配置的該等走線跡線210塑形或圖案化該等結構。舉例來說，在一個具體實施例中，以第一配置在基板330上方圖案化第一走線跡線210，並將聚合物層602放置在周圍，以氣密方式包住，或圍繞走線跡線210，而以第二配置在聚合物層602上方圖案化該等再分佈層320之一層及走線跡線210。在此具體實施例中，可將該等第一及第二配置配置為相同或不同的形狀或圖案或其組合。
該等走線跡線210也可由可包含金屬的導電材料216形成，例如元素銅、銀或金，或金屬合金，例如銅合金、銀合金或金合金。作為具體範例，該等走線跡線210可包含一材料，其與該等通基板貫孔332之材料相同或相似。
在走線跡線210之後或之前，也可透過包含使用該等走線跡線210之相同或不同導電材料216形成的該等走線跡線210塑形或圖案化該等走線跡線210。舉例來說，在一個具體實施例中，使用金合金在基板330上方圖案化第一走線跡線210，並將聚合物層602放置在走線跡線210之此實例周圍，並也使用金合金在聚合物層602上方圖案化走線跡線210之第二實例。在另一具體實施例中，可使用不同的金屬合金(如銅合金或銀合金)在聚合物層602上方圖案化走線跡線210之第二實例。
已查明在使用相同導電材料216的情況下，使用以上所說明的該等技術以該分層或堆疊方式塑形或圖案化該等走線跡線210之後續或先前各層之該等走線跡線210允許形成更大型均勻結構。相對於使用不同導電材料216塑形或圖案化該等走線跡線210之後續或先前各層之該等走線跡線210，此均勻結構提供更好的結構完整性。在此範例中，此直接堆疊或直接層方法允許將用於該等走線跡線210的該等材料或該等走線跡線210本身直接形成為該等走線跡線210之另一實例，而沒有介於其間的元件或結構。介於其間的元件之範例包含不同材料，例如用於以銅或銅合金形成的該等走線跡線的鎢、鈀、鋁。介於其間的結構之範例包含著陸墊，其從該等走線跡線210到為了不同材料而形成的分開貫孔(未顯示)。作為替代，可以用於形成該等走線跡線210的製程直接堆疊和直接分層該等結構，形成不同層處的該等走線跡線210之間的結構及電氣連接性。
已進一步查明，使用相同導電材料216塑形或圖案化該等走線跡線210會在整個再分佈系統100中產生更大的信號完整性，因為接點處的信號反射減少，其中由於該等走線跡線210之後續或先前各層之間的均勻形態，將該等走線跡線210附接在該等再分佈層320之間。
已查明透過使用之前所說明的該等製程達成小於或等於20微米尺度的腳距214，由於實行該等走線跡線210以最小化更緊密的腳距 214可能提供的長度及接點，再分佈平台106可達成該整個系統之功率減少。
已進一步查明，用於之前所說明的該等具體實施例的該等製程允許為再分佈平台106或再分佈平台107堆疊或分層更多數量之該等再分佈層320。該光學透明度或半透明度允許將該等走線跡線210堆疊和分層在彼此上方時，可進行更好的檢驗及對準。將該等走線跡線210直接堆疊在彼此上方的能力提供將一層堆疊在另一層上方的更高精確度。
已進一步查明憑藉以上所說明的該等技術，再分佈平台106也可經由在該等再分佈層320內形成各種線性及非線性結構提供例如被動電路、主動電路或其組合等電路。被動電路之範例可包含電感、電容、電阻、以這些電路元件形成的電路網路或其一組合。主動電路之範例包含電晶體、邏輯閘、以這些電路元件形成的電路系統或其一組合。範例可包含其他結構，例如微機電系統(Microelectromechanical systems，MEMS)、彈簧、線圈、外部接觸針腳或其組合。
在基板330上方的該等再分佈層320之第一層中形成走線跡線210之後，可測試走線跡線210以判定其是否正常作用，並查驗走線跡線210及再分佈層320滿足一項或多項測試條件。與半導體晶圓製造不同，可將具有該等再分佈層320之第一層的基板330從該製造線移除並進行測試。半導體晶圓不能離開該製造線，且不能透過人員處理，因為在該製程期間要避免將雜質引入該半導體晶圓。該等雜質可能會造成缺陷，從而導致該等半導體晶圓中的電路元件之間的電路或走線故障。該等雜質也可能會影響早期失效，由此該半導體晶圓及該等所得到的半導體裝置可通過初始功能與參數測試，但過早在該場中失效。過早失效係場失效(field failure)，且進行修復、維修或更換非常昂貴，並對該半導體裝置之供應商在市場信譽及可靠度方面的破壞性極大。
回到在整個該製程中測試再分佈平台106或再分佈平台107，該等測試條件指稱一個或多個測試案例，其中該等再分佈層320之第一層、走線跡線210之第一層或其組合之功能、特徵、品質、屬性、結構要素或其組合作用或滿足如所設計的該等要求。作為範例，該測試走線跡線210可包含查驗短路、開路、正常導通、結構完整性或其一組合。若走 線跡線210通過該等測試條件，則該形成步驟可前進以透過施加液態介電前驅物材料覆蓋。
若走線跡線210在該等測試條件任一者下失敗，則可修改走線跡線210。該修改指稱對走線跡線210做出改變或工程變更命令(Engineering change order，ECO)，以便解決該測試失敗。該修改可包含修復該等走線跡線210之圖案中的設計誤差、修復該等走線跡線210之圖案中的非預期性短路、修復該等走線跡線210之圖案中的非預期性開路或不良導通或其一組合。
可以多種方式進行該等修改。作為範例，可透過將該等走線跡線210之一部分去除和更換，從而進行修復該等走線跡線210中的錯誤圖案。作為具體範例，可透過在不要去除的該等部分上方形成去除圖罩(未顯示)並暴露出要去除的該等區域進行該去除該等走線跡線210之一部分。該遮罩製程接著可以係例如化學蝕刻或雷射剝蝕等去除製程，以去除該等走線跡線210之該等選定部分。可去除此去除圖罩(未顯示)，並可形成校正圖罩覆蓋該等走線跡線210不要修改之該等部分，同時為了形成用於該等走線跡線210的圖案部分而暴露出該等再分佈層320之此層之一部分。更換製程可在透過該校正圖罩暴露出的該等區域中增添該等走線跡線210之各部分。
此外舉例來說，可透過僅去除走線跡線210造成該短路故障之部分，對走線跡線210做出部分改變從而進行修復該等走線跡線210中的非預期性短路。用於修復短路的製程可依循如之前所說明的相似製程。為了簡化並作為範例，該製程可包含一去除圖罩，以去除該短路，接著係另一測試製程。
進一步舉例來說，可透過將各部分增添到第一走線跡線210從而進行修復非預期性開路或不良導通。在該等修改之後，基板330可經歷部分或完全測試，以查驗該等再分佈層320之每個層皆符合或超過設計規範。在繼續處理該等再分佈層320之下一層之前，可根據需要重複此製程。具有該等再分佈層320之此經過修改版本的基板330可經歷研磨或拋光。
此外舉例來說，進行該測試可採用一個或多個測試裝置，包含與用於測試第一A圖及第一B圖之半導體晶圓110、晶粒112或半導體蓋122的該等測試裝置相同的測試裝置。其他測試裝置可包含探針、接觸墊、壓力感測器或其一組合，可將其用於執行該測試。
在另一具體實施例中，一項測試條件可在製造再分佈平台106或再分佈平台107之此階段檢查走線跡線210之結構完整性。若該測試顯露在形成該結構的走線跡線210中有裂縫、裂痕或其他弱點，則可使用以上所說明的該等技術去除和更換第一走線跡線210之全部或一部分。
在另一具體實施例中，一項測試條件可檢查該走線跡線之尺寸或表面區域是否足以確保用於導通高速信號〔如在千兆赫(GHz)範圍內〕的足夠表面區域。若該測試顯露高速信號導致走線跡線210之有效電阻增加以適當調節「表皮效應」(skin-effect)，其中該電流在導體表面而非該導體內傳導，則可使用以上所說明的該等技術去除和更換走線跡線210之全部或一部分。
在另一具體實施例中，在再分佈平台106或再分佈平台107中嵌入或形成電路元件的情況下，一項測試條件可檢查是否將該電路元件或其一部分正確放置在再分佈層320內。舉例來說，正透過沉積走線跡線210在再分佈層320中形成垂直電容結構344或其一部分的情況下，一個測試可判定形成垂直電容結構344之該等壁面(將用於形成垂直電容結構344之各平板)的走線跡線210之兩個部分之間的間隔是否足夠大。若該測試顯露該間隔不適當，則可使用以上所說明的該等技術去除和更換走線跡線210之全部或一部分。
繼續該範例，可在該等再分佈層320之第一層中的走線跡線210上方、直接在其上或其組合形成該等再分佈層320之第二層。一旦第一走線跡線210之第一層通過針對該特定層的所有測試條件，並可透過施加液態介電前驅物材料覆蓋第一走線跡線210及基板330，該第二層就可開始製造。
該液態介電前驅物材料可以係有機溶液或有機懸浮液。舉例來說，該液態介電材料可以係懸浮或溶解在溶劑中用於聚合物的單體或寡 聚物分子之溶液。該液態介電前驅物材料可以係包含單體或寡聚物分子作為用於多種不同聚合物材料之一的前驅物的溶液。舉例來說，該液態介電前驅物材料可以係用於聚醯亞胺系聚合物、環氧系聚合物或其他類型聚合物的前驅物。該介電前驅物材料可形成聚合物層602。
在又一具體範例中，該液態介電前驅物材料可包含能夠經由濃縮反應聚合的單體或寡聚物分子。在再又一具體範例中，該液態介電前驅物材料可包含可在後續固化階段中參與交聯的交聯或端帽單體單元。該等端帽單體單元係可停止特定分子之聚合反應的分子。更具體而言，一旦該線性聚合物分子之每個端部或不包含分支成多個聚合物鏈的聚合物分子已與該等端帽單體分子之一反應，該聚合物分子就無法再與另一個非端帽單體或寡聚物分子反應。換言之，一旦該聚合物分子之每個端部已與端帽分子反應，該聚合物分子就無法再在交聯反應之外增加分子量，這將在以下進行詳細討論。
可以多種方式施加該液態介電前驅物材料。舉例來說，可經由旋轉塗佈製程施加該液態介電前驅物材料以覆蓋基板330、該等走線跡線210或其組合。作為另一範例，可經由可在整個基板330上提供該液態介電前驅物材料之均勻分佈及厚度的方法施加該液態介電前驅物材料。
形成該等再分佈層320之第三層時，可部分或完全固化該液態介電前驅物材料以形成聚合物層602。可將該液態介電前驅物材料加熱至聚合溫度，並持續一段時間促使從該等單體或寡聚物分子增長聚合物分子鏈。然而，該聚合溫度與交聯溫度(其係該端帽或交聯單體分子之間發生交聯時的溫度)不同。更具體而言作為範例，該聚合溫度可以係低於端帽或交聯單體分子之交聯溫度的溫度。發生該交聯時的溫度係形成均質介電結構212時的溫度，將其指稱為聚合物層602完全固化時的溫度。將在形成均質介電結構212之前形成聚合物層602之該等聚合物分子的溫度指稱為聚合物層602半固化時的溫度。
可將聚合物層602之該等聚合物分子形成為具有在統計上與該液態介電前驅物材料中的單體單元及該等端帽單元之數量成正比的長度或分子量。視需要，可在該固化階段期間經由振動攪拌基板330及該液 態介電前驅物材料，以促進去除該液態介電前驅物材料之聚合期間所形成的氣體分子等揮發性成分，以防止在聚合物層602中及該等走線跡線210和聚合物層602之間界面處的孔隙形成。
形成該等再分佈層320之第四層時，可去除聚合物層602之一部分以形成該等再分佈層320之實例。更具體而言，可去除聚合物層602背離基板330之各部分以暴露出該等走線跡線210背離基板330之該等部分。可將聚合物層602背離基板330之表面平面化為與從再分佈層320暴露出且背離基板330的該等走線跡線210之該等部分共面。作為範例，可將該等再分佈層320形成為具有10微米或更大範圍的厚度。在所例示的範例中，可從基板330和該等再分佈層320之實例之間的界面(如基板第一側340)到該等再分佈層320之實例背離基板330之表面測量該等再分佈層320之厚度。
聚合物層602可為透明或半透明。該透明或半透明特性可基於用於形成聚合物層602的液態介電前驅物材料之該等固化性質。聚合物層602之透明或半透明特性使得能夠經由聚合物層602看到該等再分佈層320之該等走線跡線210及聚合物層602下面或後面的物體，例如基板330或先前所形成的該等再分佈層320之實例。
已查明聚合物層602之透明或半透明特性使得能夠有效進行測試，並由於能夠光學檢驗放置在彼此上方的走線跡線210是否在整個再分佈平台106中在幾何學上對準而判定是否將後續走線跡線210正確放置在彼此上方，從而與目前半導體製程、印刷電路板(Printed circuit board，PCB)製程或多層有機(Multilayer organic，MLO)製程相比，導致更快速的組裝和製造時間，並導致更高的良率。
現在參照第七圖，其中顯示形成第一A圖之再分佈平台106或第一B圖之再分佈平台107時第六圖之結構。為了簡化，將以第一A圖中所示針對再分佈平台106而對再分佈平台107未失去一般性及適用性的具體實施例說明第七圖。
該剖面圖描繪出在順序形成複數該等再分佈層320後所形成的再分佈平台106。可針對以與關於第六圖所說明相似的方式所形成的每 個再分佈層320，進行該等走線跡線210之測試。
在形成再分佈層320之最後實例後，可進一步處理該等複數聚合物層602以透過完全固化該等複數聚合物層602形成均質介電結構212。均質介電結構212可完全固化，並經由該等再分佈層320之聚合物層602之間的交聯形成。作為更具體範例，可透過將聚合物層602加熱至交聯溫度形成均質介電結構212，或加熱至促進或促使整個聚合物層602中的該等端帽之間及聚合物層602之相鄰實例之間的界面處形成化學鍵結的溫度以形成單一連續結構。該交聯溫度可與如第六圖中所說明形成聚合物層602之該等聚合物分子的溫度不同。一般來說，該交聯溫度高於第六圖之液態介電前驅物材料之聚合溫度。該交聯溫度可基於用於形成該等聚合物分子之間的該等交聯鍵結的端帽單元而異。舉例來說，均質介電結構212可以係不包含任何填隙物質(如纖維強化)的均質聚合物結構。依據用於形成均質介電結構212的介電材料之該等性質，沒有或缺少填隙或嵌入物質使得均質介電結構212能夠為半透明或透明。
已查明透過聚合物層602之間的聚合物分子之交聯形成的均質介電結構212無需介於其間的鍵結材料。更具體而言，在聚合物層602之該等相鄰實例中的該等聚合物分子之間形成該等交聯化學鍵結無需黏著劑或鍵結材料，即可形成均質介電結構212。
已進一步查明，由於該等再分佈層320係逐層增長並含有在將聚合物層602加熱以形成均質介電結構212之前已包在聚合物層602中的走線跡線210，因此透過以上所說明的方式形成均質介電結構212允許再分佈平台106變得明顯較不容易翹曲，而非在將其包在聚合物層602中之前形成該等結構的現有半導體製造技術，結果該等走線跡線210及該等再分佈層320內的其他組件較不容易在形成均質介電結構212時由於聚合物層602之熱膨脹而裂開。
已進一步查明，透過以此方式形成均質介電結構212，與目前半導體製程、印刷電路板(PCB)製程或多層有機(MLO)製程相比，該等再分佈層320呈現出高度平面性。平面性對測試第一A圖之半導體晶圓110、第一B圖之晶粒112或其組合至關重要。再分佈平台106之翹曲(如平面性 不良)會導致與半導體晶圓110、晶粒112或其組合的接觸點不一致，從而導致導電、功能及測試的可靠度降低。
現在參照第八圖，其中顯示含有在其中形成的一些該等被動電路元件的再分佈平台106之具體實施例。第八圖顯示其中再分佈平台106含有第三圖之垂直電容結構344、電感結構802及電阻結構804的具體實施例。在一個具體實施例中，可將電感結構802圖案化為跨越一個或多個再分佈層320的彈簧狀或線圈結構。可以水平或垂直方式圖案化電感結構802。電感結構802可以與垂直電容結構344相似的方式形成，使得可與每個再分佈層320中的該等走線跡線210形成電感結構802之該等彈簧或線圈之每個部分。在該圖案化製程期間，電感結構802之彈簧或線圈之數量可透過調整每個再分佈層320內該等走線跡線210所形成的該等彈簧或線圈之長度及高度控制。因此，可調整電感結構802之電感。
電阻結構804可以多種幾何圖案進行圖案化，包含但不限於一圓柱形、一矩形、使用線繞或其一組合。顯示第八圖之具體實施例中所示電阻結構804具有「T」結構，其中將該「T」之桿座或底部連接到該等通基板貫孔332，並在不同再分佈層中的「T」之桿座或底部上方圖案化呈現出電阻結構804之電流減少性質的矩形結構。可使用與該矩形部分相同或不同的材料圖案化該「T」結構之桿座或底部。在另一具體實施例中，電阻結構804可包含一陶瓷材料，將其以例如鎳鉻合金(Nichrome)的一金屬材料包住以提供電阻結構804之電阻性及電流減少性質。
如以上所說明，該等電路元件可在每個該等再分佈層320內以逐層形成，並可獨立作用或將其彼此連接以在再分佈平台106內形成電路。因此，可在再分佈平台106內使用垂直電容結構344、電感結構802、電阻結構804或其組合形成複雜電路以提供有用功能，例如能夠增長用於測試、雜訊消除、允許或過濾某些信號頻率、相位移位、提供反饋或其組合的電路。用於雜訊消除、允許或過濾某些信號頻率、相位移位、提供反饋或其組合的該等電路也可以係該等測試電路之一部分。又，該等複雜電路可在整個再分佈層320上作用，使得走線跡線210或形成在一個再分佈層320中的電路可使用形成在其他再分佈層320中的該等電路。因此，該 等電路元件可形成可跨越該水平及垂直方向的兩個維度或三個維度電路結構。因此，可將複雜電路形成為兩個維度或三個維度結構，並將其堆疊在彼此上方、整個該水平平面上或其組合。
舉例來說，在一個具體實施例中，可形成用於雜訊消除的電路。在一個具體實施例中，可將雜訊消除電路實行為在整個再分佈平台106中具有並聯連接的一個或多個垂直電容結構344(每個皆具有旁路電路配置的不同電容)，以針對廣泛頻率過濾掉再分佈平台106中的交流電流組件。
在另一具體實施例中，可形成允許過濾某些信號頻率的電路。舉例來說，在一個具體實施例中，可透過將電感結構802及電阻結構804串聯形成允許具有低頻率的電信號通過的低通濾波器。在另一具體實施例中，可透過將該電阻結構與垂直電容結構344並聯形成該低通濾波器，將其進一步與另一電阻結構804串聯放置。
在另一具體實施例中，可透過將垂直電容結構344與電阻結構804串聯形成帶通濾波器，將其進一步與另一垂直電容結構344並聯放置，將其進一步與另一電阻結構804串聯放置。
在另一具體實施例中，可透過將垂直電容結構344與電阻結構804串聯形成相位移位電路，將其進一步與另一垂直電容結構344(其與另一電阻結構804串聯)並聯放置，將其進一步與又一垂直電容結構344(其與又一電阻結構804串聯)並聯放置。
再分佈平台106也可含有主動電路元件，可將其嵌入該等再分佈層340內以形成主動電路。舉例來說，這樣的主動電路元件可包含電晶體，其可用於在再分佈平台106內產生邏輯閘結構。舉例來說，可透過將該等主動電路元件嵌入再分佈平台106中的模製通道內，將其嵌入整個再分佈平台106中。模製通道指稱再分佈平台106內的孔隙或凹穴。可將該等主動電路元件連接到該等走線跡線210、垂直電容結構344、電感結構802、電阻結構804或其組合，以在該再分佈層內形成複雜電路。
已查明由於能夠在再分佈平台106內直接增長複雜測試電路，因此使用以上所說明的該等技術在再分佈平台106之該等再分佈層320內形成電路元件允許更快速的半導體晶圓110、晶粒112或半導體封裝122 之測試時間，使得可更接近與該等半導體晶圓110、晶粒112或半導體封裝122的接觸點進行測試。已進一步查明，由於到再分佈系統100之組件的功率路徑縮減，因此能夠在再分佈平台106內形成電路元件會導致更快速的功率傳輸到再分佈系統100之組件，從而導致增長在再分佈平台106內的測試電路之更快速的信號處理時間。
現在參照第九圖，其中顯示本發明之具體實施例中的再分佈系統的流程圖。第九圖中所示範例可包含關於第五圖、第六圖、第七圖、第八圖所說明的該等製程、組件或步驟或其一組合。在一個具體實施例中，該流程圖可包含在方框902中提供一基板330；在方框904中在基板330上方圖案化走線跡線210之一第一層；在方框906中在走線跡線210周圍半固化一第一半透明材料；在方框908中測試走線跡線210；在方框910中在該等再分佈層320之第一層之第一半透明材料上方圖案化走線跡線210之一第二層；視需要重複從方框904起的製程直到已形成再分佈層320之數量；以及在方框912中在該圖案化走線跡線210之第二層之後完全固化該第一半透明材料。
在另一具體實施例中，該流程圖可包含在方框902中提供一基板330；在方框904中在基板330上方圖案化走線跡線210之一第一層；在方框906中在走線跡線210之第一層周圍半固化一第一半透明材料；在方框908中測試走線跡線210之第一層；在方框914中在該測試走線跡線210之第一層期間一測試條件失敗時，修改走線跡線210之第一層；重複方框908中的測試直到針對該等再分佈層320之層的所有測試皆通過；在方框910中在該第一半透明材料上方圖案化走線跡線210之一第二層；視需要重複從方框904起的製程直到已形成再分佈層320之數量；以及在方框912中在該圖案化走線跡線210之第二層之後完全固化該第一半透明材料。
現在參照第十圖，其中顯示在本發明之具體實施例中製造再分佈系統100之方法1000之流程圖。方法1000可包含在方框1002中提供一基板330；在方框1004中在基板330上方圖案化一走線跡線210之一第一層，其中走線跡線210之第一層包含一導電材料216，其形成一電路元件之部分；在方框1006中在走線跡線210之第一層周圍半固化一第一半透明 或透明材料；在方框1008中測試走線跡線210之第一層；在方框1010中在該第一半透明或透明材料上方圖案化走線跡線210之一第二層，其中走線跡線210之第二層包含一又一導電材料216，其與形成該電路元件之部分的導電材料216相同，並附接到走線跡線210之第一層之導電材料216；以及在方框1012中在該圖案化走線跡線210之第二層之後，完全固化該第一半透明或透明材料。
該所得到的方法、製程、設備、裝置、產品及/或系統符合成本效益、高度通用、準確、靈敏且有效，並可透過針對就緒、有效且經濟的製造、施加和利用調適組件實行。本發明之具體實施例之另一重要態樣在於有價值支持和維護降低成本、簡化系統及提高性能之歷史趨勢。
因此，本發明之具體實施例之這些及其他有價值態樣使該技術之狀態進一步提升到至少下一個層級。儘管已搭配具體最佳模式說明本發明，但應可理解對熟習此領域技術者而言，根據該前述說明將顯而易見許多替代例、修飾例及變化例。據此，旨在涵蓋落於所包含的諸申請專利範圍之範疇內的所有這樣的替代例、修飾例及變化例。即將以例示性且非限制性意義解譯文中所闡述或所附圖式中所顯示的所有內容。

Claims (15)

  1. 一種製造再分佈平台之方法，包括：提供一基板；圖案化該基板上方的一走線跡線之一第一層，其中該走線跡線之第一層包含一導電材料，其形成一電路元件之部分；半固化該走線跡線之第一層周圍的一第一半透明或透明材料；測試該走線跡線之第一層；圖案化該第一半透明或透明材料上方的走線跡線之一第二層，其中該走線跡線之第二層包含一又一導電材料，其與形成該電路元件之部分的導電材料相同，並附接到該走線跡線之第一層之導電材料；以及在該圖案化該走線跡線之第二層之後，完全固化該第一半透明或透明材料。
  2. 如申請專利範圍第1項之方法，其中圖案化該走線跡線之第二層包含與該走線跡線之第一層形成一垂直電容結構。
  3. 如申請專利範圍第1項之方法，其中圖案化該走線跡線之第二層包含與該走線跡線之第一層和該走線跡線之第二層之間的一均質介電結構形成一垂直電容結構，其中該均質介電結構與該第一半透明或透明材料不同。
  4. 如申請專利範圍第1項之方法，其中圖案化該走線跡線之第一層包含形成一電感結構。
  5. 如申請專利範圍第1項之方法，其中圖案化該走線跡線之第一層包含形成一電阻結構。
  6. 如申請專利範圍第1項之方法，其中圖案化該走線跡線之第二層包含形成一電路或網路，其包含一垂直電容結構、一電感結構、一電阻結構或其一組合。
  7. 如申請專利範圍第1項之方法，其中圖案化該走線跡線之第二層包含形成一電路或網路，其包含一垂直電容結構、一電感結構、一電阻結構或其一組合，其中該電路或網路跨越再分佈層使得沿著三個維度形成該電路或網路。
  8. 一種再分佈平台，包括：一基板；一走線跡線之一第一層，其在該基板上方進行圖案化，其中該走線跡線之第一層包含一第一導電材料，其形成一電路元件之部分；一第一半透明或透明材料，其在該走線跡線之第一層周圍；以及該走線跡線之一第二層，其在該第一半透明或透明材料上方進行圖案化，其中該走線跡線之第二層包含一又一導電材料，其與形成該電路元件之部分的導電材料相同，並附接到該走線跡線之第一層之導電材料。
  9. 如申請專利範圍第8項之再分佈平台，其中圖案化該走線跡線之第二層以與該走線跡線之第一層形成一垂直電容結構。
  10. 如申請專利範圍第8項之再分佈平台，其中圖案化該走線跡線之第二層以形成一垂直電容結構，其中該垂直電容結構在該走線跡線之第一層和該走線跡線之第二層之間包含一均質介電結構，其與該第一半透明或透明材料不同。
  11. 如申請專利範圍第8項之再分佈平台，其中圖案化該走線跡線之第一層以形成一電感結構。
  12. 如申請專利範圍第8項之再分佈平台，其中圖案化該走線跡線之第一層以形成一電阻結構。
  13. 如申請專利範圍第8項之再分佈平台，其中圖案化該走線跡線之第二層以形成一電路或網路，其包含一垂直電容結構、一電感結構、一電阻結構或其一組合。
  14. 如申請專利範圍第8項之再分佈平台，其中圖案化該走線跡線之第二層以形成一電路或網路，其包含一垂直電容結構、一電感結構、一電阻結構或其一組合，其中將該電路或網路進一步連接到嵌入該第一半透明或透明材料內的一主動電路元件。
  15. 如申請專利範圍第8項之再分佈平台，其中圖案化該走線跡線之第二層以形成一電路或網路，其包含一垂直電容結構、一電感結構、一電阻結構或其一組合，其中該電路或網路跨越再分佈層使得沿著三個維 度形成該電路或網路。
TW108101108A 2018-01-12 2019-01-11 多層均質結構中具有密集腳距和複雜電路結構的再分佈系統及其製造方法 TW201937547A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/870,751 2018-01-12
US15/870,751 US20190221448A1 (en) 2018-01-12 2018-01-12 Redistribution system with dense pitch and complex circuit structures in multi-layered homogeneous structure and a method of manufacturing thereof

Publications (1)

Publication Number Publication Date
TW201937547A true TW201937547A (zh) 2019-09-16

Family

ID=67214235

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108101108A TW201937547A (zh) 2018-01-12 2019-01-11 多層均質結構中具有密集腳距和複雜電路結構的再分佈系統及其製造方法

Country Status (3)

Country Link
US (1) US20190221448A1 (zh)
KR (1) KR20190086362A (zh)
TW (1) TW201937547A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11071239B2 (en) * 2018-09-18 2021-07-20 Avx Corporation High power surface mount filter
KR20210075558A (ko) 2019-12-13 2021-06-23 삼성전자주식회사 반도체 패키지의 제조 방법
TWI765238B (zh) * 2020-03-20 2022-05-21 點序科技股份有限公司 印刷電路板的設計方法

Also Published As

Publication number Publication date
KR20190086362A (ko) 2019-07-22
US20190221448A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
TW201937547A (zh) 多層均質結構中具有密集腳距和複雜電路結構的再分佈系統及其製造方法
CN103187327B (zh) 用于集体制造仅包括经验证的pcb的3d电子模块的方法
TW201346269A (zh) 用於探針卡之空間變換器及其製造方法
TW200307135A (en) Connector for measuring resistance, apparatus and method for measuring resistance of circuit board
US20110230011A1 (en) Fabrication method for integrated circuit chip component, multi-chip module, and their integration structure
TWM455979U (zh) 微小間距測試載板結構
US9999136B2 (en) Method for fabrication of an electronic module and electronic module
TWI638414B (zh) 晶圓測試介面組件及其嵌埋被動元件之轉接介面板結構
US7248482B2 (en) Module with built-in circuit component and method for producing the same
US20160143139A1 (en) Electronic component device and method for manufacturing the same
TW201935585A (zh) 多層均質結構中具有走線層的再分佈系統及其製造方法
JP4509645B2 (ja) 回路部品内蔵モジュールおよびその製造方法
TW201946167A (zh) 具有均質非導電結構的再分佈系統及其製造方法
TW201945739A (zh) 具有均勻特性多層均質結構的再分佈系統及其製造方法
KR102520449B1 (ko) 프로브 카드용 공간 변환기의 리페어 방법 및 이를 이용한 공간 변환기
EP4366472A1 (en) Testing electrically conductive interconnections
US20230352387A1 (en) Built-In Serial Via Chain for Integrity Monitoring of Laminate Substrate
CN118042699A (zh) 部件承载件及检查其电传导互连件的质量的方法
WO2024094434A1 (en) Testing electrically conductive interconnections
WO2024094430A1 (en) Testing electrically conductive interconnections
KR20010093811A (ko) 집적회로 칩 캐리어
KR100979502B1 (ko) 프로브카드용 기판
JP4140366B2 (ja) 層間接続ビアホールの検査方法及び多層回路配線板
KR101438715B1 (ko) 미세피치를 갖는 컨택조립체, 컨택반조립체 및 컨택조립체의 제조방법
JP2017045813A (ja) 配線基板