KR101039775B1 - 인쇄회로기판의 비아홀 평가 방법 및 테스트 기판 제조방법 - Google Patents

Abstract

본 발명은 다층인쇄회로기판의 상하 동박 회로를 서로 연결하여 주는 비아홀 내부에 에어 버블과 같은 불량 발생 원인이 존재하는지 여부를 비파괴 검사에 의해 평가함으로써 높은 신뢰성의 비아홀 형성 공정기술을 확보하는 기술에 관한 것이다.

본 발명은 코어층에 드릴 공정과 이미지 공정을 진행하여 상층과 하층에 복수 개의 동박 패드를 형성하되, 상층과 하층의 동박 패드들이 상하 수직 방향으로 서로 오버랩도록 레이아웃 배열하고, 코어층 위에 테스트를 필요로 하는 자재를 정렬하여 가압 라미네이트 적층하고, 상층과 하층의 동박 패드들의 오버랩 부위가 서로 연결되도록 상하로 비아홀을 형성함으로써 상층 동박 패드와 비아홀, 하층 동박 패드로 이어지는 데이지 체인을 형성하여 테스트 기판을 형성하고, 테스트 기판을 전해질 용액 내에서 전도도 측정을 진행함으로써 형성한 비아홀의 불량 여부를 판단한다.

인쇄회로기판, 디스미어, 비아홀.

Description

인쇄회로기판의 비아홀 평가 방법 및 테스트 기판 제조방법{EVALUATION METHOD OF VIA HOLE FOR PRINTED CIRCUIT BOARD AND TEST BOARD THEREOF}

본 발명은 인쇄회로기판(PCB; printed circuit board)의 비아홀(via hole) 제조기술에 관한 것으로, 특히 다층인쇄회로기판의 상하 동박 회로를 서로 전기적으로 통전하도록 연결하여 주는 비아홀 내부에 에어 버블(air bubble)과 같은 불량 발생 원인이 존재하는지 여부를 비파괴 검사 방법으로 평가하는 방법 및 이를 위한 테스트 보드 제작 기술에 관한 것이다.

인쇄회로기판의 외층 회로와 내층 회로 또는 다층의 내층 회로를 서로 전기적으로 접속하기 위하여 비아홀이 사용되고 있다. 인쇄회로기판의 회로집적도가 높아짐에 따라서, 동박 회로의 선폭 길이가 수마이크로미터 이내로 축소되고, 상층과 하층 회로를 서로 접속하는 비아홀의 직경이 역시 축소됨에 따라서 비아홀 형성의 신뢰성이 중요시되고 있다.

인쇄회로기판의 비아홀은 다층의 동박 회로 사이에 에폭시 레진을 주재료로 하는 절연층을 적층하여 제작한 기판에, 층간 전기 접속이 필요한 장소에 레이저 드릴 작업, 기계적 드릴 작업, 플라즈마 식각, 또는 화학적 에칭 방법 등에 의해 홀을 형성함으로써, 상층과 하층을 연결할 미세 원통 공간을 형성하고 여기에 후속하여 동도금을 수행함으로써 상층과 하층의 동박 회로를 전기적으로 접속하게 된다.

그런데, 상술한 비아홀 형성 공정 과정에서 비아홀 내부에 에어 버블(air bubble)이 존재한다든가 또는 기타 불순물 잔사(residue)가 존재하는 경우 상층과 하층 사이의 전기접속은 불량(failure)으로 이어질 수 있다. 특히, 미세 마이크로 비아홀의 경우 일반적으로 CO₂ 레이저를 이용해서 레진 기판의 에폭시 절연 수지를 태워서 홀을 형성하게 되는데, 레이저 가공 후에 태워진 레진 잔사가 비아홀 내벽에 잔존할 수 있다.

이와 같은 잔사를 제거하기 위해 플라즈마 식각 처리 또는 과망간산칼륨과 같은 화학 용액을 통해 소위 디스미어(desmear) 공정을 진행하게 되는데, 디스미어 처리 및 수세 처리시에 과연 잔사가 완전히 제거되었는지 또는 에어 버블이 남아 있는지 등과 같은 불량 여부를 확인하고 불량률을 최소화하기 위한 공정 조건을 찾는 것이 중요하다. 왜냐하면, 에어 버블이 남아 있는 상태에서 후속 도금 공정을 진행하면 전기 통전 불량이 발생하기 때문이다.

그 밖에도, 비아홀에 전기접속을 위한 화학동 공정 이전에 실시하는 전처리 작업 및 화학동 또는 전기동 실시 단계에서 발생하는 보이드(void) 문제를 해결하기 위해서는 디스미어 처리 공정, 전처리 수세 공정, 클리닝 공정, 플라즈마 처리 공정 등에 있어서 최적의 공정 조건, 예를 들어 교반 조건, 처리 시간, 처리 온도 등을 평가하고 최적화하여야 한다.

그런데, 종래기술은 상술한 불량 제로의 비아홀을 형성하기 위한 공정 조건을 획득하는 연구개발 단계에서, 특정 조건하에서 진행하여 얻은 결과물 시료 기판에 대해, 이를 절단하여 상층과 하층 사이에 통전이 잘 되고 있는지를 광학적으로 검사하는 소위 파괴 검사 방법에 의존하고 있다. 이와 같이해서, 소정의 공정 조건, 예를 들어 디스미어 용액의 종류, 농도, 온도, 시간 등을 스플릿(split)하여 시험 제작한 후 결과물들을 일일이 절단하여 비아홀에 대한 통전 테스트 또는 광학적 육안 검사를 진행하여 최적 조건을 찾는 방식이 사용되고 있다.

따라서, 본 발명의 제1 목적은 인쇄회로기판의 비아홀을 제작하는데 있어서 비파괴 검사를 통해 불량을 최소화할 수 있는 최적의 공정 조건을 찾도록 하는 비아홀 성능 평가 방법과 이를 평가하기 위한 테스트 보드 제작 방법을 제공하는 데 있다.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 비파괴 검사를 통해 비아홀 형성의 최적 공정 조건을 찾을 수 있는 테스트 패턴을 구비한 인쇄회로기판을 제공하는 데 있다.

상기 목적을 달성하기 위하여, 본 발명은 코어층에 드릴 공정과 이미지 공정을 진행하여 상층과 하층에 복수 개의 동박 패드를 형성하되, 상층과 하층의 동박 패드들이 상하 수직 방향으로 서로 오버랩되도록 레이아웃 배열하고, 코어층 위에 테스트를 필요로 하는 자재를 정렬하여 가압 라미네이트 적층하고, 상층과 하층의 동박 패드들의 오버랩 부위가 서로 연결되도록 상하로 비아홀을 형성함으로써 상층 동박 패드와 비아홀, 하층 동박 패드로 이어지는 데이지 체인(daisy chain)을 형성하여 테스트 기판을 형성하고, 테스트 기판을 전해질 용액 내에서 전도도 측정을 진행함으로써 형성한 비아홀의 불량 여부를 판단한다.

즉, 본 발명은 제1 절연층을 사이로 하여 양면에 동박이 피복된 코어층의 양면 동박을 선택적으로 식각하여 소정의 간격을 두고 반복 배열된 복수개의 동박 패드로 구성된 동박 회로를 양면에 각각 구성하되, 코어층을 절단한 단면을 기준으로 상부면의 제n번째 동박 패드는 하부면의 제(n-1)번째 동박 패드와 부분적으로 오버랩되고, 동시에 하부면의 제n번째 동박 패드와 부분적으로 오버랩되도록 어긋나게 레이아웃하고, 코어층의 상부면 한쪽 끝단의 동박 패드와 하부면의 반대쪽 끝단의 동박 패드에 솔더를 형성하고 와이어를 접속한다.

이어서, 제2 절연층이 적층된 적층물에 대해 상기 상부면의 제n번째 동박 패드와 하부면의 제(n-1)번째 동박 패드가 서로 수직 관통되고, 동시에 하부면의 제n번째 동박 패드가 서로 수직 관통되도록 제2 절연층과 코어층을 관통하는 비아홀을 형성하여, 상부면의 동박 패드와 비아홀과 하부면 동박 패드, 비아홀, 상부면 동박 패드로 반복적으로 이어지는 데이지 체인을 형성한다.

이와 같이 하여 제작된 테스트 기판은 전해질 용액에 담겨 지게 되고, 와이어에 저항측정계를 연결하여 저항을 측정하게 된다. 만일 전해질 수용액은 전기를 전도하게 되므로 상층과 하층 사이의 비아홀은 서로 전해질 수용액에 의해 통전될 것이며, 측정된 저항값이 수 오옴(Ω) 정도로 낮은 저항값을 지닌다면 데이지 체인이 전기적으로 통전되고 있다는 것을 암시하는 것이며, 만일 측정된 저항값이 수백 킬로 오옴 또는 수 메가 오옴 등 높은 저항값을 보인다면 데이지 체인을 형성하고 있는 비아홀 어딘가에 에어 버블과 같은 불량 요소가 존재하여 통전되지 못하고 있음을 암시하는 것이다.

이 경우, 엔지니어는 교반 조건이라던가 또는 공정온도, 플라즈마 식각 조건, 식각 용액의 종류 배합 비율 등 공정 조건을 다시 변경하여 시험하여 불량률 제로의 비아홀을 형성할 수 있는 최적의 공정조건을 모니터하여 획득할 수 있다. 종래의 경우에는 비아홀을 형성한 후에 시료를 절단하여 현미경으로 육안 관찰하여 불량을 검사하여야 하므로 시료를 파괴하여 검사하는 방법에 의존하였으나, 본 발명에 따른 검사 방법을 이용하며, 자재별로 하나의 테스트 보드를 제작하고 파괴하지 아니하고도 반복하여 테스트 평가에 사용할 수 있다.

본 발명에 따른 비아홀 내부의 에어 버블 등 불량 존재 여부 평가 기술은, 디스미어 공정, 화학동 또는 전기동 전처리 공정, 수세 공정, 플라즈마 식각 처리 공정 등의 공정 조건을 최적화하는 평가 작업을 비파괴 검사를 통해 반복 수행할 수 있도록 한다. 그 결과, 적절한 교반 조건, 처리 시간, 처리 온도 등과 같은 다양한 최적 공정 조건을 비파괴 검사를 통해 획득할 수 있도록 함으로써, 연구개발 비용과 시간을 단축시킬 수 있으며 불량 발생시에 문제 단계를 추적하여 해결할 수 있도록 한다.

본 발명은 제1 절연층을 사이로 하여 상부면과 하부면 양면에 소정의 간격을 두고 반복 배열된 복수 개의 동박 패드로서, 상부면의 제n번째 동박 패드는 하부면의 제(n-1)번째 동박 패드와 부분적으로 오버랩되고, 동시에 하부면의 제n번째 동박 패드와 부분적으로 오버랩되도록 상부면의 동박 패드와 하부면의 동박 패드를 서로 어긋나도록 레이아웃 형성된 동박 패드와, 상기 상부면 한쪽 끝단의 동박 패드와 하부면의 반대쪽 끝단의 동박 패드에 솔더 접합되어 외부의 저항 측정 테스터와 연결되는 한 쌍의 와이어를 포함하되, 상기 상부면의 제n번째 동박 패드와 하부면의 제(n-1)번째 동박 패드가 서로 수직 관통되고, 동시에 하부면의 제n번째 동박 패드가 서로 수직 관통되도록 상기 제1 절연층과 상기 동박 패드를 관통하는 비아홀을 형성하여, 상부면의 동박 패드와 비아홀과 하부면 동박 패드, 비아홀, 상부면 동박 패드로 반복적으로 이어지는 데이지 체인을 구비하는 것을 특징으로 하는 테스트 기판을 제공한다.

이하에서는, 본 발명의 양호한 실시예를 첨부 도면 도1 및 도2를 참조하여 상세히 설명한다.

도1a 내지 도1d는 본 발명에 따른 비아홀 테스트 기판을 제조하는 방법을 나타낸 도면이다. 도2는 본 발명에 따른 테스트 기판의 동박 회로 레이아웃을 나타낸 도면이다.

도1a를 참조하면, 본 발명은 제1 절연층(20)을 사이에 두고 양면에 동박이 피복된 코어층에서 공정을 시작한다. 본 발명에 따른 코어층의 양호한 실시예로서, 레진 계열의 에폭시 수지층에 양면 동박을 피복하여 사용하거나, 또는 CCL(copper clad layer)을 사용할 수 있다.

우선, 제1 절연층(20)을 사이로 하여 양면에 동박이 피복된 코어층에 대하여 상하 양면에 복수 개의 동박 패드(10a, 10b, 10c; 30a, 30b, 30c)를 반복하여 배열한 동박 회로를 형성한다.

동박 패드(10a, 10b, 10c; 30a, 30b, 30c)는 장방형의 형태를 지닐 수 있으며 인접하는 동박 패드(10a, 10b, 10c; 30a, 30b, 30c)는 서로 일정 간격을 지니도록 설정하여 배열할 수 있다. 여기서, 동박 회로를 형성하는 방법은 당업계에서 흔히 사용하는 감광물질 도포, 노광, 현상, 식각 등의 단계로 이어지는 이미지 작업을 적용하여 사용하면 된다.

즉, 코어층의 상부면과 하부면 동박 위에 포토레지스트(도시 생략)를 도포하고 소정의 회로 마스크 패턴에 따라 노광을 진행하고, 화학용액으로 현상을 진행하여 포토레지스트에 회로 마스크 패턴을 전사하고, 패턴 형성된 포토레지스트를 마스크로 하여 식각을 진행하면 상부면과 하부면에 반복 배열된 동박 패드(10a, 10b, 10c; 30a, 30b, 30c)로 구성된 동박 회로가 형성된다.

코어층의 상부면에 패턴 형성된 동박 패드(10a, 10b, 10c)와 하부면에 형성된 동박 패드(30a, 30b, 30c)는 위에서 아래로 절단한 단면을 기준으로 서로 오버랩되도록 어긋나게 레이아웃 됨을 특징으로 한다.

즉, 상부면의 제n번째 동박 패드(10b)는 하부면의 제(n-1)번째 동박 패 드(30a)와 부분 오버랩되고, 동시에 하부면의 제n번째 동박 패드(30b)와 부분 오버랩되도록 어긋나게 레이아웃 함으로써, 후속 공정에서 코어층의 상부면과 하부면을 관통하는 비아홀을 형성하였을 때에 상부면의 동박 패드(10a, 10b, 10c)는 하부면에 형성된 복수 개의 동박 패드(30a, 30b, 30c)와 서로 비아홀에 의해 접속되도록 레이아웃 된다.

본 발명의 양호한 실시예로서, 코어층의 상부면과 하부면에 제작되는 동박 패드(10a, 10b, 10c; 30a, 30b, 30c)는 복수 개의 장방형 패드를 배열한 형태일 수 있으며, 상부면의 장방형 동박 패드(10a, 10b, 10c)는 하부면의 장방형 동박 패드 (30a, 30b, 30c)와 서로 오버랩되도록 정렬 레이아웃 된다.

이어서, 도1b를 참조하면 적층을 위하여 동박 회로를 형성하는 동박 패드 위에 산화막(40)을 형성하고, 코어층의 상부면과 하부면에 형성된 동박 회로를 구성하는 동박 패드 중 제일 끝단에 있는 동박 패드(10a, 30c)에 대해서 표면의 일 영역 위의 산화막을 제거하고 솔더(50)와 와이어(70, 80)를 접속 형성한다.

본 발명의 양호한 실시예에 따라, 산화막(40) 형성 단계는 생략할 수도 있으며 전술한 산화막(40)은 후속하는 제2 절연층 적층 단계에서 밀착력을 개선하기 위한 목적으로 형성한다. 솔더(50) 및 와이어(70, 80) 형성을 위해서, 형성한 산화막(40)을 국부적으로 제거하는 대신에, 솔더(50) 및 와이어(70, 80)를 형성할 패드 부위를 마스킹 하여 산화막 형성을 초기에 방지하는 공법이 적용될 수도 있다. 그리고 나면, 도1c에 도시한 바와 같이 테스트 하고자 하는 제2 절연층(90, 100)을 정렬하고 가압 적층 라미네이트를 하게 된다.

도1d를 참조하면, 내층 코어층에 제2 절연층(90, 100)이 적층된 구조물에 대해서 상부면의 동박 패드(10a, 10b, 10c)와 하부면의 동박 패드(30a, 30b, 30c)가 서로 연결되도록 비아홀(100a, 100b, 100c, 100d, 100e)을 형성한다. 테스트 대상 제2 절연층(90, 100)을 관통하는 비아홀 형성을 위해서 드릴 공정, 디스미어 공정, 플라즈마 처리 공정, 클린 및 수세 공정 등을 진행할 수 있으며, 이에 대한 최적의 공정 조건을 본 발명을 통해 획득하게 된다.

도1d 및 도2를 다시 참조하면, 내층의 상부면 동박 패드(10a, 10b, 10c)와 하부면 동박 패드(30a, 30b, 30c)가 비아홀(100a, 100b, 100c, 100d, 100e)에 의해 서로 직렬로 연결된 데이지 체인을 형성하게 된다.

최종적으로, 도1d에 도시한 바와 같이 얻어진 테스트 기판을 전해질 수용액 속에서 와이어(70, 80) 양단에 저항 측정 테스터를 연결하여 저항을 측정하면 내층 코어의 상부면 동박 패드들과 하부면 동박 패드들로 구성된 데이지 체인 회로의 전기적 접속 여부를 판별할 수 있게 된다.

즉, 도2에 도시한 대로, 상부면의 동박 회로를 구성하는 동박 패드(10a, 10b, 10c)와 하부면 동박 회로를 구성하는 동박 패드(30a, 30b, 30c)가 비아홀(100a, 100b, 100c, 100d, 100e)을 통해 통전하는 데이지 체인이 완성되는 경우 저항 측정 테스터의 저항값은 매우 낮게 나타날 것이고, 에어 버블 또는 기타 잔사가 남아있어서 전해질 이온에 의한 통전이 용이하지 않은 경우 측정 저항값은 상당히 큰 값을 가리키게 된다. 이와 같이, 데이지 체인 형태의 회로 구성을 통해서 비아홀 내에 불량 요소가 제거될 수 있도록 최적의 공정 조건을 획득할 수 있게 된 다.

이상과 같이, 본 발명은 인쇄회로기판의 주요 핵심 공정인 디스미어 처리, 화학동 또는 전기동 전처리, 도금 공정 등에서 에어 버블이 잔존하는지 여부를 샘플 파괴없이 측정할 수 있도록 하여, 데이지 체인 회로를 측정한 저항값을 관찰함으로써 특정 공정의 수세 조건, 교반 조건, 처리 시간, 온도 등의 조건을 최적화 할 수 있게 되므로 인쇄회로기판 제조에 적용될 수 있다.

도1a 내지 도1d는 본 발명에 따른 비아홀 테스트 기판을 제조하는 방법을 나타낸 도면.

도2는 본 발명에 따른 비아홀 테스트 기판의 레이아웃을 나타낸 도면.

<도면의 주요 부분에 대한 부호의 설명>

10a, 10b, 10c, 30a, 30b, 30c : 동박 패드

20 : 제1 절연층

40 : 산화막

50 : 솔더

70, 80 : 와이어

90, 100 : 제2 절연층

100a, 100b, 100c, 100d, 100e : 비아홀

Claims (3)

1. 다층 인쇄회로기판의 비아홀의 통전 상태를 평가하는 테스트 기판을 제조하는 방법에 있어서,

   (a) 제1 절연층을 사이로 하여 양면에 동박이 피복된 코어층의 양면 동박을 선택적으로 식각하여 소정의 간격을 두고 반복 배열된 복수개의 동박 패드로 구성된 동박 회로를 양면에 각각 구성하되, 상기 코어층을 절단한 단면을 기준으로 상부면의 제n번째 동박 패드는 하부면의 제(n-1)번째 동박 패드와 부분적으로 오버랩되고, 동시에 하부면의 제n번째 동박 패드와 부분적으로 오버랩되도록 상부면의 동박 패드와 하부면의 동박 패드를 서로 어긋나도록 레이아웃 형성하는 단계;

   (b) 상기 코어층의 상부면 한쪽 끝단의 동박 패드와 하부면의 반대쪽 끝단의 동박 패드에 솔더를 형성하고 와이어를 접속하는 단계;

   (c) 상기 코어층의 표면 위에 제2 절연층을 적층 정렬해서 상기 와이어가 노출되도록 가압 라미네이션 형성하는 단계; 및

   (d) 상기 제2 절연층이 적층된 적층물에 대해 상기 상부면의 제n번째 동박 패드와 하부면의 제(n-1)번째 동박 패드가 서로 수직 관통되고, 동시에 하부면의 제n번째 동박 패드가 서로 수직 관통되도록 제2 절연층과 코어층을 관통하는 비아홀을 형성하여, 상부면의 동박 패드와 비아홀과 하부면 동박 패드, 비아홀, 상부면 동박 패드로 반복적으로 이어지는 데이지 체인을 형성하는 단계

   를 포함하는 테스트 기판 제조 방법.
2. 제1항에 따라 제조한 테스트 기판을 전해질 수용액에 담그고 상기 와이어 양단에 테스터를 연결하여 저항을 측정함으로써 상기 데이지 체인의 전기적 통전 상태를 평가하는 비아홀 테스트 방법.
3. 삭제

Images