JP5065671B2 - プリント配線板の検査方法 - Google Patents

プリント配線板の検査方法 Download PDF

Info

Publication number
JP5065671B2
JP5065671B2 JP2006353037A JP2006353037A JP5065671B2 JP 5065671 B2 JP5065671 B2 JP 5065671B2 JP 2006353037 A JP2006353037 A JP 2006353037A JP 2006353037 A JP2006353037 A JP 2006353037A JP 5065671 B2 JP5065671 B2 JP 5065671B2
Authority
JP
Japan
Prior art keywords
inner layer
pattern
wiring board
printed wiring
layer pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006353037A
Other languages
English (en)
Other versions
JP2008166424A (ja
Inventor
純 唐沢
大悟 鈴木
定広 玉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006353037A priority Critical patent/JP5065671B2/ja
Priority to CN2007101932357A priority patent/CN101212896B/zh
Priority to US11/951,055 priority patent/US20080149382A1/en
Publication of JP2008166424A publication Critical patent/JP2008166424A/ja
Application granted granted Critical
Publication of JP5065671B2 publication Critical patent/JP5065671B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/162Testing a finished product, e.g. heat cycle testing of solder joints
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、プリント配線板を検査する方法、およびプリント配線板に係り、特にプリント配線板の内層パターンの形状に関する。
多層プリント配線板の製造において、表層面に対する内層面のずれ(以下、内層ずれ)が生じる場合がある。この場合、内層面のランド(以下、内層ランド)に層間接続するビアを表層面に形成すると、このビアが内層ランドに対してずれてしまう。内層ランドに対してビアがずれると、内層ランドを外れたビアのめっき層が部分的に薄くなるいわゆる座落ちや、そのビアに接合されるバンプにボイドが発生するなど接合不良を生じるおそれがある。したがって、プリント配線板の品質を確保するために製造工程においてその内層ずれが許容範囲内であるか否かを調べる必要がある。
特許文献1には、内層ずれを電気的に検出することができる多層プリント配線板が開示されている。このプリント配線板は、いずれの内層にも接続しないスルーホールを設けるとともに、検査対象となる内層に上記スルーホールの周囲に所定の間隔を空けて配置される検出パターンを設ける。このプリント配線板によれば、内層ずれが所定量より小さければ上記スルーホールと上記検出パターンは断線しており、内層ずれが所定量より大きくなれば上記スルーホールと上記検出パターンが導通することになる。したがって上記スルーホールと上記検出パターンとの導通状態を調べることで、内層ずれが許容範囲内であるか否かを知ることができる。
特公昭63−4960号公報
プリント配線板の内層面のランドや配線パターンは、一般にベタな銅箔層から不要な部分をエッチングにより除去することで形成される。内層面に例えば特許文献1に記載のような検出パターンを形成する場合、その検出パターンは上記エッチングによりランドや配線パターンと共に形成される。
ここで、製造公差によりエッチングによる銅の除去量が多かった場合、上記ランドが小さくなるとともに、上記スルーホールと上記検出パターンとの間の間隔は大きくなる。そうすると、ランドが小さくなり座落ちなどの欠陥が生じるにも関わらず、上記間隔が大きくなることからその検出パターンはスルーホールから断線されやすく、合格判定されるおそれがある。つまり座落ちなどの欠陥が検査からもれるおそれがある。
他方、製造公差によりエッチングによる銅の除去量が少なかった場合、上記ランドが大きくなるとともに、上記スルーホールと上記検出パターンとの間の間隔は小さくなる。そうすると、ランドが大きくなり座落ちなどの欠陥が発生していないにも関わらず、上記間隔が小さくなることからその検出パターンはスルーホールに導通しやすく、不合格判定されるおそれがある。つまり座落ちなどの不良が無い製品に対して不合格判定がなされる。このように上記のような検出パターンを用いた検査方法によれば、製造公差が大きいときに検査結果と実際の製品状態とが一致しないおそれがある。
本発明の目的は、精度の高い内層ずれの検査が可能となるプリント配線板の検査方法を得ることにある。
上記目的を達成するため、本発明の一つの形態に係るプリント配線板の検査方法は、表層面と、内層パターンが設けられた内層面と、複数の検出部と、配線パターンとを具備し、上記複数の検出部は、上記表層面に設けられたランドと、上記ランドと上記内層面とに亘るビアと内層ずれが許容範囲内である場合に上記ビアに電気的に接続される上記内層パターンの一部とを其々有し、上記配線パターンは、上記内層ずれが許容範囲内である場合に上記内層パターンとともに上記複数の検出部のランドを電気的に直列に接続するプリント配線板を準備し、上記配線パターンの導通状態を検出する。


この構成によれば、精度の高い内層ずれの検査が可能となる。
以下、一つの参考例に係るプリント配線板1、およびプリント配線板1の検査方法について、図1ないし図9を参照して説明する。
図1は、プリント配線板1の全体を示す。プリント配線板1は、例えば製造単位としての積層板(いわゆるワーク)であり、そのなかに後に製品となる複数の製品部2を含む。製品部2は、後工程でプリント配線板1から切り出され、システム基板として電子機器などに実装される。
プリント配線板1は、製品部2を外れたその周縁部分に例えば四つのテストクーポン部3を有する。テストクーポン部3は、製品部2と一体に積層され、製品部2と同じ積層状態にある。なお本明細書では、例えばソルダーレジストがまだ被膜されておらず、完成状態に至っていない積層板も含めてプリント配線板と称する。
図2に示すように、プリント配線板1は例えば6層に亘る導体層を有する多層板である。プリント配線板1は、二つの表層面5a,5bと、導体層が設けられる四つの内層面5c,5d,5e,5fとを有する。製品部2の内層面5c,5fには、内層ランド7が設けられている。以下、検査対象となる内層面として内層ランド7が設けられた内層面5cを取り上げ、表層面5aに対する内層面5cの内層ずれを検出するための構造について詳しく説明する。
図3に示すように、製品部2の内層面5cには、内層ランド7が形成されている。内層ランド7は、内層パターン8に電気的に接続され、後にシステム基板の回路の一部となる。製品部2の表層面5aには、ランド9が設けられる。ランド9には、上記内層ランド7に通じるビア10が設けられる。ランド9と内層ランド7とは、ビア10を通じて互いに電気的に接続される。プリント配線板1の内層ずれが無い場合は、ビア10の中心が内層ランド7の中心に対応する。
テストクーポン部3の表層面5aには、ランド9とビア10とが製品部2と同様に設けられる。テストクーポン部3の内層面5cには、ビア10に対応して領域Aが設定される。領域Aの一例は、製品部2の内層ランド7と同じ外形に設定される。プリント配線板1の内層ずれが無い場合は、ビア10の中心が領域Aの中心に対応する。これにより、テストクーポン部3のビア10が領域Aの内側にある場合は、製品部2のビア10が内層ランド7に載っていることになる。
逆に、テストクーポン部3のビア10が領域Aからはみ出す場合、製品部2のビア10が内層ランド7からはみ出していることになる。なお、本参考例ではビア10はいわゆるブラインドビアホールであるが、本発明でいうビアはこれに限らず、複数の層を貫通するスルーホールも含む。
テストクーポン部3の内層面5cには、内層パターン21が設けられている。内層パターン21の一例は、線状に形成されている。内層パターン21は、設定された領域Aの外側からビア10を向いて領域Aの内側まで延びている。図4に示すように、内層パターン21の一例は、ビア10の半径をa、内層ずれの許容量(すなわち領域Aの半径とビア10の半径との差分)をb、領域Aの中心から内層パターン21の先端21aまでの距離をcとする場合に、式(1)の間係を満たすように形成される。
式(1)c=a×2―(a+b)
例えば、ビア10の半径aが60μm、内層ずれの許容量bが50μmとすれば、内層パターン21の先端21aは、領域Aの中心から10μmだけ離して形成される。換言すれば、内層ずれが無い場合には、内層パターン21がビア10に対して内層ずれの許容量bに対応する長さだけ重なるように形成されている。
図4および図5に示すように、プリント配線板1の内層ずれが許容範囲内にある場合には、内層パターン21がビア10に接する。つまり内層パターン21がランド9に電気的に接続される。一方、内層パターン21が設けられた方向とは反対方向に沿ってプリント配線板1の内層ずれが許容範囲を超えている場合には、ビア10から内層パターン21が外れる。つまり内層パターン21がランド9から電気的に断線される。
図2に示すように、プリント配線板1には、ランド9とビア10と内層パターン21とを含む検出部31,32が例えば二つ設けられている。一方の検出部31(以下、第1の検出部31)において、内層パターン21は図2中のX1方向に沿ってビア10を向いて延びている。他方の検出部32(以下、第2の検出部32)において、内層パターン21は図2中のX2方向に沿ってビア10を向いて延びている。
第1の検出部31における内層パターン21と、第2の検出部32における内層パターン21とはビア10に対して互いに異なる方向から延びている。X1方向とX2方向とは例えば互いに180度異なる。これにより、例えば第1の検出部31において内層パターン21が設けられた方向に沿って許容量bを越える内層ずれが生じた場合、第1の検出部31では内層パターン21がビア10に接することになるが、第2の検出部32では内層パターン21がビアから外れることになる。
参考例では、第1および第2の検出部31,32の内層パターン21は、互いに一体に形成されている。換言すれば、線状に延びる一つの内層パターン21により、第1および第2の検出部31,32の内層パターンが形成されている。
次にプリント配線板1の製造方法の一例について説明する。
例えばベタな銅箔層を有するコア積層板に対してエッチング処理を行い、不要な銅を除去してテストクーポン部3に内層パターン21を形成する。この内層パターン21は、製品部2の内層ランド7や内層パターン8と同時に形成される。
内層パターン21を形成したコア積層板の表裏に例えばビルドアップ法によりベタ銅箔層を有する絶縁層を積層し、エッチングなどによりテストクーポン部3と製品部2にそれぞれランド9を形成する(図6、図7参照)。次に、ランド9に対して例えばレーザーまたはドリルにより穴加工を行い、その穴の内周面にめっき処理を行うことでビア10を形成する。これにより内層ずれの検査対象となるプリント配線板1が形成される。
なお、内層ずれ検査において合格判定が出たプリント配線板1は、後工程に回され、製品部2が切り出されてシステム基板となる。内層ずれ検査において不合格判定が出たプリント配線板1は、解析に回されて製造条件の見直しなどが行われる。
次にプリント配線板1の検査方法について説明する。
上記のように形成されたプリント配線板1に対して、テストクーポン部3のランド9と内層パターン21との間の導通状態を検出する。この検出においてランド9と内層パターン21とが導通していると、ビア10が領域Aの内側にあり、内層ずれが生じていないことが分かる(図8参照)。
一方、ランド9と内層パターン21とが断線していると、ビア10が領域Aの外側にはみ出していることが分かる。つまりプリント配線板1の内層ずれが許容範囲を超えており、製品部2のビア10が内層ランド7に対してずれていることが推測される(図9参照)。
参考例では、互いに内層パターン21が反対方向から延びる二つの検出部31,32が設けられている。これにより、例え第1および第2の検出部31,32のいずれか一方において内層パターン21が延びている方を向いてビア10がずれてその内層パターン21がビア10と導通状態になっても、検出部31,32の他方において内層パターン21がビア10から断線状態となる。すなわち、第1の検出部31のビア10と内層パターン21との導通状態および第2の検出部32のビア10と内層パターン21との導通状態を共に検出することで、プリント配線板1の内層ずれをさらに精度よく検知することができる。
参考例では、一つの内層パターン21が第1および第2の検出部31,32で共有されている。すなわちプリント配線板1の内層ずれが許容範囲内である場合は、内層パターン21を介して第1の検出部31のランド9と第2の検出部32のランド9との間が導通状態にある。一方、プリント配線板1の内層ずれが許容範囲を超えている場合は、第1の検出部31のランド9と第2の検出部32のランド9との間が断線状態にある。このように、第1の検出部31のランド9と第2の検出部32のランド9との間の導通状態を調べることで、第1および第2の検出部31,32のそれぞれのビア10と内層パターン21との導通状態を調べることができ、一度の導通確認でプリント配線板の内層ずれを検出することができる。
なお具体的には、図2に示すように、例えばテスター35を用いて第1の検出部31のランド9と第2の検出部32のランド9との間の抵抗測定を行うことで上記ランド9間の導通状態を検出する。テスター35は、その端子ピンを直接に第1および第2の検出部31,32のランド9に接続してもよく、例えばランド9に電気的に接続されたパッドを別に設けてこのパッドに接続してもよい。
このようなプリント配線板1の検査方法によれば、精度の高い内層ずれの検査が可能となる。すなわち、製造公差によりエッチングによる銅の除去量が多かった場合、内層ランド7が小さくなるとともに、内層パターン21の先端が短くなる。内層ランド7が小さくなると座落ちなどの欠陥が発生しやすくなるが、内層パターン21も小さくなるのでビア10と内層パターン21とが断線されやすく、プリント配線板1は不合格判定が出やすい。
他方、製造公差によりエッチングにより銅の除去量が少なかった場合、内層ランド7が大きくなるとともに、内層パターン21の先端が長くなる。内層ランド7が大きくなると上記座落ちなどの欠陥が発生しにくくなるが、内層パターン21が大きくなることからその内層パターン21はビア10に導通しやすく、プリント配線板1は合格判定が出やすい。
すなわち、このようなプリント配線板1によれば、例え製造公差が大きくても検査結果が実際の製品状態に一致しやすい。すなわち製造公差が内層ずれの合否判定に与える影響が少なくなる。つまり、座落ちなどの欠陥が検査からもれるおそれが小さくなるとともに、不良が無い製品に対して不合格判定がなされるおそれが小さくなり、精度の高い内層ずれの検査が可能となる。このようなプリント配線板1によれば、歩留まりが良くなる。
内層ずれが無い場合には許容量bに対応する長さだけビア10と重なるように内層パターン21を設けておくと、内層パターン21として単純なパターン形状を採用しても内層ずれが許容範囲内である場合にはビア10に接し、かつ内層ずれ許容範囲外である場合にはビア10から外れさせることができる。
内層パターン21を線状に形成すると、パターン設計が容易であり、その形成も簡単である。さらに、プリント配線板1の内層ずれが内層パターン21の線幅方向に沿って起こったときも、その内層ずれを検出することができる。
二つの検出部31,32を設け、第1の検出部31において内層パターン21がビア10を向いて延びる方向と、第2の検出部32において内層パターン21がビア10を向いて延びる方向とが互いに異なるようにプリント配線板1が形成されていると、一方の検出部においてビア10が内層パターン21と重なる方向にずれても、他方の検出部においてビア10が内層パターン21から断線されるので、内層ずれをほとんど確実に検出することができる。これは二つの検出部31,32において、内層パターン21の延びる方向が互いに180度異なっていると、さらに確実に検出することができる。
線状に延びる一つの内層パターン21により、第1および第2の検出部31,32の内層パターンが形成していると、内層ずれが許容範囲内の場合は、第1および第2の検出部31,32のランド9が互いに導通する。すなわち第1の検出部31のランド9と第2の検出部32のランド9との間の導通状態を検出することで、二つの検出部31,32におけるビア10と内層パターン21との導通確認を一度に済ませてしまうことができる。これは検査作業の効率化に寄与する。
なお第1および第2の検出部31,32の内層パターン21をそれぞれ別体に形成するとともに、その内層パターン21に電気的に接続されるスルーホールやビアを設けて、そのスルーホール等とランド9との間の導通状態を検出してもよい。
次に、本発明の第の実施形態に係るプリント配線板41、およびプリント配線板41の検査方法について、図10および図11を参照して説明する。なお上記参考例に係るプリント配線板1と同じ機能を有する構成は、同一の符号を付してその説明を省略する。
図10に示すように、プリント配線板41には、第1ないし第4の検出部31,32,45,46が設けられる。第1ないし第4の検出部31,32,45,46は、それぞれランド9、ビア10、および内層パターン21を有する。第1および第2の検出部31,32の内層パターン21は、互いに一体に形成されている。第3および第4の検出部45,46の内層パターン21は、互いに一体に形成されている。
図11に示すように、第1の検出部31において、内層パターン21はX1方向に沿ってビア10を向いて延びている。第2の検出部32において、内層パターン21はX2方向に沿ってビア10を向いて延びている。X1方向とX2方向とは例えば互いに180度異なる。第3の検出部45において、内層パターン21はY1方向に沿ってビア10を向いて延びている。第4の検出部46において、内層パターン21はY2方向に沿ってビア10を向いて延びている。
Y1方向とY2方向とは例えば互いに180度異なる。さらにY1とX1とは互いに90度異なる。すなわち、第1ないし第4の検出部31,32,45,46において、内層パターン21が各検出部のビア10に対して互いに90度ずつ異なる方向から延びるようにプリント配線板41が形成されている。
プリント配線板41の表層面5aには、第1および第2のパッド51,52、並びに配線パターン53が設けられている。配線パターン53は、第1のパッド51と第1の検出部31のランド9との間、第2の検出部32のランド9と第3の検出部45のランド9との間、および第4の検出部のランド9と第2のパッド52との間を電気的に接続している。すなわち配線パターン53は、内層パターン21と協働して第1ないし第4の検出部31,32,45,46の各ランド9を電気的に直列に接続する。
次にプリント配線板41の検査方法について説明する。
上記のように形成されたプリント配線板41に対して、第1および第2のパッド51,52の間の導通状態(すなわち配線パターン53の導通状態)を検出する。第1および第2のパッド51,52の間が導通していれば、第1ないし第4の検出部31,32,45,46においてビア10が内層パターン21に導通していることが分かる。すなわちプリント配線板41の内層ずれが許容範囲内であることが分かる。
一方、第1および第2のパッド51,52の間が断線していれば、第1ないし第4の検出部31,32,45,46の一箇所または複数個所でビア10が内層パターン21から断線されていることが分かる。すなわちプリント配線板41の内層ずれが許容範囲を超えていることが分かる。
このようなプリント配線板41の検査方法によれば、上記参考例に係るプリント配線板1と同様に、座落ちなどの欠陥が検査からもれるおそれが小さくなるとともに、不良が無い製品に対して不合格判定がなされるおそれが小さくなり、精度の高い内層ずれの検査が可能となる。
四つの検出部31,32,45,46において内層パターン21が各検出部のビア10に対して互いに90度ずつ異なる方向から延びていると、プリント配線板41の内層ずれを2次元方向に亘って検査することができ、さらに精度の高い内層ずれの検査が可能となる。
第1ないし第4の検出部31,32,45,46を電気的に直列に接続する配線パターン53が設けられていると、配線パターン53の導通状態を検出するだけで、内層ずれの有無を知ることができる。なお、第1および第2のパッド51,52の導通状態を確認せずに、各検出部31,32,45,46ごとにビア10と内層パターン21との導通状態を検出してもよい。
次に、本発明の第の実施形態に係るプリント配線板61、およびプリント配線板61の検査方法について、図12および図13を参照して説明する。なお上記参考例および第の実施形態に係るプリント配線板1,41と同じ機能を有する構成は、同一の符号を付してその説明を省略する。
図12および図13に示すように、プリント配線板61の表層面5aには、第3のパッド63および第1および第2のスルーホール64,65が設けられている。第3のパッド63は、第2の検出部32と第3の検出部45との間に亘る配線パターン53の途中に設けられている。第1のスルーホール64は、第1の検出部31と第2の検出部32との間に亘る内層パターン21に対応して設けられ、その内層パターン21に電気的に接続されている。第2のスルーホール65は、第3の検出部45と第4の検出部46との間に亘る内層パターン21に対応して設けられ、その内層パターン21に電気的に接続されている。
次にプリント配線板61の検査方法について説明する。
上記のように形成されたプリント配線板61に対して、第の実施形態と同様に、第1および第2のパッド51,52の間の導通状態を検出する。第1および第2のパッド51,52の間が断線していれば、第1ないし第4の検出部31,32,45,46の一箇所または複数個所でビア10が内層パターン21から断線されていることが分かる。
第1および第2のパッド51,52の間が断線されている場合、さらに例えば第1のパッド51と第3のパッド63との導通状態を検出する。第1のパッド51と第3のパッド63との間が導通していれば、Y1方向またはY2方向に沿って内層ずれがあることが分かる。また同様に、第2のパッド52と第3のパッド63との間が導通していれば、X1方向またはX2方向に沿って内層ずれがあることが分かる。
さらに、第1のパッド51と第1のスルーホール64との間の導通状態、第3のパッド63と第1のスルーホール64との間の導通状態、第2のパッド52と第2のスルーホール65との間の導通状態、および第3のパッド63と第2のスルーホール65との間の導通状態をそれぞれ検出することで、内層ずれがX1,X2,Y1,Y2のいずれの方向にあるのかが分かる。
このようなプリント配線板61の検査方法によれば、上記参考例に係るプリント配線板61と同様に、座落ちなどの欠陥が検査からもれるおそれが小さくなるとともに、不良が無い製品に対して不合格判定がなされるおそれが小さくなり、精度の高い内層ずれの検査が可能となる。
第3のパッド63を設けることで、内層ずれがX1,X2方向にあるのか、Y1,Y2方向にあるのかを調べることができる。第1および第2のスルーホール64,65を設けることで、内層ずれがX1方向、X2方向、Y1方向、Y2方向のいずれにあるのかを調べることができる。すなわち内層ずれの方向を電気的に判別することができる。
なお第1および第2のスルーホールに代えて、ブラインドビアを設けてもよい。
以上、第1及び第2の実施形態に係るプリント配線板41,61およびそれらプリント配線板の検査方法について説明したが、本発明はもちろんこれらに限定されるものではない。第1及び第2の実施形態に係る各構成要素は、適宜組み合わせて適用することができる。
一つの参考例に係るプリント配線板の平面図。 図1中に示されたプリント配線板のF2−F2線に沿う断面図。 上記参考例に係るプリント配線板を分解して示す斜視図。 上記参考例に係るテストクーポン部の内層ずれが無い状態の断面図。 上記参考例に係るテストクーポン部の内層ずれがある状態の断面図。 上記参考例に係るプリント配線板の積層工程を模式的に示す斜視図。 上記参考例に係るプリント配線板の外層パターン作成工程を模式的に示す斜視図。 上記参考例に係るプリント配線板の検査工程を示す斜視図。 上記参考例に係るプリント配線板の検査工程を示す斜視図。 本発明の第の実施形態に係るプリント配線板のテストクーポン部の斜視図。 の実施形態に係るテストクーポン部の内層面に沿う断面図。 本発明の第の実施形態に係るプリント配線板のテストクーポン部の斜視図。 の実施形態に係るテストクーポン部の内層面に沿う断面図。
符号の説明
1,41,61…プリント配線板、5a…表層面、5c…内層面、9…ランド、10…ビア、21…内層パターン、31,32,45,46…検出部、53…配線パターン、63…パッド。

Claims (11)

  1. 表層面と、
    線状の内層パターンが設けられた内層面と、
    上記表層面に設けられたランドと、上記ランドから上記内層面に通じるビアと内層ずれが無い場合には上記内層ずれの許容量に対応する長さだけ上記ビアと重なり、上記内層ずれが許容範囲内である場合に上記ビアに電気的に接続され、上記内層ずれが許容範囲外である場合に上記ビアから外れる上記内層パターンの一部と、を其々有した複数の検出部と、
    上記内層ずれが許容範囲内である場合に上記内層パターンとともに上記複数の検出部のランドを電気的に直列に接続する配線パターンと、
    を具備するプリント配線板を準備し、
    上記複数の検出部は、上記ランドと上記ビアと上記内層パターンの一部とを其々含む二つの検出部を含み、一方の上記検出部で上記内層パターンが上記ビアを向いて延びる方向と、他方の上記検出部で上記内層パターンが上記ビアを向いて延びる方向とは互いに異なり
    上記配線パターンの導通状態を検出することで、上記複数の検出部における上記ランドと上記内層パターンとの間の導通状態を検出するプリント配線板の検査方法。
  2. 請求項1の記載において、
    上記プリント配線板は、上記複数の検出部は、四つの検出部を含み、この四つの検出部において上記内層パターンは各検出部の上記ビアに対して互いに90度ずつ異なる方向から延び、
    上記配線パターンの導通状態を検出することで、上記四つの検出部における上記ランドと上記内層パターンとの導通状態を検出するプリント配線板の検査方法。
  3. 請求項1または請求項2の記載において、
    上記配線パターンは、上記表層面に設けられ、上記プリント配線板は、複数の上記ランドに通じる上記配線パターンの途中にパッドを有し、
    上記パッドと上記検出部の各ランドとの間の導通状態を検出するプリント配線板の検査方法。
  4. 表層面と、
    内層パターンが設けられた内層面と、
    上記表層面に設けられたランドと、上記ランドから上記内層面に通じるビアと内層ずれが許容範囲内である場合に上記ビアに電気的に接続される上記内層パターンの一部と、を其々有した複数の検出部と、
    上記内層ずれが許容範囲内である場合に上記内層パターンとともに上記複数の検出部のランドを電気的に直列に接続する配線パターンと、
    を具備するプリント配線板を準備し、
    上記複数の検出部は、上記ランドと上記ビアと上記内層パターンの一部とを其々含む二つの検出部を含み、一方の上記検出部で上記内層パターンが上記ビアを向いて延びる方向と、他方の上記検出部で上記内層パターンが上記ビアを向いて延びる方向とは互いに異なり、
    上記配線パターンの導通状態を検出することで、上記複数の検出部における上記ランドと上記内層パターンとの間の導通状態を検出するプリント配線板の検査方法。
  5. 表層面と、
    内層パターンが設けられた内層面と、
    上記表層面に設けられたランドと、上記ランドと上記内層面とに亘るビアと内層ずれが許容範囲内である場合に上記ビアに電気的に接続される上記内層パターンの一部と、を其々有した複数の検出部と、
    上記内層ずれが許容範囲内である場合に上記内層パターンとともに上記複数の検出部のランドを電気的に直列に接続する配線パターンと、
    を具備したプリント配線板を準備し、
    上記配線パターンの導通状態を検出するプリント配線板の検査方法。
  6. 請求項5の記載において、
    上記複数の検出部は、第1の検出部と、第2の検出部とを含み、
    上記第1の検出部で上記内層パターンが上記ビアを向いて延びる方向と、上記第2検出部で上記内層パターンが上記ビアを向いて延びる方向とが互いに異なるプリント配線板の検査方法。
  7. 請求項5または請求項の記載において、
    上記複数の検出部は、四つの検出部を含み、
    上記四つの検出部では、上記内層パターンは各検出部のビアに対して互いに90度ずつ異なる方向から延びたプリント配線板の検査方法。
  8. 請求項5乃至請求項のいずれかの記載において、
    上記内層パターンは、上記内層ずれが許容範囲内である場合には上記ビアに接し、上記内層ずれが許容範囲外である場合には上記ビアから外れるプリント配線板の検査方法。
  9. 請求項5乃至請求項のいずれかの記載において、
    上記内層パターンは、上記内層ずれが無い場合には上記内層ずれの許容量に対応する長さだけ上記ビアと重なるプリント配線板の検査方法。
  10. 請求項5乃至請求項のいずれかの記載において、
    上記内層パターンは、線状に形成されているプリント配線板の検査方法。
  11. 請求項5乃至請求項1のいずれかの記載において、
    上記配線パターンは、上記表層面に設けられるとともに、該配線パターンの途中にパッドを有し、
    上記パッドと上記検出部の各ランドとの間の導通状態を検出するプリント配線板の検査方法。
JP2006353037A 2006-12-26 2006-12-27 プリント配線板の検査方法 Expired - Fee Related JP5065671B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006353037A JP5065671B2 (ja) 2006-12-27 2006-12-27 プリント配線板の検査方法
CN2007101932357A CN101212896B (zh) 2006-12-27 2007-11-26 印刷线路板的检查方法以及印刷线路板
US11/951,055 US20080149382A1 (en) 2006-12-26 2007-12-05 Method of inspecting printed wiring board and printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006353037A JP5065671B2 (ja) 2006-12-27 2006-12-27 プリント配線板の検査方法

Publications (2)

Publication Number Publication Date
JP2008166424A JP2008166424A (ja) 2008-07-17
JP5065671B2 true JP5065671B2 (ja) 2012-11-07

Family

ID=39541246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006353037A Expired - Fee Related JP5065671B2 (ja) 2006-12-26 2006-12-27 プリント配線板の検査方法

Country Status (3)

Country Link
US (1) US20080149382A1 (ja)
JP (1) JP5065671B2 (ja)
CN (1) CN101212896B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5400996B2 (ja) * 2009-09-18 2014-01-29 日本特殊陶業株式会社 多数個取り配線基板およびその製造方法
JP5500554B2 (ja) * 2010-11-26 2014-05-21 株式会社伸光製作所 多層プリント配線板
JP2012243994A (ja) * 2011-05-20 2012-12-10 Toshiba Corp プリント配線板およびその検査方法
CN103796429B (zh) * 2012-11-01 2017-03-15 碁鼎科技秦皇岛有限公司 电路板的制作方法
JP6191465B2 (ja) * 2014-01-08 2017-09-06 富士通株式会社 プリント基板の検査方法及びプリント基板
JP6007358B2 (ja) * 2014-02-27 2016-10-12 日信工業株式会社 回路基板および車両用ブレーキ液圧制御装置
TWI620475B (zh) * 2015-01-12 2018-04-01 南亞電路板股份有限公司 印刷電路板及其製作方法
KR102352316B1 (ko) * 2015-08-11 2022-01-18 삼성전자주식회사 인쇄 회로 기판
US9958496B2 (en) * 2015-08-28 2018-05-01 Oracle International Corporation Layer-layer registration coupon for printed circuit boards
US10379153B1 (en) * 2018-12-04 2019-08-13 Greater Asia Pacific Limited Printed circuit board test coupon for electrical testing during thermal exposure and method of using the same
CN113079655B (zh) * 2020-01-03 2022-04-08 北大方正集团有限公司 用于检测印制电路板加工偏移的检测结构和检测方法
CN114485366A (zh) * 2022-01-28 2022-05-13 宁波华远电子科技有限公司 线路板钻孔的偏位检测方法
CN116916525A (zh) * 2023-09-14 2023-10-20 惠州市金百泽电路科技有限公司 具有内层传输线测试结构的pcb及pcb制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5432765A (en) * 1977-08-17 1979-03-10 Hitachi Ltd Method of detecting layer shift in print wire board
JPH0766517A (ja) * 1993-08-26 1995-03-10 Ibiden Co Ltd テストクーポンセット
JPH1154940A (ja) * 1997-08-05 1999-02-26 Fujitsu Ltd 多層配線基板のスルーホールの位置ずれ検査方法
JP2002252472A (ja) * 2001-02-27 2002-09-06 Nippon Mektron Ltd 層間位置ずれ検知回路を有する積層プリント基板

Also Published As

Publication number Publication date
US20080149382A1 (en) 2008-06-26
CN101212896B (zh) 2010-09-22
CN101212896A (zh) 2008-07-02
JP2008166424A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
JP5065671B2 (ja) プリント配線板の検査方法
KR101148317B1 (ko) 다층회로기판 및 다층회로기판의 제조방법
JP2006173146A5 (ja)
JP2008164377A (ja) 摩耗ゲージ
JP4224056B2 (ja) 基板検査方法、プリント配線板および電子回路装置
JPH11145628A (ja) 印刷配線基板
JP2008091439A (ja) 多層プリント配線板の製造方法
JP5067048B2 (ja) プリント配線板
JP2010123772A (ja) プリント配線板の位置認識マークおよびプリント配線板の製造方法
KR20080004988A (ko) 인쇄회로기판
JP2015130444A (ja) プリント基板の検査方法及びプリント基板
JP2008135585A (ja) プリント配線板のVia位置ずれ検査パターン構造
JP2007134427A (ja) モジュールパッケージ及びモジュールパッケージの製造方法
JP5258497B2 (ja) プリント配線板のはんだ接合検査用配線構造
KR20050055991A (ko) 마이크로 비아홀의 테스트 쿠폰이 구비된 인쇄회로기판 및그 제조 방법
JP2000294935A (ja) 多層基板及び多層基板の検査方法
JP2008028213A (ja) 回路基板及びその検査方法
JP3206635B2 (ja) 多層印刷配線板
KR101039775B1 (ko) 인쇄회로기판의 비아홀 평가 방법 및 테스트 기판 제조방법
KR101474770B1 (ko) 검사패턴을 구비하는 인쇄회로기판
JP4407607B2 (ja) 両面プリント配線板の検査方法
KR100570870B1 (ko) 층간 편심 확인이 가능한 인쇄회로기판
JP2570174B2 (ja) 多層プリント配線板
JPH1146068A (ja) 多層配線基板の製造プロセスの評価方法
KR20220151755A (ko) 다층인쇄회로기판쇼트인자검증기판 및 그의 검증방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees