CN113079655B - 用于检测印制电路板加工偏移的检测结构和检测方法 - Google Patents
用于检测印制电路板加工偏移的检测结构和检测方法 Download PDFInfo
- Publication number
- CN113079655B CN113079655B CN202010005757.5A CN202010005757A CN113079655B CN 113079655 B CN113079655 B CN 113079655B CN 202010005757 A CN202010005757 A CN 202010005757A CN 113079655 B CN113079655 B CN 113079655B
- Authority
- CN
- China
- Prior art keywords
- printed circuit
- circuit board
- detecting
- processing
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/166—Alignment or registration; Control of registration
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供了一种用于检测印制电路板加工偏移的检测结构和检测方法。所述用于检测印制电路板加工偏移的检测结构设于印制电路板上,其包括:第一通孔;第二通孔,与第一通孔间隔设置;第一焊盘,设于第一通孔上;第二焊盘,与第一焊盘间隔设置;其中,多个第二通孔共同包围限定出圆形结构,第一通孔设置于圆形结构的外部,第二焊盘设于圆形结构的内部。本发明能够对印制电路板加工制造过程中产生的偏移进行精确检测,以便及时发现不良品,提高产品质量和出厂合格率。
Description
技术领域
本发明涉及印制电路板加工的技术领域,具体而言,涉及用于检测印制电路板加工偏移的检测结构和检测方法。
背景技术
近年来,印制印制电路板(英明名称:Printed Circuit Board,英文简称:PCB)在车辆制造、通讯设备、医疗卫生、航天航空、电子器件等多种领域中都得到了愈加广泛的应用。随着印制电路板生产制造技术的发展,使用者对多层印制印制电路板的性能也提出了更高的要求。
在制备多层印制印制电路板时,压合是必不可少的工序之一。并且,压合工序对多层印制印制电路板的质量和性能也有着至关重要的影响。其中,当压合工序中上下两个印制电路板内层之间产生偏移或错位,会严重影响印制印制电路板的产品质量。
目前,相关技术中缺少一种能够对两个印制电路板内层之间产生的偏移或错位进行精准检测的技术方案。由此造成了印制电路板的出厂合格率不够理想的问题。
发明内容
本发明旨在解决上述技术问题的至少之一。
为此,本发明的第一目的在于提供一种用于检测印制电路板加工偏移的检测结构。
本发明的第二目的在于提供一种用于检测印制电路板加工偏移的检测方法。
为实现本发明的第一目的,本发明的实施例提供了一种用于检测印制电路板加工偏移的检测结构,设于印制电路板上,其包括:第一通孔;第二通孔,与第一通孔间隔设置;第一焊盘,设于第一通孔上;第二焊盘,与第一焊盘间隔设置;其中,多个第二通孔共同包围限定出圆形结构,第一通孔设置于圆形结构的外部,第二焊盘设于圆形结构的内部。
通过本实施例的用于检测印制电路板加工偏移的检测结构,能够对及时发现和识别印制电路板在制作过程中的对位偏移问题,由此及时发现不合格品,保证印制电路板的出厂合格率。此外,本实施例提供的是一种行星式的检测结构。此种行星式的检测结构可对印制电路板在各个方向上的偏移进行检测识别,由此提高了检测的精度和范围。
另外,本发明上述实施例提供的技术方案还可以具有如下附加技术特征:
上述技术方案中,第二焊盘设于圆形结构的圆心位置。
采用本实施例的原因在于,由于第二焊盘与任一第二通孔之间的距离相等,因此,当印制电路板在制作过程中的对位偏移问题时,可通过各个第二通孔相对于第二焊盘的位移方向或距离来判断印制电路板的偏移量或偏移方向,由此提高偏移检测的准确程度和精度。
上述任一技术方案中,第一通孔和第二通孔分别为圆形通孔。
将一通孔和第二通孔均设置为圆形,有助于沿各个方向对印制电路板在制作过程中的对位偏移进行识别检测。
上述任一技术方案中,任一第二通孔与另任一第二通孔的直径相等。
将各个第二通孔设置为大小一致,有助于对偏移程度或偏移量进行准确的评估,并且使得任一方向的印制电路板的偏移情况均可通过第二通孔的重叠情况而被检测出来。
上述任一技术方案中,第二通孔的数量为偶数,第二通孔环绕圆形结构的圆心等距地间隔分布。
第二通孔的数量越多,则本实施例的用于检测印制电路板加工偏移的检测结构的检测精度越高。
上述任一技术方案中,印制电路板包括:多个内层板,任两个相邻的内层板之间相互叠加设置,各个内层板上分别设有用于检测印制电路板加工偏移的检测结构。
针对多层结构的印制电路板,如需检测印制电路板中每一层内层板的对位偏移情况,则需在各个内层板上设置本发明任一实施例的检测结构。
上述任一技术方案中,第一通孔和第二通孔的通孔直径由印制电路板的一侧表面向另一侧表面逐渐增加。
上述任一技术方案中,印制电路板包括:工艺边;其中,用于检测印制电路板加工偏移的检测结构设于工艺边的位置上。
将用于检测印制电路板加工偏移的检测结构设于工艺边上,可节约和缩小印制电路板成品的体积,提高其应用范围,便于实现产品的集成化和小型化。
为实现本发明的第二目的,本发明的实施例提供了一种用于检测印制电路板加工偏移的检测方法,其包括以下步骤:在印制电路板上设置如本发明任一实施例的用于检测印制电路板加工偏移的检测结构;检测第一焊盘和第二焊盘之间的导通情况;根据导通情况,判定印制电路板的加工偏移程度。
本发明的实施例提供的用于检测印制电路板加工偏移的检测方法采用如本发明任一实施例的用于检测印制电路板加工偏移的检测结构,因而其具有如本发明任一实施例的用于检测印制电路板加工偏移的检测结构的全部有益效果,在此不再赘述。
上述技术方案中,根据导通情况,判定印制电路板的加工偏移程度的步骤具体包括:第一焊盘和第二焊盘之间导通,判定加工偏移程度符合加工要求;或第一焊盘和第二焊盘之间未导通,判定加工偏移程度未符合加工要求。
本发明的附加方面和优点将在下面的描述部分中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1为本发明一些实施例的印制电路板的侧面剖视结构示意图;
图2为本发明一些实施例的设有检测结构的印制电路板在经过电镀后的俯视结构示意图;
图3为本发明一些实施例的设有检测结构的印制电路板在经过电镀后的立体结构示意图;
图4为本发明一些实施例的设有检测结构的印制电路板在经过图形印制后的侧面剖视结构示意图;
图5为本发明一些实施例的设有检测结构的印制电路板在经过图形印制后的俯视结构示意图;
图6为本发明一些实施例的设有检测结构的印制电路板在经过图形印制后的立体结构示意图;
图7为本发明一些实施例的设有检测结构的印制电路板在存在加工偏移时的侧面剖视结构示意图;
图8为本发明一些实施例的设有检测结构的印制电路板在存在加工偏移时的俯视结构示意图;
图9为本发明一些实施例的设有检测结构的印制电路板在存在加工偏移时的立体结构示意图;
图10为本发明一些实施例的设有多个内层板的印制电路板在不存在加工偏移时的侧面剖视结构示意图;
图11为本发明一些实施例的设有多个内层板的印制电路板在不存在加工偏移时的立体结构示意图;
图12为本发明一些实施例的设有多个内层板的印制电路板在存在加工偏移时的侧面剖视结构示意图;
图13为本发明一些实施例的设有多个内层板的印制电路板在存在加工偏移时的立体结构示意图。
其中,图1至图13标记与部件名称之间的对应关系为:
100:印制电路板,102:第一通孔,104:第二通孔,106:第一焊盘,108:第二焊盘,110:内层板,112:工艺边,114:内层通孔,116:面铜,118:印制电路图形。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点,下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是,在不冲突的情况下,本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是,本发明还可以采用其他不同于在此描述的其他方式来实施,因此,本发明的保护范围并不受下面公开的具体实施例的限制。
下面参照图1至图13描述本发明一些实施例的技术方案。
本发明的实施例提供了一种用于检测印制电路板加工偏移的检测结构以及检测方法。
印制电路板是电子产品中的重要元件之一。随着电子通信技术的不断发展和电子产品功能的愈加丰富,使用者对印制电路板的结构设计和工艺技术要求也越来越严格。以移动智能终端电子产品为例,其应用的印制电路板产品的设计等级正朝着高端化的方向发展。印制电路板产品的设计等级越高,其加工和检测过程的各项指标愈加严格,对品质可靠性的要求也越高。其中,印制电路板成品是由若干层的内层电路板相互叠加而成的,各层内层电路板之间的偏移错位会使得印制电路板出现质量缺陷,降低其可靠性。
具体而言,图1提供了一种印制电路板100中一部分结构的侧视图,如图1所示,印制电路板100中包括多个上下叠加的内层板110,内层板110的外部设有面铜116。各个内层板110之间通过内层通孔114导通。在印制电路板100的加工制造过程中,首先需进行印制电路图形118的制作,即:将内层板110上覆盖的铜基板,对铜基板进行选择性蚀刻,并将部分多余的铜皮去掉,保留下来的铜作为印制电路图形118。进而,需要在完成印制电路图形118制作的铜基板的两面铺设半固化片以及铜箔。最后,需要通过高温及高压方式完成压合增层。在完成以上步骤后,需要通过机械打孔等方式,在内层板110设置内层通孔114,并对内层通孔114实施电镀工艺,以使得各个内层板110之间能够导通。通过重复以上步骤而实现多层内层板110的叠加,最后实施印油墨步骤以及成型步骤,由此完成印制电路板100的整个生产过程。
内层通孔114为盲孔,其孔径尺寸小,对准度要求极高,当印制电路板100产品制作过程中由于异常因素导致两层内层板110之间对位偏移发生较大的变化时,将严重影响印制电路板100产品的品质可靠性。
此外,还需要说明的是,自动光学检测(英文名称:Automated OpticalInspection,英文简称:AOI)是相关技术中常用的基于光学原理来对印制电路板100焊接生产中常见缺陷进行检测的设备。然而,在印制电路图形118制作过程中,如果承接两个内层板110之间的内层通孔114的焊盘变小后,受对位精度的影响,内层通孔114会偏出承接焊盘。并且,当偏移量较小时,通常无法通过自动光学检测手段发现品质异常的印制电路板100产品。这是由于自动光学检测的检测能力为偏移量超过50μm,但随着电路板制备技术和制备精密度的升级,很多高端印制电路板产品的偏移量品质已下降至50μm以下。针对此类产品,不能通过自动光学检测手段并不能对其偏移量进行有效判定。
有鉴于以上原因,本发明的实施例提供了以下的用于检测印制电路板加工偏移的检测结构以及检测方法。其目的在于对印制电路板100产品生产制造过程中的偏移进行有效检测,从而保证产品出厂时的合格率,并保证产品品质的稳定可靠。
实施例1:
如图2至图6所示,本实施例提供了一种用于检测印制电路板加工偏移的检测结构,设于印制电路板100上,其包括:第一通孔102、第二通孔104、第一焊盘106和第二焊盘108。第二通孔104与第一通孔102间隔设置。第一焊盘106,设于第一通孔102上。第二焊盘108,与第一焊盘106间隔设置。其中,多个第二通孔104共同包围限定出圆形结构,第一通孔102设置于圆形结构的外部,第二焊盘108设于圆形结构的内部。
图2和图3分别为在经过电镀工艺之后的带有用于检测印制电路板加工偏移的检测结构的印制电路板100的俯视图和立体图。图5和图6为在经过图形印制后的带有用于检测印制电路板加工偏移的检测结构的印制电路板100的俯视和立体结构示意图。如图2、图3、图5和图6所示,第一通孔102的数量为一个,第二通孔104的数量为多个,比如2个、4个、6个或8个。其中,多个第二通孔104共同包围限定出圆形的空间。
图4为在经过图形印制后的带有用于检测印制电路板加工偏移的检测结构的印制电路板100的侧面剖视结构示意图。如图4所示,印制电路板100的表面上印有印制电路图形118。第一通孔102和第二通孔104是贯穿印制电路板100的至少一部分的孔状结构。第一焊盘106和第二焊盘108为导电材料。可选地,第一焊盘106和第二焊盘108为铜制焊盘,第一焊盘106和第二焊盘108的形状为圆形。第一焊盘106的设置与第一通孔102相匹配,第二焊盘108设于多个第二通孔104包围形成的圆形结构之内。
本实施例提供的检测结构用于在印制电路板100的加工制造过程中,对印制电路板100的偏移错位问题进行识别检测。其工作原理如下。受到生产过程产品的涨缩偏移影响或其他异常因素的影响,在制作印制电路图形118时,焊盘可能出现偏离于设计资料的情况,这一情况会导致第二通孔104的位置不完全重叠,并且各个第二通孔104的位置会向第二焊盘108的方向移动不同的尺寸。
由此,在进行印制电路图形118的设计时,采用导线将用于检测印制电路板加工偏移的检测结构连接起来。如图7至图9所示,如果第一焊盘106和第二焊盘108之间是导通的,二者之间能形成闭合回路,则表明第二通孔104并没有完全重叠,印制电路板100在制作过程中出现的对位偏移问题。如果第一焊盘106和第二焊盘108之间并未导通,二者之间不能形成闭合回路,则表明第二通孔104重叠程度良好,印制电路板100在制作过程中没有出现的对位偏移问题。
因此,通过本实施例的用于检测印制电路板加工偏移的检测结构,能够对及时发现和识别印制电路板100在制作过程中的对位偏移问题,由此及时发现不合格品,保证印制电路板100的出厂合格率。
此外,还需要说明的是,本实施例提供的是一种行星式的检测结构。具体而言,多个第二通孔104共同包围限定出圆形结构,第一通孔102设置于圆形结构的外部,多个第二通孔104围绕着第二焊盘108设置。此种行星式的检测结构可对印制电路板100在各个方向上的偏移进行检测识别。其中,第一通孔102为行星式的检测结构中的导通原点,第二通孔104为行星式的检测结构中的偏位检测点。相关技术中,导通原点与多个偏位检测点沿同一直线方向顺次排列设置。因此,相关技术仅能就印制电路板100在某一特定方向上的偏移进行检测,而无法对多个或各个方向上的偏移进行识别。本实施例中,由于第一通孔102和第二通孔104共同构成的行星式结构,其可以对印制电路板100在各个方向上的偏移进行检测识别,由此提高了检测的精度和范围。
实施例2:
本实施例提供了一种用于检测印制电路板加工偏移的检测结构,除上述实施例1的技术特征,本实施例还进一步包括了以下技术特征。
如图2所示,第二焊盘108设于圆形结构的圆心位置。
也即是说,在本实施例中,第二焊盘108设于多个第二通孔104共同包围形成的空间的中心位置。第二焊盘108与任一第二通孔104之间的距离相等。
采用本实施例的原因在于,由于第二焊盘108与任一第二通孔104之间的距离相等,因此,当印制电路板100在制作过程中的对位偏移问题时,可通过各个第二通孔104相对于第二焊盘108的位移方向或距离来判断印制电路板100的偏移量或偏移方向,由此提高偏移检测的准确程度和精度。
在本实施例的部分实施方式中,第一通孔102和第二通孔104分别为圆形通孔。将一通孔102和第二通孔104均设置为圆形,有助于沿各个方向对印制电路板100在制作过程中的对位偏移进行识别检测。
在本实施例的部分实施方式中,任一第二通孔104与另任一第二通孔104的直径相等。也即是说,多个第二通孔104的孔径尺寸是相等的。将各个第二通孔104设置为大小一致,有助于对偏移程度或偏移量进行准确的评估,并且使得任一方向的印制电路板100的偏移情况均可通过第二通孔104的重叠情况而被检测出来。
在本实施例的部分实施方式中,第二通孔104的数量为偶数,第二通孔104环绕圆形结构的圆心等距地间隔分布。举例而言,第二通孔104的数量可为6个、8个、10个甚至10个以上。其中,第二通孔104的数量越多,则本实施例的种用于检测印制电路板加工偏移的检测结构的检测精度越高。然而,考虑到打孔难度、生产成本和成品率,第二通孔104的数量优选为6个或8个。
在本实施例的部分实施方式中,第一通孔102和第二通孔104的通孔直径由印制电路板100的一侧表面向另一侧表面逐渐增加。具体而言,印制电路板100包括相对设置的上表面和下表面,第一通孔102和第二通孔104的通孔直径由印制电路板100的下表面向上表面逐渐增加。
实施例3:
本实施例提供了一种用于检测印制电路板加工偏移的检测结构,除上述任一实施例的技术特征,本实施例还进一步包括了以下技术特征。
如图10至图13所示,印制电路板100包括多个内层板110。任两个相邻的内层板110之间相互叠加设置,各个内层板110上分别设有用于检测印制电路板加工偏移的检测结构。
也即是说,针对多层结构的印制电路板100,如需检测印制电路板100中每一层内层板110的对位偏移情况,则需在各个内层板110上设置本发明任一实施例的检测结构。并且,可通过叠孔的方式将内层的检测点引到外层进行检测。本实施例的检测结构可适用于各种叠加设计的多层印制电路板的偏移程度检测。
实施例4:
本实施例提供了一种用于检测印制电路板加工偏移的检测结构,除上述任一实施例的技术特征,本实施例还进一步包括了以下技术特征。
如图2所示,印制电路板100包括:工艺边112。其中,用于检测印制电路板加工偏移的检测结构设于工艺边112的位置上。
其中,本实施例的工艺边112亦称工具边。工艺边112是为了辅助生产而设计的位于印制电路板100边缘的增加或附加部分。由于其作用在于辅助生产,因此不属于印制电路板100成品的一部分,在生产完成后,需要对工艺边112进行去除。将用于检测印制电路板加工偏移的检测结构设于工艺边112上,可节约和缩小印制电路板100成品的体积,提高其应用范围,便于实现产品的集成化和小型化。
实施例5:
本实施例提供了一种用于检测印制电路板加工偏移的检测方法,其包括以下步骤:在印制电路板100上设置用于检测印制电路板加工偏移的检测结构;检测第一焊盘106和第二焊盘108之间的导通情况;根据导通情况,判定印制电路板100的加工偏移程度。
其中,本实施例的检测结构为本发明任一实施例提供的用于检测印制电路板加工偏移的检测结构。其包括第一通孔102、第二通孔104、第一焊盘106和第二焊盘108。第二通孔104与第一通孔102间隔设置。第一焊盘106设于第一通孔102上。第二焊盘108与第一焊盘106间隔设置。其中,多个第二通孔104共同包围限定出圆形结构,第一通孔102设置于圆形结构的外部,第二焊盘108设于圆形结构的内部。
在本实施例中,导通情况是指第一焊盘106和第二焊盘108之间的电信号导通情况。即:判断电力信号能否在第一焊盘106和第二焊盘108之间传输。可采用测电笔、万能表等设置或装置来测试第一焊盘106和第二焊盘108之间的电信号导通情况。
通过本实施例的用于检测印制电路板加工偏移的检测方法,能够对及时发现和识别印制电路板100在制作过程中的对位偏移问题,由此及时发现不合格品,保证印制电路板100的出厂合格率。
需要说明的是,根据导通情况,判定印制电路板100的加工偏移程度的步骤具体包括:第一焊盘106和第二焊盘108之间导通,判定加工偏移程度符合加工要求;或第一焊盘106和第二焊盘108之间未导通,判定加工偏移程度未符合加工要求。
也即是说,在进行印制电路图形118的设计时,采用导线将用于检测印制电路板加工偏移的检测结构连接起来。如果第一焊盘106和第二焊盘108之间是导通的,二者之间能形成闭合回路,则表明第二通孔104并没有完全重叠,印制电路板100在制作过程中出现的对位偏移问题。如果第一焊盘106和第二焊盘108之间并未导通,二者之间不能形成闭合回路,则表明第二通孔104重叠程度良好,印制电路板100在制作过程中没有出现的对位偏移问题。
具体实施例
本实施例提供了一种用于检测印制电路板加工偏移的检测结构和检测方法。本实施例的目的在于使得印制电路板100内部形成一个完整的电信号网络结构,在印制电路板100制作完成后,采用电信号测试的方式进行对准度或偏移程度检测。
本实施例在待检测印制电路板100的周边设计行星式的检测结构,其可以检测印制电路板100朝任意一个方向的偏移。当印制电路板100内层结构,即:内层板110之间,出现相互偏移时,通过电信号测试可对相互偏移情况进行识别检测,并可以发出蜂鸣或闪光等方式而向操作人员发出提醒。操作人员可根据蜂鸣等提示而确定印制电路板100内部导通网络的对位精度,从而实现对印制电路板100产品的品质可靠性进行精确监测的目的。本实施例通过可视化的方式进行产品对位精度的判定,快速判定印制电路板100产品的品质可靠性风险,避免不良产品的流出,降低生产制造商出现产品质量问题的风险。
在印制电路板100的生产过程中,首先需进行印制电路图形118的制作,即将全板面的覆铜基板通过选择性蚀刻,将部分多余的铜皮去掉,保留下来的铜作为印制电路图形118,然后在完成线路的覆铜基板两面铺半固化片及铜箔,通过高温及高压方式完成压合增层,再通过打孔、电镀等流程后完成各层间的导通。再重复线路蚀刻、压合增层、钻孔、电镀导通、线路蚀刻,最后印制油墨及成型后,即可完成印制电路板100的生产。
本实施例的用于检测印制电路板加工偏移的检测方法具体如下。首先,在印制电路板100的制作过程中,在每一层印制电路图形118的导通结构制作过程中,在每个设计单元的工艺边112上设计一个行星式的导通结构。如图2和图3所示,行星式的导通结构由九颗微孔组成,其中,微孔直径可由本领域技术人员根据产品品质管控要求进行设计。九颗微孔包括一个导通原点,即:第一通孔102,还包括8个围绕成圆形的第二通孔104。随后,在印制电路图形118设计时用导线将行星式导通结构连结起来,在该对位结构的第二通孔104的中心位置设计第二焊盘108。在第一通孔102位置设计第一焊盘106。
受生产过程产品的涨缩偏移影响,印制电路图形118制作出的焊盘可能与设计资料出现偏移,第二通孔104的位置不完全重叠,行星式检测结构的位置向第一焊盘106方向移动不同的尺寸。
如图4至图6所示,当印制电路图形118制作过程没有发生对位偏移,进行电信号导通情况检测时,第一焊盘106和第二焊盘108之间不能形成回路。如图7至图9所示,当印制电路图形118制作过程发生对位偏移,第一焊盘106和第二焊盘108之间形成回路。
如图10至图13所示,此外,针对多层电路板,如需检测电路板的每一层的对位偏移情况,需在各层上设计本实施例的检测结构,可通过叠孔的方式将内层的检测点引到外层进行电测检验,使得本实施例的检测结构适用于各种叠构设计电路板的检测。
综上,本发明实施例的有益效果为:
1.通过本发明的实施例的用于检测印制电路板加工偏移的检测结构,能够对及时发现和识别印制电路板100在制作过程中的对位偏移问题,由此及时发现不合格品,保证印制电路板100的出厂合格率。
2.本发明的实施例中,由于第一通孔102和第二通孔104共同构成的行星式结构,其可以对印制电路板100在各个方向上的偏移进行检测识别,由此提高了检测的精度和范围。
在本发明中,术语“第一”、“第二”、“第三”仅用于描述的目的,而不能理解为指示或暗示相对重要性;术语“多个”则指两个或两个以上,除非另有明确的限定。术语“安装”、“相连”、“连接”、“固定”等术语均应做广义理解,例如,“连接”可以是固定连接,也可以是可拆卸连接,或一体地连接;“相连”可以是直接相连,也可以通过中间媒介间接相连。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
本发明的描述中,需要理解的是,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或单元必须具有特定的方向、以特定的方位构造和操作,因此,不能理解为对本发明的限制。
在本说明书的描述中,术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或实例。而且,描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种用于检测印制电路板加工偏移的检测结构,设于印制电路板上,其特征在于,包括:
第一通孔;
第二通孔,与所述第一通孔间隔设置;
第一焊盘,设于所述第一通孔上;
第二焊盘,与所述第一焊盘间隔设置;
其中,多个所述第二通孔共同包围限定出圆形结构,所述第一通孔设置于所述圆形结构的外部,所述第二焊盘设于所述圆形结构的内部。
2.根据权利要求1所述的用于检测印制电路板加工偏移的检测结构,其特征在于,
所述第二焊盘设于所述圆形结构的圆心位置。
3.根据权利要求1所述的用于检测印制电路板加工偏移的检测结构,其特征在于,
所述第一通孔和所述第二通孔分别为圆形通孔。
4.根据权利要求1所述的用于检测印制电路板加工偏移的检测结构,其特征在于,
任一所述第二通孔与另任一所述第二通孔的直径相等。
5.根据权利要求1所述的用于检测印制电路板加工偏移的检测结构,其特征在于,
所述第二通孔的数量为偶数,所述第二通孔环绕所述圆形结构的圆心等距地间隔分布。
6.根据权利要求1至5中任一项所述的用于检测印制电路板加工偏移的检测结构,其特征在于,所述印制电路板包括:
多个内层板,任两个相邻的所述内层板之间相互叠加设置,各个所述内层板上分别设有所述用于检测印制电路板加工偏移的检测结构。
7.根据权利要求1至5中任一项所述的用于检测印制电路板加工偏移的检测结构,其特征在于,
所述第一通孔和所述第二通孔的通孔直径由所述印制电路板的一侧表面向另一侧表面逐渐增加。
8.根据权利要求1至5中任一项所述的用于检测印制电路板加工偏移的检测结构,其特征在于,所述印制电路板包括:
工艺边;
其中,所述用于检测印制电路板加工偏移的检测结构设于所述工艺边的位置上。
9.一种用于检测印制电路板加工偏移的检测方法,其特征在于,包括以下步骤:
在印制电路板上设置如权利要求1至8中任一项所述的用于检测印制电路板加工偏移的检测结构;
检测所述第一焊盘和所述第二焊盘之间的导通情况;
根据所述导通情况,判定所述印制电路板的加工偏移程度。
10.根据权利要求9所述的用于检测印制电路板加工偏移的检测方法,其特征在于,所述根据所述导通情况,判定所述印制电路板的加工偏移程度的步骤具体包括:
所述第一焊盘和所述第二焊盘之间导通,判定所述加工偏移程度符合加工要求;或
所述第一焊盘和所述第二焊盘之间未导通,判定所述加工偏移程度未符合加工要求。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010005757.5A CN113079655B (zh) | 2020-01-03 | 2020-01-03 | 用于检测印制电路板加工偏移的检测结构和检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010005757.5A CN113079655B (zh) | 2020-01-03 | 2020-01-03 | 用于检测印制电路板加工偏移的检测结构和检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113079655A CN113079655A (zh) | 2021-07-06 |
CN113079655B true CN113079655B (zh) | 2022-04-08 |
Family
ID=76608541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010005757.5A Active CN113079655B (zh) | 2020-01-03 | 2020-01-03 | 用于检测印制电路板加工偏移的检测结构和检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113079655B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116489873B (zh) * | 2023-06-25 | 2023-10-20 | 淄博芯材集成电路有限责任公司 | Pcb镭射孔与下层盘错位的快速检出结构及方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09107011A (ja) * | 1995-10-11 | 1997-04-22 | Sharp Corp | 半導体装置、およびこの半導体装置の位置合わせ方法 |
JP2008141036A (ja) * | 2006-12-04 | 2008-06-19 | Nec Corp | プリント基板およびその製造方法 |
CN101697001A (zh) * | 2009-01-22 | 2010-04-21 | 依利安达(广州)电子有限公司 | 一种检测多层印制电路板层间位置偏移的方法 |
CN103533748A (zh) * | 2013-10-17 | 2014-01-22 | 东莞市五株电子科技有限公司 | 一种高密度互连印刷电路板镭射对准度测试结构与方法 |
CN109526156A (zh) * | 2018-11-05 | 2019-03-26 | 深圳崇达多层线路板有限公司 | 一种用于检测钻孔偏移程度的检测模块及检测方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5065671B2 (ja) * | 2006-12-27 | 2012-11-07 | 株式会社東芝 | プリント配線板の検査方法 |
-
2020
- 2020-01-03 CN CN202010005757.5A patent/CN113079655B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09107011A (ja) * | 1995-10-11 | 1997-04-22 | Sharp Corp | 半導体装置、およびこの半導体装置の位置合わせ方法 |
JP2008141036A (ja) * | 2006-12-04 | 2008-06-19 | Nec Corp | プリント基板およびその製造方法 |
CN101697001A (zh) * | 2009-01-22 | 2010-04-21 | 依利安达(广州)电子有限公司 | 一种检测多层印制电路板层间位置偏移的方法 |
CN103533748A (zh) * | 2013-10-17 | 2014-01-22 | 东莞市五株电子科技有限公司 | 一种高密度互连印刷电路板镭射对准度测试结构与方法 |
CN109526156A (zh) * | 2018-11-05 | 2019-03-26 | 深圳崇达多层线路板有限公司 | 一种用于检测钻孔偏移程度的检测模块及检测方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113079655A (zh) | 2021-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104582331B (zh) | 多层线路板的内层偏位检测方法 | |
CN109526156B (zh) | 一种用于检测钻孔偏移程度的检测模块及检测方法 | |
US20080149382A1 (en) | Method of inspecting printed wiring board and printed wiring board | |
CN101662895A (zh) | 多层电路板、该电路板的制作方法及其对准度的检测方法 | |
CN107770974B (zh) | 一种层间对准度检测模块的制作方法 | |
JP2009147397A (ja) | 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法 | |
CN110545616A (zh) | 一种便于监测层偏的pcb板及其制作方法 | |
CN113079655B (zh) | 用于检测印制电路板加工偏移的检测结构和检测方法 | |
JP2008091439A (ja) | 多層プリント配線板の製造方法 | |
CN110545633A (zh) | 一种盲孔插件的线路板的制作方法 | |
CN113660773B (zh) | 可靠性测试板及可靠性测试板的制作方法 | |
JP5067048B2 (ja) | プリント配線板 | |
CN112504183B (zh) | 一种孔偏检测方法 | |
US9232630B1 (en) | Method of making an inlay PCB with embedded coin | |
KR20050055991A (ko) | 마이크로 비아홀의 테스트 쿠폰이 구비된 인쇄회로기판 및그 제조 방법 | |
CN113068306A (zh) | 一种pcb板及pcb板安装方法 | |
JPH09205281A (ja) | 多層プリント配線板の内層回路パターンずれ検査方法 | |
CN108633193B (zh) | 多层电路板的制作方法 | |
JP3206635B2 (ja) | 多層印刷配線板 | |
CN221354612U (zh) | 具有冲孔精度靶标的pcb高多层线路板 | |
CN217849759U (zh) | 一种电路板 | |
KR100570870B1 (ko) | 층간 편심 확인이 가능한 인쇄회로기판 | |
CN212413708U (zh) | Pcb制程能力综合检测的治工具 | |
JPH07243985A (ja) | プリント配線板の精度確認方法 | |
CN218336632U (zh) | 一种防止pcb芯板排反的电测防错模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |