JP3206635B2 - 多層印刷配線板 - Google Patents
多層印刷配線板Info
- Publication number
- JP3206635B2 JP3206635B2 JP12933395A JP12933395A JP3206635B2 JP 3206635 B2 JP3206635 B2 JP 3206635B2 JP 12933395 A JP12933395 A JP 12933395A JP 12933395 A JP12933395 A JP 12933395A JP 3206635 B2 JP3206635 B2 JP 3206635B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- hole
- inner layer
- layer circuit
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は多層印刷配線板に関し、
さらに詳しく言えば、パターンずれが生じている内層回
路を特定することができる多層印刷配線板に関するもの
である。
さらに詳しく言えば、パターンずれが生じている内層回
路を特定することができる多層印刷配線板に関するもの
である。
【０００２】
【従来の技術】基板上に回路パターンを形成する際、い
かに注意を払ったとしても、その回路パターンにずれが
生ずることがあるが、多層印刷配線板においては、回路
パターンが形成された複数の基板を積層したものからな
るため、特に相対的なずれが生じやすい。しかしなが
ら、このずれの有無を検査するにあたって、製品として
完成させてから、所定の被測定ポイントにプローブを接
触させてその全体を検査する方法では、不良品が出た場
合、エッチング後の例えばレジスト工程、シンボルマー
クの印刷工程などに要したコストが無駄になり、好まし
くない。
かに注意を払ったとしても、その回路パターンにずれが
生ずることがあるが、多層印刷配線板においては、回路
パターンが形成された複数の基板を積層したものからな
るため、特に相対的なずれが生じやすい。しかしなが
ら、このずれの有無を検査するにあたって、製品として
完成させてから、所定の被測定ポイントにプローブを接
触させてその全体を検査する方法では、不良品が出た場
合、エッチング後の例えばレジスト工程、シンボルマー
クの印刷工程などに要したコストが無駄になり、好まし
くない。
【０００３】これに対して、基板積層後に最外層の回路
パターンをエッチングにより除去して、目視にて内層回
路パターン相互のずれを検査する方法が知られている
が、これは破壊検査となり、全数検査は不可能で一部抜
き取り検査とならざるを得ず、しかも目視による判断を
伴うため、信頼性の面で問題がある。
パターンをエッチングにより除去して、目視にて内層回
路パターン相互のずれを検査する方法が知られている
が、これは破壊検査となり、全数検査は不可能で一部抜
き取り検査とならざるを得ず、しかも目視による判断を
伴うため、信頼性の面で問題がある。
【０００４】また、これとは別にＸ線の透視による検査
方法もあるが、これとても最終的には目視検査であり、
また、その設備が高価であるばかりでなく、その全数を
チェックするには時間がかかり過ぎるという点で難があ
る。
方法もあるが、これとても最終的には目視検査であり、
また、その設備が高価であるばかりでなく、その全数を
チェックするには時間がかかり過ぎるという点で難があ
る。
【０００５】そこで、このような状況に鑑み、例えば実
開平７−１８４８０号公報においては、基板積層後に電
気チェッカーにて比較的簡単に内層回路パターンのずれ
を検査することを目的とした提案がなされている。
開平７−１８４８０号公報においては、基板積層後に電
気チェッカーにて比較的簡単に内層回路パターンのずれ
を検査することを目的とした提案がなされている。
【０００６】すなわち、この先行例によれば図４（ａ）
に示されているように、例えば４枚の基板１〜４を積層
した多層印刷配線板があるとすると、基板１の上面と基
板４の下面の他に、基板１と基板２との間に第１の内層
回路パターンが、基板２と基板３との間に第２の内層回
路パターンが、また、基板３と基板４との間に第３の内
層回路パターンがそれぞれ形成されるのであるが、各基
板１〜４を積層する前の工程で、第１ないし第３の内層
回路パターン形成時に、その各内層回路パターンと同一
の形成面に、同図（ｂ）に示されているように、一端に
所定径のドーナツ状とされたリングパターン５ａを有
し、他端に例えば同径のベタ塗り状とされた円形ランド
５ｂを有するずれ検出用パターン５をそれぞれ同一と目
される位置に形成する。
に示されているように、例えば４枚の基板１〜４を積層
した多層印刷配線板があるとすると、基板１の上面と基
板４の下面の他に、基板１と基板２との間に第１の内層
回路パターンが、基板２と基板３との間に第２の内層回
路パターンが、また、基板３と基板４との間に第３の内
層回路パターンがそれぞれ形成されるのであるが、各基
板１〜４を積層する前の工程で、第１ないし第３の内層
回路パターン形成時に、その各内層回路パターンと同一
の形成面に、同図（ｂ）に示されているように、一端に
所定径のドーナツ状とされたリングパターン５ａを有
し、他端に例えば同径のベタ塗り状とされた円形ランド
５ｂを有するずれ検出用パターン５をそれぞれ同一と目
される位置に形成する。
【０００７】そして、図示しない基準マークもしくはガ
イドピンなどの位置合わせ手段を介して各基板１〜４を
積層した後、上記リングパターン５ａよりも小径のドリ
ルにて、本来同リングパターン５ａおよび円形ランド５
ｂが位置すべき箇所の中心にそれぞれスルーホール６、
７を穿設し、その各内面にスルーホールメッキ６ａ，７
ａを形成する。
イドピンなどの位置合わせ手段を介して各基板１〜４を
積層した後、上記リングパターン５ａよりも小径のドリ
ルにて、本来同リングパターン５ａおよび円形ランド５
ｂが位置すべき箇所の中心にそれぞれスルーホール６、
７を穿設し、その各内面にスルーホールメッキ６ａ，７
ａを形成する。
【０００８】これにより、円形ランド５ｂはスルーホー
ルメッキ７ａと電気的に接続するが、この場合スルーホ
ール６の孔径は、リングパターン５ａの内径との間にパ
ターンずれの許容量ｄに等しいギャップが残されるよう
に選定されているため、内層回路パターンにその許容量
ｄ以上のずれがあると、リングパターン５ａとスルーホ
ールメッキ６ａとが電気的に接触することになる。
ルメッキ７ａと電気的に接続するが、この場合スルーホ
ール６の孔径は、リングパターン５ａの内径との間にパ
ターンずれの許容量ｄに等しいギャップが残されるよう
に選定されているため、内層回路パターンにその許容量
ｄ以上のずれがあると、リングパターン５ａとスルーホ
ールメッキ６ａとが電気的に接触することになる。
【０００９】したがって、電気チェッカー（導通テスタ
ー）にてスルーホール６、７間の電気的導通状態を測定
し、その結果、非導通であればパターンずれなしで良、
導通であれば許容量ｄ以上のパターンずれありとして不
良と判定される。
ー）にてスルーホール６、７間の電気的導通状態を測定
し、その結果、非導通であればパターンずれなしで良、
導通であれば許容量ｄ以上のパターンずれありとして不
良と判定される。
【００１０】
【発明が解決しようとする課題】このように、上記先行
例によれば、最終的に製品となるまで待つことなく、そ
の製造工程の途中で比較的簡単に内層回路パターンのず
れの有無を望ましくは全数検査することが可能ではある
が、パターンずれが検出された場合、その原因が何層目
にあるのかまでは知ることができない。
例によれば、最終的に製品となるまで待つことなく、そ
の製造工程の途中で比較的簡単に内層回路パターンのず
れの有無を望ましくは全数検査することが可能ではある
が、パターンずれが検出された場合、その原因が何層目
にあるのかまでは知ることができない。
【００１１】本発明は、この点を改良するためになされ
たもので、その目的は、電気チェッカーで内層回路パタ
ーンのずれの有無を検査するにしても、そのずれが生じ
ている内層回路パターンまでも特定することができるよ
うにした多層印刷配線板を提供することにある。
たもので、その目的は、電気チェッカーで内層回路パタ
ーンのずれの有無を検査するにしても、そのずれが生じ
ている内層回路パターンまでも特定することができるよ
うにした多層印刷配線板を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、第１および第２の少なくとも２つの内層
回路パターンを備えているとともに、捨て基板を含む多
層印刷配線板において、それぞれ内面にメッキが形成さ
れた第１、第２および第３のずれ検出用のスルーホール
と、上記第１の内層回路パターンと同一の形成面上にお
いて、一端に上記第１のスルーホールに対して所定の電
気絶縁間隔を持つように形成されたリングパターンを有
し、他端が上記第２のスルーホールと電気的に導通する
ように形成された第１のずれ検査パターンと、上記第２
の内層回路パターンと同一の形成面上において、一端に
上記第２のスルーホールに対して所定の電気絶縁間隔を
持つように形成されたリングパターンを有し、他端が上
記第３のスルーホールと電気的に導通するように形成さ
れた第２のずれ検査パターンとを備え、上記内層回路パ
ターンの層数をｎ（ｎは２以上の整数）として、ｎ＋１
個の上記スルーホールが上記捨て基板に直線状に並べら
れていることを特徴としている。
め、本発明は、第１および第２の少なくとも２つの内層
回路パターンを備えているとともに、捨て基板を含む多
層印刷配線板において、それぞれ内面にメッキが形成さ
れた第１、第２および第３のずれ検出用のスルーホール
と、上記第１の内層回路パターンと同一の形成面上にお
いて、一端に上記第１のスルーホールに対して所定の電
気絶縁間隔を持つように形成されたリングパターンを有
し、他端が上記第２のスルーホールと電気的に導通する
ように形成された第１のずれ検査パターンと、上記第２
の内層回路パターンと同一の形成面上において、一端に
上記第２のスルーホールに対して所定の電気絶縁間隔を
持つように形成されたリングパターンを有し、他端が上
記第３のスルーホールと電気的に導通するように形成さ
れた第２のずれ検査パターンとを備え、上記内層回路パ
ターンの層数をｎ（ｎは２以上の整数）として、ｎ＋１
個の上記スルーホールが上記捨て基板に直線状に並べら
れていることを特徴としている。
【００１３】この構成によると、次のようにしてパター
ンずれを検出することができる。すなわち、上記第１の
スルーホールと上記第２のスルーホールとの間が導通し
ている場合には、上記第１の内層回路パターンのパター
ンずれと判定され、上記第２のスルーホールと上記第３
のスルーホールとの間が導通している場合には、上記第
２の内層回路パターンのパターンずれと判定され、上記
第１のスルーホールと上記第３のスルーホールとの間が
導通している場合には、上記第１および第２の内層回路
パターンのいずれもがパターンずれしていると判定され
る。
ンずれを検出することができる。すなわち、上記第１の
スルーホールと上記第２のスルーホールとの間が導通し
ている場合には、上記第１の内層回路パターンのパター
ンずれと判定され、上記第２のスルーホールと上記第３
のスルーホールとの間が導通している場合には、上記第
２の内層回路パターンのパターンずれと判定され、上記
第１のスルーホールと上記第３のスルーホールとの間が
導通している場合には、上記第１および第２の内層回路
パターンのいずれもがパターンずれしていると判定され
る。
【００１４】このように、本発明によれば、内層回路パ
ターンにずれが発生した場合、その何層目の内層回路パ
ターンにずれが生じているかまでをも知ることができ
る。また、そのずれの原因にしても、例えば両面銅張積
層板を内層に用いた場合、内層の回路パターンの内、１
層のみでずれが発生した場合であれば、回路形成のプリ
ント工程（内層パターン形成時）でずれが生じたものと
推定することができる。
ターンにずれが発生した場合、その何層目の内層回路パ
ターンにずれが生じているかまでをも知ることができ
る。また、そのずれの原因にしても、例えば両面銅張積
層板を内層に用いた場合、内層の回路パターンの内、１
層のみでずれが発生した場合であれば、回路形成のプリ
ント工程（内層パターン形成時）でずれが生じたものと
推定することができる。
【００１５】これに対して、そのずれが例えば内層に用
いた両面銅張積層板の両面に形成した回路パターンの双
方で発生した場合は、各基板を積層するプレス工程でず
れが生じたものと考えられる。
いた両面銅張積層板の両面に形成した回路パターンの双
方で発生した場合は、各基板を積層するプレス工程でず
れが生じたものと考えられる。
【００１６】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図１は本発明による多層印刷配線板の第１実
施例を示した一部断面図であり、図２には同多層印刷配
線板内にその内層回路パターンとともに形成されるずれ
検査パターンの平面図が示されている。
説明する。図１は本発明による多層印刷配線板の第１実
施例を示した一部断面図であり、図２には同多層印刷配
線板内にその内層回路パターンとともに形成されるずれ
検査パターンの平面図が示されている。
【００１７】この実施例では、３枚の基板１１ａ〜１１
ｃが積層され、全体として４層の回路形成面Ｌ１〜Ｌ４
を有している。すなわち、Ｌ１，Ｌ４が外層回路用であ
り、Ｌ２，Ｌ３が内層回路用の回路形成面となる。
ｃが積層され、全体として４層の回路形成面Ｌ１〜Ｌ４
を有している。すなわち、Ｌ１，Ｌ４が外層回路用であ
り、Ｌ２，Ｌ３が内層回路用の回路形成面となる。
【００１８】また、各基板の組み合わせは任意であっ
て、例えば外側の基板１１ａ，１１ｃを片面銅張積層板
とし、内側の基板１１ｂに両面銅張積層板を用い、それ
らの各間に図示しないプリプレグを介在させて圧着させ
てもよいし、これに対して、外側の基板１１ａ，１１ｃ
に両面銅張積層板を用い、基板１１ｂをプリプレグとし
てもよい。
て、例えば外側の基板１１ａ，１１ｃを片面銅張積層板
とし、内側の基板１１ｂに両面銅張積層板を用い、それ
らの各間に図示しないプリプレグを介在させて圧着させ
てもよいし、これに対して、外側の基板１１ａ，１１ｃ
に両面銅張積層板を用い、基板１１ｂをプリプレグとし
てもよい。
【００１９】この実施例においては、ずれ検査用として
の３つのスルーホール１２〜１４が所定の間隔をもって
穿設されており、その各内面にはメッキ１２ａ，１３
ａ，１４ａがそれぞれ形成されている。これに関連し
て、内層回路用の回路形成面Ｌ２，Ｌ３の各々には、ず
れ検査パターン２０が形成されている。なお、本発明に
おいて、スルーホール１２〜１４は最終的に製品基板か
ら切り離される捨て基板に直線状に並べられている。
の３つのスルーホール１２〜１４が所定の間隔をもって
穿設されており、その各内面にはメッキ１２ａ，１３
ａ，１４ａがそれぞれ形成されている。これに関連し
て、内層回路用の回路形成面Ｌ２，Ｌ３の各々には、ず
れ検査パターン２０が形成されている。なお、本発明に
おいて、スルーホール１２〜１４は最終的に製品基板か
ら切り離される捨て基板に直線状に並べられている。
【００２０】このずれ検査パターン２０は図２に示され
ているように、上記スルーホールの孔径Ｒ１よりも大き
な内径Ｒ２をもって形成されたリングパターン２０ａを
備えている。したがって、この内径Ｒ２と孔径Ｒ１との
差がずれ検査に際してのずれ許容量ｄとなる。また、こ
のリングパターン２０ａに対して上記スルーホール間の
間隔と同じ間隔をもって円形ランド２０ｂが配置されて
おり、この円形ランド２０ｂとリングパターン２０ａ
は、それらの間に形成された接続導体２０ｃにより電気
的に導通状態とされている。
ているように、上記スルーホールの孔径Ｒ１よりも大き
な内径Ｒ２をもって形成されたリングパターン２０ａを
備えている。したがって、この内径Ｒ２と孔径Ｒ１との
差がずれ検査に際してのずれ許容量ｄとなる。また、こ
のリングパターン２０ａに対して上記スルーホール間の
間隔と同じ間隔をもって円形ランド２０ｂが配置されて
おり、この円形ランド２０ｂとリングパターン２０ａ
は、それらの間に形成された接続導体２０ｃにより電気
的に導通状態とされている。
【００２１】内層回路用の回路形成面Ｌ２において、検
査パターン２０はそのリングパターン２０ａが第１のス
ルーホール１２の周りに位置するように配置されるとと
もに、円形ランド２０ｂが第２のスルーホール１３のメ
ッキ１３ａと電気的に接触させられている。また、回路
形成面Ｌ３において、検査パターン２０はそのリングパ
ターン２０ａが第２のスルーホール１３の周りに位置す
るように配置されるとともに、円形ランド２０ｂが第３
のスルーホール１４のメッキ１４ａと電気的に接触させ
られている。
査パターン２０はそのリングパターン２０ａが第１のス
ルーホール１２の周りに位置するように配置されるとと
もに、円形ランド２０ｂが第２のスルーホール１３のメ
ッキ１３ａと電気的に接触させられている。また、回路
形成面Ｌ３において、検査パターン２０はそのリングパ
ターン２０ａが第２のスルーホール１３の周りに位置す
るように配置されるとともに、円形ランド２０ｂが第３
のスルーホール１４のメッキ１４ａと電気的に接触させ
られている。
【００２２】パターンずれの有無を検査するには、電気
チェッカーの各プローブをまず第１のスルーホール１２
のランド１２ｂと、第２のスルーホール１３のランド１
３ｂに接触させ、その間が非導通であれば、回路形成面
Ｌ２の内層回路パターンにはずれが無いことになる。こ
れに対して、導通していれば、ずれ検査パターン２０が
ずれ許容量ｄ以上にずれて、リングパターン２０ａが第
１のスルーホール１２のメッキ１２ａに接触しているこ
とになるため、回路形成面Ｌ２の内層回路パターンにず
れがあると判定される。
チェッカーの各プローブをまず第１のスルーホール１２
のランド１２ｂと、第２のスルーホール１３のランド１
３ｂに接触させ、その間が非導通であれば、回路形成面
Ｌ２の内層回路パターンにはずれが無いことになる。こ
れに対して、導通していれば、ずれ検査パターン２０が
ずれ許容量ｄ以上にずれて、リングパターン２０ａが第
１のスルーホール１２のメッキ１２ａに接触しているこ
とになるため、回路形成面Ｌ２の内層回路パターンにず
れがあると判定される。
【００２３】次に、電気チェッカーの各プローブを第２
のスルーホール１３のランド１３ｂと、第３のスルーホ
ール１４のランド１４ｂに接触させる。上記と同様に、
その間が非導通であれば、回路形成面Ｌ３の内層回路パ
ターンにはずれが無いことになるが、導通であれば回路
形成面Ｌ３の内層回路パターンにずれが生じていると判
定される。
のスルーホール１３のランド１３ｂと、第３のスルーホ
ール１４のランド１４ｂに接触させる。上記と同様に、
その間が非導通であれば、回路形成面Ｌ３の内層回路パ
ターンにはずれが無いことになるが、導通であれば回路
形成面Ｌ３の内層回路パターンにずれが生じていると判
定される。
【００２４】そして、最後に電気チェッカーの各プロー
ブを第１のスルーホール１２のランド１２ｂと、第３の
スルーホール１４のランド１４ｂに接触させる。この場
合、導通であれば、回路形成面Ｌ２，Ｌ３の双方の内層
回路パターンにずれが発生していることになる。なお、
最初に第１のスルーホール１２と第３のスルーホール１
４間の導通、非導通を検査するようにしてもよく、その
順序は任意である。
ブを第１のスルーホール１２のランド１２ｂと、第３の
スルーホール１４のランド１４ｂに接触させる。この場
合、導通であれば、回路形成面Ｌ２，Ｌ３の双方の内層
回路パターンにずれが発生していることになる。なお、
最初に第１のスルーホール１２と第３のスルーホール１
４間の導通、非導通を検査するようにしてもよく、その
順序は任意である。
【００２５】また、この他に複数のプローブを各スルー
ホールのランド１２ｂ，１３ｂ，１４ｂと対応する位置
にあらかじめ配置した電気チェッカー用治具を用い、そ
れらの各プローブを同時に接触させて検査するようにし
てもよい。
ホールのランド１２ｂ，１３ｂ，１４ｂと対応する位置
にあらかじめ配置した電気チェッカー用治具を用い、そ
れらの各プローブを同時に接触させて検査するようにし
てもよい。
【００２６】このように、本発明によれば、単に内層回
路パターンがずれているのみでなく、それが何層目の内
層回路パターンであるかまでも特定することができる。
そして、そのずれが１層のみである場合には、回路形成
のプリント工程でのずれによるものと推測され、また、
２層以上にわたってずれが生じている場合には積層プレ
ス工程でのずれ、もしくはすべてのパターンがずれてい
る場合には例えばスルーホール穿設時のＮＣ（数値制
御）加工に起因するものと考えられる。
路パターンがずれているのみでなく、それが何層目の内
層回路パターンであるかまでも特定することができる。
そして、そのずれが１層のみである場合には、回路形成
のプリント工程でのずれによるものと推測され、また、
２層以上にわたってずれが生じている場合には積層プレ
ス工程でのずれ、もしくはすべてのパターンがずれてい
る場合には例えばスルーホール穿設時のＮＣ（数値制
御）加工に起因するものと考えられる。
【００２７】次に、実際の製造工程に沿ってずれ検査に
至るまでを説明する。各基板１１ａ〜１１ｃを積層する
に先だって、外層回路用の回路形成面Ｌ１，４に、図示
しない外層回路パターンとともに各スルーホールのラン
ド１２ｂ，１３ｂ，１４ｂを形成する。また、回路形成
面Ｌ２，Ｌ３にも図示しない内層回路パターンとともに
ずれ検査パターン２０，２０を形成する。
至るまでを説明する。各基板１１ａ〜１１ｃを積層する
に先だって、外層回路用の回路形成面Ｌ１，４に、図示
しない外層回路パターンとともに各スルーホールのラン
ド１２ｂ，１３ｂ，１４ｂを形成する。また、回路形成
面Ｌ２，Ｌ３にも図示しない内層回路パターンとともに
ずれ検査パターン２０，２０を形成する。
【００２８】この場合、回路形成面Ｌ２においては、そ
のずれ検査パターン２０がランド１２ｂと１３ｂに対応
するように配置し、回路形成面Ｌ３においては、そのず
れ検査パターン２０がランド１３ｂと１４ｂに対応する
ように配置する。
のずれ検査パターン２０がランド１２ｂと１３ｂに対応
するように配置し、回路形成面Ｌ３においては、そのず
れ検査パターン２０がランド１３ｂと１４ｂに対応する
ように配置する。
【００２９】そして、図示しない基準マークもしくは基
準ガイドピンを介して、基板１１ａ，１１ｂおよび１１
ｃを積層しプレスなどで圧着した後、ドリルにてあらか
じめ予定された位置に第１ないし第３のスルーホール１
２〜１４を穿設するとともに、その各スルーホール内に
スルーホールメッキ１２ａ〜１４ａを形成する。
準ガイドピンを介して、基板１１ａ，１１ｂおよび１１
ｃを積層しプレスなどで圧着した後、ドリルにてあらか
じめ予定された位置に第１ないし第３のスルーホール１
２〜１４を穿設するとともに、その各スルーホール内に
スルーホールメッキ１２ａ〜１４ａを形成する。
【００３０】このとき、内層回路パターンにずれ許容量
ｄ以上のずれが生じていなければ、リングパターン２０
ａはスルーホールメッキ１２ａ，１３ａと電気的に接触
しない。一方、円形ランド２０ｂはいわゆるベタ塗り状
であるため、スルーホールメッキ１３ａ，１４ａと電気
的に接触することになる。したがって、上記のように電
気チェッカーにて簡単にしかもどの層にずれが生じてい
るかまでを知ることができる。
ｄ以上のずれが生じていなければ、リングパターン２０
ａはスルーホールメッキ１２ａ，１３ａと電気的に接触
しない。一方、円形ランド２０ｂはいわゆるベタ塗り状
であるため、スルーホールメッキ１３ａ，１４ａと電気
的に接触することになる。したがって、上記のように電
気チェッカーにて簡単にしかもどの層にずれが生じてい
るかまでを知ることができる。
【００３１】図３には、５枚の基板１１ａ〜１１ｅを積
層した他の実施例が示されている。この場合、内層回路
形成面はＬ２，Ｌ３，Ｌ５，Ｌ６の４層であるため、上
記実施例に比べて２つのスルーホールの１５，１６が追
加され、結果的に５つのスルーホール１２〜１６が設け
られる。すなわち、内層回路パターンがｎ層であれば、
スルーホールはｎ＋１個設けられることになる。そし
て、第３層目および第４層目の内層回路形成面Ｌ５，Ｌ
６に、追加されたスルーホールの１５，１６に関連して
上記と同じ方法にてずれ検査パターン２０がそれぞれ設
けられる。
層した他の実施例が示されている。この場合、内層回路
形成面はＬ２，Ｌ３，Ｌ５，Ｌ６の４層であるため、上
記実施例に比べて２つのスルーホールの１５，１６が追
加され、結果的に５つのスルーホール１２〜１６が設け
られる。すなわち、内層回路パターンがｎ層であれば、
スルーホールはｎ＋１個設けられることになる。そし
て、第３層目および第４層目の内層回路形成面Ｌ５，Ｌ
６に、追加されたスルーホールの１５，１６に関連して
上記と同じ方法にてずれ検査パターン２０がそれぞれ設
けられる。
【００３２】検査方法は上記実施例と同じく、第１およ
び第２のスルーホール１２，１３間、第２および第３の
スルーホール１３，１４間、のように順次隣接する２つ
のスルーホール間の導通、非導通を検査するか、もしく
は最初に一番離れたスルーホール１２，１６間の導通、
非導通を検査した後、順次隣接する２つのスルーホール
間の導通、非導通を検査するようにしてもよい。
び第２のスルーホール１２，１３間、第２および第３の
スルーホール１３，１４間、のように順次隣接する２つ
のスルーホール間の導通、非導通を検査するか、もしく
は最初に一番離れたスルーホール１２，１６間の導通、
非導通を検査した後、順次隣接する２つのスルーホール
間の導通、非導通を検査するようにしてもよい。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
多層印刷配線板において、破壊検査や目視検査によるこ
となく、しかも単に内層回路パターンがずれているのみ
でなく、それが何層目の内層回路パターンであるかまで
も特定することができる。また、その情報により、その
ずれがどの工程で発生したものであるかまでも推測する
ことができる。また、ずれ検出用のスルーホールを直線
状に配置したことにより、このスルーホールが形成され
る捨て基板の幅を、その分、狭くすることができ、多層
印刷配線板の歩留まりが高められる。
多層印刷配線板において、破壊検査や目視検査によるこ
となく、しかも単に内層回路パターンがずれているのみ
でなく、それが何層目の内層回路パターンであるかまで
も特定することができる。また、その情報により、その
ずれがどの工程で発生したものであるかまでも推測する
ことができる。また、ずれ検出用のスルーホールを直線
状に配置したことにより、このスルーホールが形成され
る捨て基板の幅を、その分、狭くすることができ、多層
印刷配線板の歩留まりが高められる。
【図１】本発明による多層印刷配線板の第１実施例を示
した断面図。
した断面図。
【図２】同実施例のスルーホールランドとずれ検査パタ
ーンとの配置関係を平面的に並べて示した平面図。
ーンとの配置関係を平面的に並べて示した平面図。
【図３】本発明の他の実施例を示した断面図。
【図４】先行例を説明するための断面図およびそのずれ
検査パターンの平面図。
検査パターンの平面図。
１１ａ〜１１ｅ 基板 Ｌ１，Ｌ４ 外層回路形成面 Ｌ２，Ｌ３，Ｌ５，Ｌ６ 内層回路形成面 １２〜１６ スルーホール １２ａ〜１６ａ スルーホールメッキ １２ｂ〜１６ｂ ランド ２０ ずれ検査パターン ２０ａ リングパターン ２０ｂ 円形ランド
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46
Claims (1)
- 【請求項１】 第１および第２の少なくとも２つの内層
回路パターンを備えているとともに、捨て基板を含む多
層印刷配線板において、 それぞれ内面にメッキが形成された第１、第２および第
３のずれ検出用のスルーホールと、上記第１の内層回路
パターンと同一の形成面上において、一端に上記第１の
スルーホールに対して所定の電気絶縁間隔を持つように
形成されたリングパターンを有し、他端が上記第２のス
ルーホールと電気的に導通するように形成された第１の
ずれ検査パターンと、上記第２の内層回路パターンと同
一の形成面上において、一端に上記第２のスルーホール
に対して所定の電気絶縁間隔を持つように形成されたリ
ングパターンを有し、他端が上記第３のスルーホールと
電気的に導通するように形成された第２のずれ検査パタ
ーンとを備え、上記内層回路パターンの層数をｎ（ｎは
２以上の整数）として、ｎ＋１個の上記スルーホールが
上記捨て基板に直線状に並べられていることを特徴とす
る多層印刷配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12933395A JP3206635B2 (ja) | 1995-04-28 | 1995-04-28 | 多層印刷配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12933395A JP3206635B2 (ja) | 1995-04-28 | 1995-04-28 | 多層印刷配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08307065A JPH08307065A (ja) | 1996-11-22 |
| JP3206635B2 true JP3206635B2 (ja) | 2001-09-10 |
Family
ID=15007017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12933395A Expired - Fee Related JP3206635B2 (ja) | 1995-04-28 | 1995-04-28 | 多層印刷配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3206635B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009021401A (ja) * | 2007-07-12 | 2009-01-29 | Panasonic Corp | プリント配線板およびプリント配線板の検査方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110572960A (zh) * | 2019-08-20 | 2019-12-13 | 珠海崇达电路技术有限公司 | 一种pcb内层板层间对准度的测试方法 |
| CN113834827B (zh) * | 2020-06-24 | 2024-04-12 | 江苏长电科技股份有限公司 | 多层电路基板及其偏移检测方法 |
| CN114222418B (zh) * | 2021-12-06 | 2024-10-15 | 深圳市鑫达辉软性电路科技有限公司 | 多层板偏位识别结构 |
-
1995
- 1995-04-28 JP JP12933395A patent/JP3206635B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009021401A (ja) * | 2007-07-12 | 2009-01-29 | Panasonic Corp | プリント配線板およびプリント配線板の検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08307065A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080149382A1 (en) | Method of inspecting printed wiring board and printed wiring board | |
| EP1363482A1 (en) | Printed wiring board, multilayer printed wiring board, and, method of detecting foreign matter and voids in inner layer of multilayer printed wiring board | |
| JP3206635B2 (ja) | 多層印刷配線板 | |
| US5528826A (en) | Method of constructing high yield, fine line, multilayer printed wiring board panel | |
| CN116075054A (zh) | 一种任意层间介质厚度的检测线路设计方法 | |
| JP3252085B2 (ja) | 多層配線基板およびその製造方法 | |
| KR20050055991A (ko) | 마이크로 비아홀의 테스트 쿠폰이 구비된 인쇄회로기판 및그 제조 방법 | |
| JPH04186798A (ja) | 多層プリント配線板および層間ずれチェック方法 | |
| JPH09205281A (ja) | 多層プリント配線板の内層回路パターンずれ検査方法 | |
| JP2008135585A (ja) | プリント配線板のＶｉａ位置ずれ検査パターン構造 | |
| JP4737055B2 (ja) | 積層印刷配線基板 | |
| JP2002252472A (ja) | 層間位置ずれ検知回路を有する積層プリント基板 | |
| JP2003283145A (ja) | 多層配線板の位置ずれ検査方法 | |
| KR100570870B1 (ko) | 층간 편심 확인이 가능한 인쇄회로기판 | |
| JP4119702B2 (ja) | 多層プリント配線板の検査方法 | |
| JP4131137B2 (ja) | インターポーザ基板の導通検査方法 | |
| CN218336632U (zh) | 一种防止pcb芯板排反的电测防错模块 | |
| JPH02297996A (ja) | プリント基板の微細スルーホール欠陥検出方法 | |
| JPH1146068A (ja) | 多層配線基板の製造プロセスの評価方法 | |
| JP2002100845A (ja) | ブラインドビアホール位置ずれ検査用回路パターン | |
| JP5104874B2 (ja) | 積層順序検査方法および配線板製造方法 | |
| JPH03179797A (ja) | スルーホールを有する多層プリント基板の製造方法 | |
| JPH0794872A (ja) | 多層プリント配線板の位置ずれ検出パターン | |
| JP2000049462A (ja) | 多層プリント配線板構造 | |
| JP2570174B2 (ja) | 多層プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010606 |
|
| LAPS | Cancellation because of no payment of annual fees |