JP2002252472A - 層間位置ずれ検知回路を有する積層プリント基板 - Google Patents
層間位置ずれ検知回路を有する積層プリント基板Info
- Publication number
- JP2002252472A JP2002252472A JP2001052128A JP2001052128A JP2002252472A JP 2002252472 A JP2002252472 A JP 2002252472A JP 2001052128 A JP2001052128 A JP 2001052128A JP 2001052128 A JP2001052128 A JP 2001052128A JP 2002252472 A JP2002252472 A JP 2002252472A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- circuit
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 積層プリント基板における各層回路の位置ず
れを能率よく的確に検知しうるようなプリント基板を提
供すること。 【解決手段】 複数層の回路パターンを積層してなるプ
リント基板において、前記各層の回路パターンにおける
スルーホールまたはヴィアホールを設ける位置に、中心
部が前記スルーホールまたはヴィアホールの径よりも位
置ずれ許容量程度小さな径を有する等方形空白部で、こ
の等方形空白部の周囲に互いに絶縁された複数の導電部
が設けられたことを特徴とする、層間位置ずれ検知回路
を有する積層プリント基板。
れを能率よく的確に検知しうるようなプリント基板を提
供すること。 【解決手段】 複数層の回路パターンを積層してなるプ
リント基板において、前記各層の回路パターンにおける
スルーホールまたはヴィアホールを設ける位置に、中心
部が前記スルーホールまたはヴィアホールの径よりも位
置ずれ許容量程度小さな径を有する等方形空白部で、こ
の等方形空白部の周囲に互いに絶縁された複数の導電部
が設けられたことを特徴とする、層間位置ずれ検知回路
を有する積層プリント基板。
Description
【０００１】
【発明の属する技術分野】本発明は、積層プリント基板
に係り、とくに積層回路を構成する各層に形成された回
路相互間の位置ずれを検知する構造に関する。
に係り、とくに積層回路を構成する各層に形成された回
路相互間の位置ずれを検知する構造に関する。
【０００２】
【従来の技術】積層構造のプリント基板における各層相
互間を導通させるには、各層の対応する位置に回路パタ
ーンを形成しておき、これら各層の回路パターンを内壁
にメッキ層を形成したスルーホールまたはヴィアホール
によって接続するようにしている。
互間を導通させるには、各層の対応する位置に回路パタ
ーンを形成しておき、これら各層の回路パターンを内壁
にメッキ層を形成したスルーホールまたはヴィアホール
によって接続するようにしている。
【０００３】この構成では、次のような問題が生じる。
まず、プリント基板における配線の高密度化が進み、ス
ルーホールおよびヴィアホールの穴径は微小化されてい
る。この結果、層間位置精度が低いと各層相互間に位置
ずれが生じて接続不良状態となる。また、図６に示すよ
うな形で位置ずれが発生すると、不具合が生じる。これ
は、第1層１１、第２層１２，第３層１３からなる3層回
路を、ヴィアホール２１により第1層と第２層とを、ま
たヴィアホール２２により第２層と第３層とを接続する
ように構成したもので、同心的に配されるべき２つのヴ
ィアホール２１，２２同士の芯位置がずれたものであ
る。この結果、図示Ｘ部がメッキ層間に樹脂層が入り込
んだ構造になり、熱膨張係数が異なるため徐々にメッキ
剥がれが生じることによる。
まず、プリント基板における配線の高密度化が進み、ス
ルーホールおよびヴィアホールの穴径は微小化されてい
る。この結果、層間位置精度が低いと各層相互間に位置
ずれが生じて接続不良状態となる。また、図６に示すよ
うな形で位置ずれが発生すると、不具合が生じる。これ
は、第1層１１、第２層１２，第３層１３からなる3層回
路を、ヴィアホール２１により第1層と第２層とを、ま
たヴィアホール２２により第２層と第３層とを接続する
ように構成したもので、同心的に配されるべき２つのヴ
ィアホール２１，２２同士の芯位置がずれたものであ
る。この結果、図示Ｘ部がメッキ層間に樹脂層が入り込
んだ構造になり、熱膨張係数が異なるため徐々にメッキ
剥がれが生じることによる。
【０００４】これは、当初は問題がないものの時間が経
つにつれて生じる不具合であり、位置ずれがあることを
検出して将来的な不具合を防止しなければならない。そ
して、位置ずれには、回路パターンの位置がずれる場合
と、ドリル穴あけ位置がずれる場合とがある。
つにつれて生じる不具合であり、位置ずれがあることを
検出して将来的な不具合を防止しなければならない。そ
して、位置ずれには、回路パターンの位置がずれる場合
と、ドリル穴あけ位置がずれる場合とがある。
【０００５】
【発明が解決しようとする課題】通常、積層後の層間位
置を検知するには、Ｘ線により内層回路の重なり具合、
とくにスルーホール・ランドの重なり方向を検出するこ
とによっている。
置を検知するには、Ｘ線により内層回路の重なり具合、
とくにスルーホール・ランドの重なり方向を検出するこ
とによっている。
【０００６】しかしながら、この方法では高価なＸ線装
置を使用する必要があり、しかもＸ線装置を使用すると
なると作業性などから全量検査はできない。そして、高
多層であると重なり具合が識別し難くなるという問題も
ある。
置を使用する必要があり、しかもＸ線装置を使用すると
なると作業性などから全量検査はできない。そして、高
多層であると重なり具合が識別し難くなるという問題も
ある。
【０００７】本発明は上述の点を考慮してなされたもの
で、積層プリント基板における各層回路の位置ずれを能
率よく的確に検知しうるようなプリント基板を提供する
ことを目的とする。
で、積層プリント基板における各層回路の位置ずれを能
率よく的確に検知しうるようなプリント基板を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】上記目的達成のため、本
発明では、複数層の回路パターンを積層してなるプリン
ト基板において、前記各層の回路パターンにおけるスル
ーホールまたはヴィアホールを設ける位置に、中心部が
前記スルーホールまたはヴィアホールの径よりも位置ず
れ許容量程度小さな径を有する等方形空白部で、この等
方形空白部の周囲に互いに絶縁された複数の導電部が設
けられたことを特徴とする、層間位置ずれ検知回路を有
する積層プリント基板、を提供するものである。
発明では、複数層の回路パターンを積層してなるプリン
ト基板において、前記各層の回路パターンにおけるスル
ーホールまたはヴィアホールを設ける位置に、中心部が
前記スルーホールまたはヴィアホールの径よりも位置ず
れ許容量程度小さな径を有する等方形空白部で、この等
方形空白部の周囲に互いに絶縁された複数の導電部が設
けられたことを特徴とする、層間位置ずれ検知回路を有
する積層プリント基板、を提供するものである。
【０００９】
【発明の実施の形態】図１および図２は、本発明の一実
施例における位置ずれ検知回路パターンを平面図として
示したものである。図１において、この回路パターン
は、４つの扇状つまり４分円状導電パターン３０ａ，３
０ｂ，３０ｃおよび３０ｄを互いに接触しないようにク
リアランスｃを明けて配置し、中心部を径φａの円形に
空白状に構成している。つまり、４つの４分円は、内周
径がφａで、外周径がφｂなる円内に配置されている。
施例における位置ずれ検知回路パターンを平面図として
示したものである。図１において、この回路パターン
は、４つの扇状つまり４分円状導電パターン３０ａ，３
０ｂ，３０ｃおよび３０ｄを互いに接触しないようにク
リアランスｃを明けて配置し、中心部を径φａの円形に
空白状に構成している。つまり、４つの４分円は、内周
径がφａで、外周径がφｂなる円内に配置されている。
【００１０】そして、４つの導電パターン３０ａ，３０
ｂ，３０ｃおよび３０ｄは、破線で示す穴径φｄのスル
ーホールあるいはヴィアホール（以下、両者をスルーホ
ールで代表させる。）に各々の内周部で当接するように
配される。この穴径φｄは、φａよりやや大であるがφ
ｂよりはかなり小となる関係にある。具体的数値例とし
ては、内周径φａ＝０．４ｍｍ，外周径φｂ＝２．５ｍ
ｍ、クリアランスｃ＝０．１５ｍｍ、穴径φｄ＝０．６
ｍｍであり、この場合の位置ずれ許容量は０．１ｍｍ以
内である。したがって、スルーホールの穴径φｄは、半
径で内周径φａよりも０．１ｍｍ程度大きく設定され
る。
ｂ，３０ｃおよび３０ｄは、破線で示す穴径φｄのスル
ーホールあるいはヴィアホール（以下、両者をスルーホ
ールで代表させる。）に各々の内周部で当接するように
配される。この穴径φｄは、φａよりやや大であるがφ
ｂよりはかなり小となる関係にある。具体的数値例とし
ては、内周径φａ＝０．４ｍｍ，外周径φｂ＝２．５ｍ
ｍ、クリアランスｃ＝０．１５ｍｍ、穴径φｄ＝０．６
ｍｍであり、この場合の位置ずれ許容量は０．１ｍｍ以
内である。したがって、スルーホールの穴径φｄは、半
径で内周径φａよりも０．１ｍｍ程度大きく設定され
る。
【００１１】４つの導電パターン３０ａ，３０ｂ，３０
ｃおよび３０ｄには、それぞれ引き出し配線４０ａ，４
０ｂ，４０ｃおよび４０ｄが接続されていて、位置ずれ
検知のために他の要素との接続に用いられる。
ｃおよび３０ｄには、それぞれ引き出し配線４０ａ，４
０ｂ，４０ｃおよび４０ｄが接続されていて、位置ずれ
検知のために他の要素との接続に用いられる。
【００１２】このような位置ずれ検知用導電パターン
を、プリント基板の回路パターンが設けられない部分、
例えば４隅に設ける。
を、プリント基板の回路パターンが設けられない部分、
例えば４隅に設ける。
【００１３】図１に示す状態では、スルーホールを示す
破線が４つの４分円に均等に重なっており、これはスル
ーホールもしくはヴィアホールが４分円状導電パターン
の設けられた層に対して位置ずれしていないことを示し
ている。そして、引き出し配線４０ａ，４０ｂ，４０ｃ
および４０ｄは、相互に接続された状態となる。
破線が４つの４分円に均等に重なっており、これはスル
ーホールもしくはヴィアホールが４分円状導電パターン
の設けられた層に対して位置ずれしていないことを示し
ている。そして、引き出し配線４０ａ，４０ｂ，４０ｃ
および４０ｄは、相互に接続された状態となる。
【００１４】これに対して図２に示す状態では、破線で
示すスルーホールが導電パターン３０ａ，３０ｂ，３０
ｃに重なっているが、もう一つの導電パターン３０ｄに
は重なっていない。したがって、スルーホールが４分円
導電パターンの設けられた層に対して位置ずれしてい
る。
示すスルーホールが導電パターン３０ａ，３０ｂ，３０
ｃに重なっているが、もう一つの導電パターン３０ｄに
は重なっていない。したがって、スルーホールが４分円
導電パターンの設けられた層に対して位置ずれしてい
る。
【００１５】そして、引き出し配線４０ａ，４０ｂ，４
０ｃおよび４０ｄのうち４０ａ，４０ｂ，４０ｃは相互
に接続されているが、４０ｄだけは切り離された状態で
ある。
０ｃおよび４０ｄのうち４０ａ，４０ｂ，４０ｃは相互
に接続されているが、４０ｄだけは切り離された状態で
ある。
【００１６】このように４つの導電パターン中の何れが
切り離されているかを見ることにより、位置ずれが９０
度間隔の４方向中の何れであるかが判定できる。また、
切り離されているのが１つの導電パターンであれば位置
ずれは１方向であるし、２つであれば２方向である。
切り離されているかを見ることにより、位置ずれが９０
度間隔の４方向中の何れであるかが判定できる。また、
切り離されているのが１つの導電パターンであれば位置
ずれは１方向であるし、２つであれば２方向である。
【００１７】そして、スルーホールをプリント基板の４
隅に設けるのであれば、１隅では１または２方向を検知
するように導電パターンを１個設け、他の３隅において
も他の３方向中の１まあは２方向ずつを検知するように
してもよい。
隅に設けるのであれば、１隅では１または２方向を検知
するように導電パターンを１個設け、他の３隅において
も他の３方向中の１まあは２方向ずつを検知するように
してもよい。
【００１８】図３および図４は、導通検知プローブを用
いて位置ずれ検知を行う構成例を示したものである。す
なわち、図３の場合は、両面銅張り積層板を３枚重ねて
６層回路板を形成したもので、両面銅張り積層板におけ
る両面相互間では位置ずれはないものとしている。ただ
し、第４層は図示されていない。
いて位置ずれ検知を行う構成例を示したものである。す
なわち、図３の場合は、両面銅張り積層板を３枚重ねて
６層回路板を形成したもので、両面銅張り積層板におけ
る両面相互間では位置ずれはないものとしている。ただ
し、第４層は図示されていない。
【００１９】そして、ドリル加工により、位置ずれ識別
回路としてのスルーホール３０を設け、この位置ずれ識
別用スルーホール３０とは別に、露出したプローブ当接
部を形成するために３つの位置ずれ検知用スルーホール
２２，２３および２４を設けている。
回路としてのスルーホール３０を設け、この位置ずれ識
別用スルーホール３０とは別に、露出したプローブ当接
部を形成するために３つの位置ずれ検知用スルーホール
２２，２３および２４を設けている。
【００２０】すなわち、スルーホール２２は、第２層目
の回路パターン１２に接続された引き出し配線に接続さ
れている。また、スルーホール２３は、第３層目の回路
パターン１３に接続された引き出し配線に接続されてい
る。そして、スルーホール２４は、図示回路パターンと
しては接続されていないが、太い破線で示すように第５
層目の回路パターン１４に接続されている。
の回路パターン１２に接続された引き出し配線に接続さ
れている。また、スルーホール２３は、第３層目の回路
パターン１３に接続された引き出し配線に接続されてい
る。そして、スルーホール２４は、図示回路パターンと
しては接続されていないが、太い破線で示すように第５
層目の回路パターン１４に接続されている。
【００２１】これら３つのスルーホール２２，２３，２
４は、図示のようにプリント基板の上下に通じているか
ら、図示のように上方からでも、あるいは下方からで
も、３つのスルーホール何れかの開口端に設けられたラ
ンドにプローブＰを当接させて検知することができる。
４は、図示のようにプリント基板の上下に通じているか
ら、図示のように上方からでも、あるいは下方からで
も、３つのスルーホール何れかの開口端に設けられたラ
ンドにプローブＰを当接させて検知することができる。
【００２２】このようなランドを少なくとも各層につき
１つずつ、そして検知したい方向の数だけ設ける。
１つずつ、そして検知したい方向の数だけ設ける。
【００２３】また、図４の場合は、図３と同じく３枚の
両面銅張り積層板を重ねて６層積層板を形成したもので
あるが、図３のようにスルーホールを設けてプリント基
板の表面まで引き出し配線を行うのではなく、引き出し
配線４２，４３，４４のある層までのプローブ穴を明け
て、プローブＰがプローブ穴の底にある引き出し配線に
当接できるようにしたものである。このために、引き出
し配線を各層内でプローブ穴の位置まで引き出す。
両面銅張り積層板を重ねて６層積層板を形成したもので
あるが、図３のようにスルーホールを設けてプリント基
板の表面まで引き出し配線を行うのではなく、引き出し
配線４２，４３，４４のある層までのプローブ穴を明け
て、プローブＰがプローブ穴の底にある引き出し配線に
当接できるようにしたものである。このために、引き出
し配線を各層内でプローブ穴の位置まで引き出す。
【００２４】図５は、１枚の両面度張り積層板の各面に
２枚ずつの片面銅張り積層板を重ねて６層積層板を形成
したもので、この場合は、レーザー・ヴィアホール加工
により層間導通させる穴を設けている。
２枚ずつの片面銅張り積層板を重ねて６層積層板を形成
したもので、この場合は、レーザー・ヴィアホール加工
により層間導通させる穴を設けている。
【００２５】すなわち、第１層１１、第２層１２および
第３層１３相互間の位置ずれを検知するために検知回路
３１が設けられ、第２層１２、第３層１３および第４層
１４相互間の位置ずれを検知するために検知回路３２
が、第３層１３、第４層１４および第５層１５相互間の
位置ずれを検知するために検知回路３３が、さらに第４
層１４、第５層１５および第６層１６相互間の位置ずれ
を検知するために検知回路３４が設けられている。
第３層１３相互間の位置ずれを検知するために検知回路
３１が設けられ、第２層１２、第３層１３および第４層
１４相互間の位置ずれを検知するために検知回路３２
が、第３層１３、第４層１４および第５層１５相互間の
位置ずれを検知するために検知回路３３が、さらに第４
層１４、第５層１５および第６層１６相互間の位置ずれ
を検知するために検知回路３４が設けられている。
【００２６】この図５では、引き出し配線を図示してい
ないが、前述の通り引き出し配線を用いてプローブを当
接するためのランド等を形成することはいうまでもな
い。
ないが、前述の通り引き出し配線を用いてプローブを当
接するためのランド等を形成することはいうまでもな
い。
【００２７】（変形例）上記実施例では、位置ずれ検知
回路を各層に設けているが、両面銅張り積層板を用いる
場合は、表裏面相互間のずれが殆どないので、全ての層
に位置ずれ検知回路を設けなくてもよい。
回路を各層に設けているが、両面銅張り積層板を用いる
場合は、表裏面相互間のずれが殆どないので、全ての層
に位置ずれ検知回路を設けなくてもよい。
【００２８】また、上記実施例では位置ずれ検知回路と
して４つの導電部の内周を円形に形成しているが、これ
は何れの方向への位置ずれをも均等に検知するための構
成であり、９０度間隔で４方向の位置ずれだけを検知す
るのであれば正方形でもよいし、４５度間隔の８方向で
あれば８角形にする等の変形をすればよい。
して４つの導電部の内周を円形に形成しているが、これ
は何れの方向への位置ずれをも均等に検知するための構
成であり、９０度間隔で４方向の位置ずれだけを検知す
るのであれば正方形でもよいし、４５度間隔の８方向で
あれば８角形にする等の変形をすればよい。
【００２９】
【発明の効果】本発明は上述のように、積層回路板にお
ける各層の回路パターンにおけるスルーホールまたはヴ
ィアホールを設ける位置に、中心が空白部で、この空白
部の周囲に互いに絶縁された複数の導電部が設けられて
いるため、スルーホールまたはヴィアホールを設けた後
に複数の導電部との導通があるか否かを調べることによ
り、スルーホールまたはヴィアホールの位置ずれを検知
することができる。
ける各層の回路パターンにおけるスルーホールまたはヴ
ィアホールを設ける位置に、中心が空白部で、この空白
部の周囲に互いに絶縁された複数の導電部が設けられて
いるため、スルーホールまたはヴィアホールを設けた後
に複数の導電部との導通があるか否かを調べることによ
り、スルーホールまたはヴィアホールの位置ずれを検知
することができる。
【図１】本発明の一実施例の構成を示すもので、スルー
ホールまたはヴィアホールが正しい位置にある状態の説
明図。
ホールまたはヴィアホールが正しい位置にある状態の説
明図。
【図２】図１と同様に本発明の一実施例の構成を示すも
ので、スルーホールまたはヴィアホールが位置ずれして
いる状態の説明図。
ので、スルーホールまたはヴィアホールが位置ずれして
いる状態の説明図。
【図３】両面銅張り積層板を重ねて構成した６層回路積
層板につき、導通検知プローブを用いて位置ずれ検知を
行うための構成例を示す断面図。
層板につき、導通検知プローブを用いて位置ずれ検知を
行うための構成例を示す断面図。
【図４】両面銅張り積層板を重ねて構成した６層回路積
層板につき、導通検知プローブを用いて位置ずれ検知を
行うための他の構成例を示す断面図。
層板につき、導通検知プローブを用いて位置ずれ検知を
行うための他の構成例を示す断面図。
【図５】両面銅張り積層板の両面に２枚ずつの片面銅張
り積層板を重ねて構成した６層積層板についての位置ず
れ検知回路の構成例を示す断面図。
り積層板を重ねて構成した６層積層板についての位置ず
れ検知回路の構成例を示す断面図。
【図６】従来の位置ずれした積層板の断面図。
１１ 第１層回路 １２ 第２層回路 １３ 第３層回路 １４ 第４層回路 １５ 第５層回路 １６ 第６層回路 ２１、２２，２３，２４ スルーホール ３０ 導電部 ４０，４２，４３，４４ 引き出し配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 国 分 克 則 東京都港区芝大門一丁目12番15号 日本メ クトロン株式会社内 Ｆターム(参考） 5E346 AA43 AA45 AA60 BB01 BB06 BB16 CC32 DD12 EE01 GG15 GG31 HH31
Claims (4)
- 【請求項１】複数層の回路パターンを積層してなるプリ
ント基板において、 前記各層の回路パターンにおけるスルーホールまたはヴ
ィアホールを設ける位置に、中心部が前記スルーホール
またはヴィアホールの径よりも位置ずれ許容量程度小さ
な径を有する等方形空白部で、この等方形空白部の周囲
に互いに絶縁された複数の導電部が設けられたことを特
徴とする、層間位置ずれ検知回路を有する積層プリント
基板。 - 【請求項２】請求項1記載の積層プリント基板におい
て、 前記空白部はほぼ円形であり、前記複数の導電部は前記
空白部と同心的に配された、層間位置ずれ検知回路を有
する積層プリント基板。 - 【請求項３】請求項1記載の積層プリント基板におい
て、 前記端子は、前記各層に形成され、かつ前記各層におけ
る他の層を経て最外層まで引き出された、層間位置ずれ
検知回路を有する積層プリント基板。 - 【請求項４】請求項1記載の積層プリント基板におい
て、 前記端子は、前記各層に形成され、かつこの端子に外部
からプローブを挿通するように前記各層における他の層
には貫通孔が設けられた、層間位置ずれ検知回路を有す
る積層プリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052128A JP2002252472A (ja) | 2001-02-27 | 2001-02-27 | 層間位置ずれ検知回路を有する積層プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001052128A JP2002252472A (ja) | 2001-02-27 | 2001-02-27 | 層間位置ずれ検知回路を有する積層プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002252472A true JP2002252472A (ja) | 2002-09-06 |
Family
ID=18912806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001052128A Pending JP2002252472A (ja) | 2001-02-27 | 2001-02-27 | 層間位置ずれ検知回路を有する積層プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002252472A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166424A (ja) * | 2006-12-27 | 2008-07-17 | Toshiba Corp | プリント配線板の検査方法、およびプリント配線板 |
| JP2009147397A (ja) * | 2007-02-01 | 2009-07-02 | Panasonic Corp | 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法 |
| JP2012114341A (ja) * | 2010-11-26 | 2012-06-14 | Shinko Seisakusho:Kk | 多層プリント配線板 |
| JP2013051384A (ja) * | 2010-09-30 | 2013-03-14 | Kyocer Slc Technologies Corp | 集合配線基板 |
| US9173299B2 (en) | 2010-09-30 | 2015-10-27 | KYOCERA Circuit Solutions, Inc. | Collective printed circuit board |
-
2001
- 2001-02-27 JP JP2001052128A patent/JP2002252472A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166424A (ja) * | 2006-12-27 | 2008-07-17 | Toshiba Corp | プリント配線板の検査方法、およびプリント配線板 |
| JP2009147397A (ja) * | 2007-02-01 | 2009-07-02 | Panasonic Corp | 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法 |
| JP2013051384A (ja) * | 2010-09-30 | 2013-03-14 | Kyocer Slc Technologies Corp | 集合配線基板 |
| US9173299B2 (en) | 2010-09-30 | 2015-10-27 | KYOCERA Circuit Solutions, Inc. | Collective printed circuit board |
| JP2012114341A (ja) * | 2010-11-26 | 2012-06-14 | Shinko Seisakusho:Kk | 多層プリント配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4923884B2 (ja) | 多層プリント配線基板及びその製造方法 | |
| US7402758B2 (en) | Telescoping blind via in three-layer core | |
| US20080149382A1 (en) | Method of inspecting printed wiring board and printed wiring board | |
| CN102548221B (zh) | 电路板的制作方法 | |
| JP2503725B2 (ja) | 多層配線基板 | |
| JPH10163630A (ja) | 多層印刷回路基盤及びその製造方法 | |
| JP2002252472A (ja) | 層間位置ずれ検知回路を有する積層プリント基板 | |
| JP6191465B2 (ja) | プリント基板の検査方法及びプリント基板 | |
| KR100654283B1 (ko) | 다층 프린트 배선판 및 다층 프린트 배선판의 제조방법 | |
| WO2014128892A1 (ja) | プリント基板及びプリント基板の製造方法 | |
| JP2002252473A (ja) | 層間位置ずれ検知回路を有する積層プリント基板 | |
| JP3206635B2 (ja) | 多層印刷配線板 | |
| TWI399152B (zh) | 電路板盲孔的製作方法 | |
| JP2008135585A (ja) | プリント配線板のＶｉａ位置ずれ検査パターン構造 | |
| JP4737055B2 (ja) | 積層印刷配線基板 | |
| JP2004063874A (ja) | 多層プリント配線板の検査方法 | |
| JP2005085776A (ja) | プリント配線板およびその内層のずれ検出方法 | |
| JPH03165093A (ja) | 多層プリント配線板 | |
| JP2000049462A (ja) | 多層プリント配線板構造 | |
| JP2002094240A (ja) | 層間接続バイア・ホールを有する多層プリント基板の製造方法 | |
| JP2002100845A (ja) | ブラインドビアホール位置ずれ検査用回路パターン | |
| JP2002198661A (ja) | 多層プリント配線板 | |
| JPH0567885A (ja) | 多層プリント基板 | |
| JP2570174B2 (ja) | 多層プリント配線板 | |
| JP2629917B2 (ja) | 多層印刷配線板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060530 |