JP4923884B2 - 多層プリント配線基板及びその製造方法 - Google Patents
多層プリント配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP4923884B2 JP4923884B2 JP2006243553A JP2006243553A JP4923884B2 JP 4923884 B2 JP4923884 B2 JP 4923884B2 JP 2006243553 A JP2006243553 A JP 2006243553A JP 2006243553 A JP2006243553 A JP 2006243553A JP 4923884 B2 JP4923884 B2 JP 4923884B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- printed wiring
- multilayer printed
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
図1乃至図3に示すように、本発明における多層プリント配線基板1は、絶縁体8と、内層回路2と、が交互に配置されており、それらを一括して積層した多層基板10を備えている。具体的には、多層プリント配線基板1は、積層基板10の内部に、絶縁体8が3層(第1層乃至第3層)形成されており、各層間(第1層乃至第2層間及び第2層乃至第3層間)に内層回路2を備えている。また、積層基板10の基板面に対して垂直に貫通するスルーホール3が、多層プリント配線基板1の任意の位置に形成されている。なお、具体的な位置については後述するものとする。そして、スルーホール3の表裏それぞれの開口部及びスルーホール3の各層間にランド4が形成されている。さらに、ランド4間を接続する導体壁5が、スルーホール3の内壁に形成されている。そして、ランド4及び導体壁5を切除する切除穴7,7’が、ランド4上であってスルーホール3の表裏に、それぞれ2箇所ずつ形成されている。なお、本実施例では、多層プリント配線基板1が、積層基板10の内部に、絶縁体8と、内層回路2と、を交互に配置して、それらを一括して積層したものである場合を説明したが、これは一例であって、一括して積層した場合に限られず、1層ずつ積み重ねるようにして積層したものであってもよい。
2 内層回路
3 スルーホール
4 ランド
5 導体壁
6 パターン
7,7’ 切除穴
8 絶縁体
9 内部接続ホール
10 積層基板
Claims (5)
- 内部に内層回路が形成された積層基板と、この積層基板を積層方向に貫通するスルーホールと、このスルーホールの両開口部に形成されたランドと、前記スルーホールの内壁に形成され前記ランド間を接続する導体壁と、を備えた多層プリント配線基板であって、
前記積層基板を貫通せずに少なくとも前記導体壁の一部を切除する切除穴を、前記多層プリント配線基板の表側及び裏側からそれぞれ形成し、前記導体壁を所定の層で絶縁し、
前記切除穴を、前記スルーホールに沿って形成すると共に、当該スルーホールの表裏でそれぞれ異なる位置に形成し、
前記ランドに複数の信号回路が接続されている場合に、前記切除穴にて前記ランドの一部切除すると共に、各信号回路が独立するように前記切除穴を配置し、前記ランド及び前記導体壁を分割した、
ことを特徴とする多層プリント配線基板。 - 前記ランド及び前記導体壁を分割して独立させた前記信号回路の1つを、電源用とした、ことを特徴とする請求項1記載の多層プリント配線基板。
- 異なる層に形成された前記内層回路間を相互に接続する内部接続ホールを、前記積層基板の内部に設けた、ことを特徴とする請求項1又は2記載の多層プリント配線基板。
- 内部に内層回路が形成された積層基板を一括積層して、この積層基板を貫通するスルーホールを備えた多層プリント配線基板を形成する第1の工程と、
前記積層基板を貫通せずに、少なくとも前記スルーホールの内壁に形成されている前記導体壁の一部を切除する切除穴を、前記多層プリント配線基板の表側及び裏側からそれぞれ形成し、前記導体壁を所定の層で絶縁する第2の工程と、
を有し、
前記第2の工程は、前記切除穴を、前記スルーホールに沿って形成すると共に、当該スルーホールの表裏でそれぞれ異なる位置に形成し、前記ランドに複数の信号回路が接続されている場合に、前記切除穴にて前記ランドを切除すると共に、各信号回路が独立するように前記切除穴を配置し、前記ランド及び前記導体壁を分割する、
ことを特徴とする多層プリント配線基板の製造方法。 - 前記第1の工程の前に、異なる層に形成された前記内層回路間を相互に接続する内部接続ホールを、前記積層基板の内部に設ける内部接続ホール形成工程を有する、ことを特徴とする請求項4記載の多層プリント配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006243553A JP4923884B2 (ja) | 2006-09-08 | 2006-09-08 | 多層プリント配線基板及びその製造方法 |
US11/898,019 US8212153B2 (en) | 2006-09-08 | 2007-09-07 | Circuit board and manufacturing method of the circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006243553A JP4923884B2 (ja) | 2006-09-08 | 2006-09-08 | 多層プリント配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008066544A JP2008066544A (ja) | 2008-03-21 |
JP4923884B2 true JP4923884B2 (ja) | 2012-04-25 |
Family
ID=39168423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006243553A Expired - Fee Related JP4923884B2 (ja) | 2006-09-08 | 2006-09-08 | 多層プリント配線基板及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8212153B2 (ja) |
JP (1) | JP4923884B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7603645B2 (en) * | 2007-01-29 | 2009-10-13 | Inventec Corporation | Calibration method of insulating washer in circuit board |
JP2010027654A (ja) * | 2008-07-15 | 2010-02-04 | Nec Corp | 配線基板、配線基板のビア形成方法、及び配線基板の製造方法 |
US8735734B2 (en) | 2009-07-23 | 2014-05-27 | Lexmark International, Inc. | Z-directed delay line components for printed circuit boards |
US8198547B2 (en) | 2009-07-23 | 2012-06-12 | Lexmark International, Inc. | Z-directed pass-through components for printed circuit boards |
US9009954B2 (en) | 2011-08-31 | 2015-04-21 | Lexmark International, Inc. | Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material |
US8943684B2 (en) * | 2011-08-31 | 2015-02-03 | Lexmark International, Inc. | Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board |
US9078374B2 (en) | 2011-08-31 | 2015-07-07 | Lexmark International, Inc. | Screening process for manufacturing a Z-directed component for a printed circuit board |
US8822840B2 (en) | 2012-03-29 | 2014-09-02 | Lexmark International, Inc. | Z-directed printed circuit board components having conductive channels for controlling transmission line impedance |
US8822838B2 (en) | 2012-03-29 | 2014-09-02 | Lexmark International, Inc. | Z-directed printed circuit board components having conductive channels for reducing radiated emissions |
US8912452B2 (en) * | 2012-03-29 | 2014-12-16 | Lexmark International, Inc. | Z-directed printed circuit board components having different dielectric regions |
US8830692B2 (en) | 2012-03-29 | 2014-09-09 | Lexmark International, Inc. | Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component |
US9526178B2 (en) * | 2013-08-15 | 2016-12-20 | Huawei Technologies Co., Ltd. | Printed circuit board method |
CN105592626A (zh) * | 2014-10-20 | 2016-05-18 | 上海和辉光电有限公司 | 印刷电路板中的连接孔结构及其制作方法 |
CN205793596U (zh) * | 2016-01-29 | 2016-12-07 | 奥特斯(中国)有限公司 | 元件载体和电子装置 |
CN110958762B (zh) * | 2018-09-26 | 2023-05-23 | 京瓷株式会社 | 印刷布线基板 |
WO2021200820A1 (ja) * | 2020-03-30 | 2021-10-07 | 京セラ株式会社 | 印刷配線板およびその製造方法 |
CN115020513B (zh) * | 2022-06-02 | 2023-07-28 | 横店集团东磁股份有限公司 | 一种叉指背接触太阳能电池的制作方法及制得的叉指背接触太阳能电池 |
CN115052418B (zh) * | 2022-08-15 | 2022-11-15 | 四川恩巨实业有限公司 | 多层pcb板的埋孔结构及其设置方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5106461A (en) * | 1989-04-04 | 1992-04-21 | Massachusetts Institute Of Technology | High-density, multi-level interconnects, flex circuits, and tape for tab |
JPH0464278A (ja) | 1990-07-04 | 1992-02-28 | Sumitomo Bakelite Co Ltd | 印刷配線板の製造方法 |
JPH0669660A (ja) * | 1992-03-26 | 1994-03-11 | Nec Corp | プリント配線板およびその製造方法 |
JPH05347480A (ja) * | 1992-06-15 | 1993-12-27 | Sumitomo Bakelite Co Ltd | 多層プリント配線板の製造方法 |
JP2617692B2 (ja) | 1994-12-28 | 1997-06-04 | 富山日本電気株式会社 | 多層プリント配線板及びその製造方法 |
US6388208B1 (en) * | 1999-06-11 | 2002-05-14 | Teradyne, Inc. | Multi-connection via with electrically isolated segments |
-
2006
- 2006-09-08 JP JP2006243553A patent/JP4923884B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-07 US US11/898,019 patent/US8212153B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008066544A (ja) | 2008-03-21 |
US8212153B2 (en) | 2012-07-03 |
US20080060837A1 (en) | 2008-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4923884B2 (ja) | 多層プリント配線基板及びその製造方法 | |
US7337537B1 (en) | Method for forming a back-drilled plated through hole in a printed circuit board and the resulting printed circuit board | |
US8604357B2 (en) | Wiring board having via and method forming a via in a wiring board | |
US20080236881A1 (en) | Multilayer printed wiring board and method for manufacturing the same | |
JP2012209340A (ja) | 多層基板及び多層基板の製造方法 | |
JP2015185735A (ja) | 多層配線板及びその製造方法 | |
KR20100138755A (ko) | 프린트 기판의 천공 가공 방법 | |
US20150008029A1 (en) | Circuit board and method of manufacturing the same | |
JP2006210748A (ja) | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 | |
WO2014128892A1 (ja) | プリント基板及びプリント基板の製造方法 | |
JP2015130444A (ja) | プリント基板の検査方法及びプリント基板 | |
KR20180075171A (ko) | Pcb 기판의 층간을 연결하는 대각선 비아의 구조 및 pcb 기판의 층간을 연결하는 대각선 비아의 제조방법 | |
JP2005166764A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
CN101562951B (zh) | 线路板及其制作方法 | |
US7852635B1 (en) | Multi-connection via | |
JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
JP2002252472A (ja) | 層間位置ずれ検知回路を有する積層プリント基板 | |
JP2019096929A (ja) | 高周波伝送線路 | |
CN112752390B (zh) | 多层电路板及其制作方法 | |
JP6744034B1 (ja) | スルーホールビアおよび回路基板 | |
JP2019029559A (ja) | 多層配線板及びその製造方法 | |
JPH0786752A (ja) | 電子部品搭載用基板 | |
KR20110112670A (ko) | 다층 인쇄회로기판 및 이의 제조방법 | |
JP2021119590A (ja) | 印刷配線板及び印刷配線板の製造方法 | |
JP2003332753A (ja) | 多層プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090812 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4923884 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |