JP2010027654A - 配線基板、配線基板のビア形成方法、及び配線基板の製造方法 - Google Patents

配線基板、配線基板のビア形成方法、及び配線基板の製造方法 Download PDF

Info

Publication number
JP2010027654A
JP2010027654A JP2008183665A JP2008183665A JP2010027654A JP 2010027654 A JP2010027654 A JP 2010027654A JP 2008183665 A JP2008183665 A JP 2008183665A JP 2008183665 A JP2008183665 A JP 2008183665A JP 2010027654 A JP2010027654 A JP 2010027654A
Authority
JP
Japan
Prior art keywords
wiring
wiring board
land
layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008183665A
Other languages
English (en)
Inventor
Tsutomu Takeda
勉 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008183665A priority Critical patent/JP2010027654A/ja
Priority to US12/501,044 priority patent/US8604357B2/en
Publication of JP2010027654A publication Critical patent/JP2010027654A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09636Details of adjacent, not connected vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09645Patterning on via walls; Plural lands around one hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0242Cutting around hole, e.g. for disconnecting land or Plated Through-Hole [PTH] or for partly removing a PTH
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】ビア同士の間隔を短くする。
【解決手段】配線基板101は、複数の配線層と、第1のランド103a及び第2のランド103bと、第1のビア102a及び第2のビア102bと、を有している。第1のランド103a及び第2のランド103bは、配線基板101の一の表面に形成され、互いの一部が重なるように配置されている。また、第1のビア102a及び第2のビア102bは、第1のランド103a及び第2のランド103bの夫々に対して形成され、複数の配線層のうちの一の配線層と他の配線層とを電気的に接続している。そして、配線基板101は第1のランド103aと第2のランド103bとを分断する穴からなる分断部105を備えている。
【選択図】図1

Description

本発明は、複数の配線層を有する配線基板、配線基板のビア形成方法、及びその配線基板の製造方法に関する。
配線基板に形成された配線パターンの小型化、及び信号の高速化に伴い、隣接した配線からのノイズ信号の影響は大きくなる。このようなノイズを低減するため、差動信号を伝送する一対の信号配線(以下、差動配線と呼ぶ。)を有する配線基板が実用化されている。
ところで、複数の配線層を有する配線基板には、配線層間を接続するビアが形成されている。差動信号を伝送する場合、差動配線用の一対のビアを形成することが望ましい(例えば、特許文献1及び2参照。)。
また、1GHz程度以上の高周波信号を伝送する場合、差動配線用のビアの近くにグランド配線用のビアを設けておくことが望ましい。特許文献1及び2に記載の配線基板では、グランド配線用のビアで囲まれた領域を貫くように、差動配線用の一対のビアが設けられている。これにより、外部ノイズからの影響を受けにくい配線基板となる。
特開2001−053397号公報 特開2002−353588号公報
配線基板に一対のビアを近接して形成する場合、互いのランドが電気的にショートしないように、一対のビアはランド間の間隔を一定距離以上あけて配置される。特に、配線基板の表面に露出している最外層に位置する配線層は、ビアを形成する際のめっきによって、他の配線層よりも厚くなっている。そのため、絶縁破壊を起こさないように、ランド間の間隔を大きくする必要がある。例えば、ランド間の間隔は、120〜140μm以上にする必要がある。
したがって、特許文献1及び2に記載の配線基板では、ビア同士の間隔を低減することには限界があった。
ビア同士の間隔が広い場合、差動配線を伝送する信号の電磁気的な結合強度が低下し、シグナルインテグリティの確保が困難になるという課題がある。また、ビア同士の間隔が広い場合、配線パターンが形成される領域(以下、配線領域と呼ぶ。)が大きくなるという課題がある。
本発明の目的は、上記背景技術の課題の少なくとも一つを解決できる配線基板、ビアの形成方法、及び配線基板の製造方法を提供することである。その目的の一例は、配線基板に形成されるビア同士の間隔を短くすることにある。
上記課題の少なくとも1つを解決するため、本発明は、複数の配線層を有する配線基板であって、第1のランド及び第2のランドと、第1のビア及び第2のビアと、を有している。第1のランド及び第2のランドは、配線基板の一の表面に形成され、一部が重なるように配置されている。また、第1のビア及び第2のビアは、第1のランド及び第2のランドの夫々に対して形成され、複数の配線層のうちの一の配線層と他の配線層とを電気的に接続している。そして、配線基板は第1のランドと第2のランドとを分断する穴からなる分断部を備えている。
また、本発明は、複数の配線層を有する配線基板に、複数の配線層のうちの一の配線層と他の配線層とを電気的に接続する第1のビア及び第2のビアを形成するビア形成方法であって、第1の工程と第2の工程とを有している。第1の工程では、配線基板の一の表面に、一部が重なるように第1のランド及び第2のランドを配置し、第1のランド及び第2のランドの夫々に対して第1のビア及び第2のビアを形成する。第2の工程では、第1のランドと第2のランドとを分断する穴からなる分断部を形成する。
さらに、本発明の配線基板の製造方法は、複数の配線層と、該複数の配線層のうちの2つの配線層同士を電気的に接続する第1のビア及び第2のビアと、を有する配線基板の製造方法である。そして、上記のビア形成方法によって、第1のビア及び第2のビアを形成する工程を有することを特徴とする。
本発明によれば、ビア同士の間隔を短くすることができる。
以下、本発明の実施形態について図面を参照して説明する。本発明の配線基板は、例えば、差動配線用の一対のビアを有する両面配線基板及び多層配線基板として好適に用いられる。
[第1の実施形態]
図1(a)は本実施形態に係る配線基板の模式的平面図であり、図1(b)は図1(a)の1B−1B線に沿った配線基板の模式的断面図である。また、図1(c)は配線基板に形成されたランド及びビアの模式的斜視図である。ただし、図1(c)では、見易さのため、配線基板は描かれていない。
本実施形態に係る配線基板101は、配線パターン105が形成された2つの配線層を有している。そして、2つの配線層のうちの一の配線層と他の配線層とを電気的に接続する第1のビア102a及び第2のビア102bが形成されている。第1及び第2のビア102a,102bは、それぞれ、2つの配線層を連結する穴の内面に導体が形成されて成る。当該導体によって、穴の内部が満たされていても良い。
また、配線基板101は、配線基板101の少なくとも一の表面に形成された第1のランド103a及び第2のランド103bを有している。第1のランド103a及び第2のランド103bは、互いに一部が重なるように配置されている。
第1及び第2のビア102a,102bは、第1及び第2のランド103a,103bの夫々に対して形成されている。第1のランド103aは、第1のビア102aと配線パターン105とを電気的に接続している。また、第2のランド103bは第2のビア102bと配線パターン105とを電気的に接続している。
第1のランド103aと第2のランド103bとは、配線基板101に形成された穴からなる分断部104によって互いに分断されている。これにより、第1のビア102aと第2のビア102bは絶縁された状態となっている。本実施形態において、分断部104は配線基板101を貫通する貫通穴である。当該貫通穴は、第1及び第2のビア102a,102bの穴が形成されている方向と略平行な方向に沿って形成されている。
第1のランド103a及び第2のランド103bが一部重なるように第1及び第2のビア102a,102bを形成した後、第1のランド103aと第2のランド103bとが分断されるように配線基板101に分断部104を形成することで、このような構造の配線基板101を容易に製造することができる。
本構成によると、第1のビア102aと第2のビア102bとの間隔を短くすることができる。その理由は、ビアの形成工程において、第1のランド103aと第2のランド103bが重なるように、第1及び第2のビア102a,102bを近接して配置することができるからである。これにより、配線領域を狭くすることができる。
分断部104によって、第1及び第2のランド103a,103bを分断することで、第1及び第2のビアは互いに絶縁されている。分断部104の穴の形状は、第1のビア102aと第2のビア102bとを分断することができればどのような形状であっても良い。
分断部104の穴の形状や大きさを適宜決定することで、ランド間の距離を所定の長さにすることができる。
本実施形態において、第1のビア102aを「+」側の配線に、第2のビア102bを「−」側の配線に接続することで、第1及び第2のビア102a,102bを差動配線用の一対のビアとして機能させることができる。この場合、差動信号用の一対のビアの間隔を狭くすることができるため、信号の電磁気的な結合強度が増大し、シグナルインテグリティを確保することができる。
分断部104の穴は、第1のビア102a及び第2のビア102bと離間して配置されていて良いし、配線層と平行な面において、分断部104の穴が第1及び第2のビア102a,102bの一部に達していても良い。
分断部104の穴が第1及び第2のビア102a,102bの一部に達している場合、分断部104を形成する際に、第1及び第2のビア102a,102bの内面に形成されていた導体の一部が除去される。結果として、第1のビア102aの内面の導体と、第2のビア102bの内面の導体とが、分断部104を介して対向する。
これにより、差動配線用の一対のビアを伝送する信号の結合強度がより強くなり、よりノイズに強い配線基板を提供することができる。
分断部104の穴の、配線層に平行な面における断面形状(以下、単に「断面形状」と呼ぶ。)は、どのような形状であってもよい。本実施形態では、分断部104の穴の断面形状は円形状である。
また、分断部104の穴は、配線層に垂直な面であって第1のビアと第2のビアからの距離が等しい面に対して面対称な形状であることが好ましい。分断部104をこのように形成することで、差動信号の電磁気的な結合強度を増大させ、ノイズに強い配線基板を提供することができる。
本実施形態では、分断部104が配線基板101を貫通するように形成されているが、分断部104は第1のランド103aと第2のランド103bとを絶縁することができれば、配線基板101を貫通する必要は無い。この場合、分断部104は配線基板101の両面に形成される。
第1及び第2のビア102a,102bを差動配線用のビアとして用いる場合、第1及び第2のビア102a,102bの近傍にグランド線と接続しているグランド用ビア(不図示)を設けることが好ましい。
次に、本実施形態に係るビア形成方法について説明する。図2(a)〜図5(a)は、本実施形態に係るビア形成方法を示す工程図であり、配線層が形成される表面を見たときの配線基板の平面を模式的に示している。また、図2(b)〜図5(b)は、それぞれ図2(a)〜図5(a)に示す断面線(一点鎖線)で切断したときの模式的断面図である。
配線基板の製造方法は、第1の工程と、第2の工程と、を有している。
第1の工程では、配線基板の一の表面に、一部が重なるように第1及び第2のランド103a,103bを配置する。そして、第1のランド103aに対して2つの配線層のうちの一の配線層と他の配線層とを電気的に接続する第1のビア102aを形成する。また、第2のランド103aに対して2つの配線層のうちの一の配線層と他の配線層とを電気的に接続する第2のビア102bを形成する(図2(a)参照。)。
具体的には、ドリル202によって配線基板101に2つの貫通穴201を形成し(図2(a)及び(b)参照。)、それぞれの貫通穴201の内部に導体を形成する(図3(a)及び(b)参照。)。これにより、第1及び第2のビア102a,102bを形成することができる。
導体はめっき法によって形成することができる。貫通穴201の形成は、ドリル202を用いる方法に限定されず、種々の方法を用いて良い。
この後、例えばエッチングによって、配線基板101の少なくとも一の表面に第1及び第2のランド103a,103bを形成する(図4(a)及び(b)参照。)。このとき、配線基板101の表面に配線パターン105を同時に形成することが好ましい。第1及び第2のランド103a,103bは一部が重なるように形成される。
通常、異なるビア同士が絶縁破壊を起こさないように、ランド同士の間隔をあけてビアが配置される。本実施形態では、第1及び第2のランドが重なるように配置することで、第1のビアと第2のビアとの間隔を低減することができる。
第2の工程では、第1のランド103aと第2のランド103bとを分断するように、第1のランド103a及び第2のランド103bとともに、配線基板101に分断部104を形成する(図5(a)及び(b)参照。)。分断部104の断面形状は、第1のランド103aと第2のランド103bとを絶縁することができれば、どのような形状であっても良い。
また、分断部104は、第1及び第2のビア102a,102bに到達する大きさであってよい。これにより、第1及び第2のビア102a,102bの内面に形成された導体の一部が除去される。結果として、第1のビア102aの内面の導体と第2のビア102bの内面の導体とが、分断部104である穴を介して対向する。そのため、第1及び第2のビア102a,102bを差動配線用の一対のビアとして構成する場合に、差動信号の結合強度をより強くすることができる。
本実施形態では、円形の断面形状を有する分断部104を、ドリル203によって形成した。具体的には、第1のランド103aと第2のランド103bとが重複する領域の中心部に、ドリル203の中心を合わせて分断部104を形成した。これにより、容易に分断部104を形成することができ、第1のビア102aと第2のビア102bとを絶縁することができる。
本実施形態では、第1及び第2のランド103a,103bを円形状とした。したがって、第1及び第2のランド103a,103bはそれぞれ略三日月形状となり、三日月形状の尖端が互いに向き合って配置される。
また、第1及び第2のビア102a,102bを、それぞれ、差動信号の「+」側の配線と「−」側の配線とに割り当てることで、差動信号に対応した配線構造を得ることができる。
本実施形態に係る配線基板は、配線基板に対して、上記のビア形成方法を実施することで容易に製造可能である。配線パターンは公知の任意の技術により形成すれば良い。
[第2の実施形態]
図6(a)は本実施形態に係る配線基板の模式的平面図であり、図6(b)は図6(a)の6B−6B線に沿った配線基板の模式的断面図であり、図6(c)は配線基板の模式的斜視図である。ただし、図6(c)では、見易さのため、配線基板101は描かれていない。
本実施形態に係る配線基板101は4層の配線層を有している。配線基板101の表面に露出していない内側の2層のうち、一方の配線層はグランド(GND)層であり、他方の配線層は電源層304である。そして、配線基板101の表面に露出している2つの層は、信号を伝送する配線パターン105が形成された信号層である。
本実施形態では、グランド層305と電源層304とを電気的に接続する接続するグランド用ビア302が形成されている。グランド用ビア302の内部には絶縁体が形成されている。当該絶縁体は、配線基板を構成している絶縁層と同じ部材であることが好ましい。
また、配線基板101は、配線基板101を貫通する第1のビア102a及び第2のビア102bを有している。第1及び第2のビア102bの構成は、第1の実施形態で説明した構成と同様である。
本実施形態では、第1及び第2のビア102a,102bが、グランド用ビア302で囲まれた領域を貫通するように形成されている。つまり、配線層と平行な断面で見たときに、第1及び第2のビア102a,102bの周囲はグランド用ビア302によって取り囲まれている。
また、第1の実施形態と同様に、第1及び第2のビア102a,102bを、それぞれ差動信号の「+」側の配線と「−」側の配線とに割り当てることで、差動信号に対応した配線構造を得ることができる。
本構成の配線基板によると、グランド用ビアを差動信号用の一対のビアの近傍に配置することができるため、高インピーダンスになることを抑制することができる。これにより、高周波伝送が可能な配線基板を提供することができる。
グランド用ビア302の、配線層に平行な断面における形状(断面形状)は、特に限定されないが、長円形であることが好ましい(図7参照。)。図7では、見易さのために配線基板を透視的に図示している。
グランド用ビア302の断面形状を長円形にすることで、配線層に平行な断面において、グランド用ビア302が第1及び第2のビア102a,102bの周囲に近接して配置される。したがって、配線基板の高インピーダンス化をさらに抑制するとともに、配線領域を狭くすることが出来る。
次に、本実施形態に係る配線基板の製造方法について説明する。図8(a)〜(d)は、本実施形態に係る配線基板の製造方法を示す工程図である。
まず、一面に電源層となるべき配線層を有し、当該一面とは反対側の面にグランド層となるべき配線層を有するコア基板301を準備する。そして、コア基板301にグランド用ビア302を形成する(図8(a)参照。)。
具体的には、コア基板301を貫通する穴を形成し、当該穴の内面に導体を形成する。導体は、例えばめっき法によって形成することができる。これによりグランド用ビア302を形成することができる。その後、グランド用ビア302の内部を絶縁体で埋める。
次に、コア基板301の配線層が形成された両面に、絶縁層303を積層する(図8(b)参照。)。具体的には、絶縁層303を積層してプレスすることで、コア基板301と絶縁層303とが一体化される。これにより、複数の配線層を有する配線基板101を形成することができる。絶縁層303は、任意の公知技術によって積層可能である。
積層する絶縁層303と、グランド用ビア302の内部に埋め込まれる絶縁体とは、同一の材料からなることが好ましい。これにより、両部材を一体的に形成することができる。
次に、第1の実施形態で説明したビア形成方法を実施する。本実施形態では、グランド用ビア302で囲まれた領域を貫通するように、第1及び第2のビア102a,102bを形成する。
つまり、第1の工程によって、第1のランド103aと第2のランド103bの一部が重なるように、配線基板101に第1のビア102a及び第2のビア102bを形成する(図8(c)参照。)。第1及び第2のランドは、配線基板101の少なくとも一の表面に形成される。
そして、第2の工程によって、第1のランド103aと第2のランド103bとを分断するように、配線基板101に分断部104を形成する(図8(d)参照。)。このようにして、第2の実施形態に係る配線基板を製造することが出来る。
本実施形態では、4層の配線層を有する配線基板101について詳細に説明したが、配線基板は4層以上の配線層を有していてもよい。この場合、配線基板のコアとなるコア基板にグランド用ビアを形成する必要は無く、任意の配線層間を接続するようにグランド用ビアを形成すれば良い。
図9は、本実施形態の変形例の配線基板の模式的断面図である。図9では、グランド用ビア302がコア基板ではなく、任意の2つの配線層を接続している。そして、第1及び第2のビアは、グランド用ビア302で囲まれた領域の内部を貫いている。
このような配線基板は、コア基板に複数の配線層を形成した後にグランド用ビア302を形成し、その後、さらに配線層を積層することで製造可能である。配線層は、1層ずつ積層しても良いし、一度に2層以上積層してもよい。
また、第1の実施形態及び第2の実施形態では、第1及び第2のビア102a,102bが配線基板101を貫通する構造であった。しかし、これらのビア102a,102bは配線基板101を貫通する必要は無く、少なくとも2つの配線層にわたって形成されていれば良い。
第1及び第2のビア102a,102bは、配線基板の表面に露出していない内層の配線層同士を電気的に接続していても良い。また、第1及び第2のビア102a,102bは、配線基板の一の表面に露出している最外層の配線層と内層の配線層とを電気的に接続していても良い。
つまり、第1及び第2のビア102a,102bは、複数の配線層のうちの一の配線層と他の配線層とを電気的に接続していれば良い。このとき、グランド用ビア302は、一の配線層と他の配線層よりも内層側に形成されることが好ましい。
このようなビア102a,102bは、第1の実施形態及び第2の実施形態で説明した配線基板101に、さらに配線層を積層することで、容易に製造可能である。
そして、分断部形成工程において形成する分断部104は、少なくとも、第1のビア及び第2のビア102a,102bが接続する配線層間を貫くように形成することが好ましい。
[第3の実施形態]
本実施形態に係る配線基板では、第1及び第2のビア102a,102bは配線基板を貫通している。しかし、第1及び第2のビア102a,102bは、最外層(表面に露出している配線層)と内層の配線層とを電気的に接続している。つまり、第1及び第2のビア102a,102bには、信号の伝達に寄与しない余分な領域であるスタブ401が形成されている(図10(a)参照。)。
このようなスタブ401が存在すると、静電容量の増大を招き、配線基板101にインピーダンス不整合が生じてしまう。したがって、スタブ401を配線基板101から除去することが好ましい。
以下、スタブを除去するスタブ除去工程を有するビア形成方法について、図10(a)〜(d)を参照して説明する。
図10(a)は、第1の工程終了後の配線基板の模式的断面図である。第1の工程までは、第1及び第2の実施形態と同様に実施する。本実施形態において、第1及び第2のビア102a,102bには、スタブ401が形成されている。また、第1及び第2のランド103a,103bは重なって形成されている。
次に、スタブ除去工程として、スタブ401を除去する(図10(b)参照。)。スタブ401は、ドリル402を用いたバックドリル工法によって容易に除去することができる。これにより、スタブ401による静電容量の増大を抑制することができる。
次に、第1及び第2の実施形態と同様に、第2の工程を実施する。これにより、第1のビアと第2のビア102a,102bとを絶縁状態にすることができる。
本実施形態では、第1の工程と第2の工程との間にスタブ除去工程を行ったが、スタブ除去工程を第2の工程の後に実施しても良い。
上記の実施形態では、ビア形成方法において、配線基板に穴(ビア用の穴及び分断部104の穴を含む。)を形成する際に、ドリルを用いている。しかし、配線基板に所定の穴を形成することができれば、穴の形成手段はドリルに限定されず、様々な方法を利用することができる。
以上、本発明の望ましい実施形態について提示し、詳細に説明したが、本発明は上記実施形態に限定されるものではなく、要旨を逸脱しない限り、さまざまな変更及び修正が可能であることを理解されたい。
(a)は第1の実施形態に係る配線基板の模式的平面図であり、(b)は(a)の1B−1B線に沿った配線基板の模式的断面図であり、(c)は配線基板に形成されたランド及びビアの模式的斜視図である。 (a)はビア形成方法の一工程終了時における配線基板の模式的平面図であり、(b)は(a)の2B−2B線に沿った配線基板の模式的断面図。 (a)はビア形成方法の一工程終了時における配線基板の模式的平面図であり、(b)は(a)の3B−3B線に沿った配線基板の模式的断面図。 (a)はビア形成方法の一工程終了時における配線基板の模式的平面図であり、(b)は(a)の4B−4B線に沿った配線基板の模式的断面図。 (a)はビア形成方法の一工程終了時における配線基板の模式的平面図であり、(b)は(a)の5B−5B線に沿った配線基板の模式的断面図。 (a)は第2の実施形態に係る配線基板の模式的平面図であり、(b)は(a)の6B−6B線に沿った配線基板の模式的断面図であり、(c)は配線基板に形成されたランド及びビアの模式的斜視図である。 第2の実施形態に係る配線基板が有するグランド線用ビアの形状の変形例を示す模式的断面図である。 (a)〜(d)は第2の実施形態に係る配線基板の製造工程を示す工程図である。 第2の実施形態の変形例である配線基板の模式的断面図。 (a)〜(d)は、第3の実施形態に係るビア形成方法において、スタブを除去する工程を説明するための工程図。
符号の説明
101 配線基板
102a 第1のビア
102b 第2のビア
103a 第1のランド
103b 第2のランド
104 分断部
105 配線パターン
201 貫通穴
202 ドリル
203 ドリル
301 コア基板
302 グランド用ビア
303 絶縁層
304 電源層
305 グランド層
401 スタブ
402 ドリル

Claims (16)

  1. 複数の配線層を有する配線基板であって、
    該配線基板の一の表面に形成され、一部が重なるように配置された第1のランド及び第2のランドと、
    前記第1のランド及び前記第2のランドの夫々に対して形成され、前記複数の配線層のうちの一の配線層と他の配線層とを電気的に接続する第1のビア及び第2のビアと、
    前記第1のランドと前記第2のランドとを分断する穴からなる分断部と、
    を備えた配線基板。
  2. 前記穴は、少なくとも、前記一の配線層と前記他の配線層間を貫くように形成されている、請求項1に記載の配線基板。
  3. 前記穴は前記配線基板を貫通している、請求項1または2に記載の配線基板。
  4. 前記第1のビアと前記第2のビアが差動配線用の一対のビアである、請求項1から3のいずれか1項に記載の配線基板。
  5. 前記一の配線層と平行な面において、前記穴は前記第1のビアの一部と前記第2のビアの一部に達している、請求項1から4のいずれか1項に記載の配線基板。
  6. 前記第1のビア及び前記第2のビアの内面にはそれぞれ導体が形成されており、
    それぞれの前記導体が前記穴を介して対向している、請求項5に記載の配線基板。
  7. 前記穴は、前記一の配線層に垂直な面であって前記第1のビアと前記第2のビアからの距離が等しい面に対して面対称な形状である、請求項1から6のいずれか1項に記載の配線基板。
  8. 電源層である配線層及びグランド層である配線層と、
    前記電源層と前記グランド層とを接続するグランド用ビアをさらに有し、
    前記第1のビア及び前記第2のビアが、前記グランド用ビアで囲まれた領域を貫いている、請求項1から7のいずれか1項に記載の配線基板。
  9. 4層以上の配線層を有する配線基板であって、
    前記グランド用ビアが、前記一の配線層と前記他の配線層よりも内層側に形成されている、請求項8に記載の配線基板。
  10. 複数の配線層を有する配線基板に、前記複数の配線層のうちの一の配線層と他の配線層とを電気的に接続する第1のビア及び第2のビアを形成するビア形成方法であって、
    該配線基板の一の表面に、一部が重なるように第1のランド及び第2のランドを配置し、前記第1のランド及び前記第2のランドの夫々に対して前記第1のビア及び前記第2のビアを形成する第1の工程と、
    前記第1のランドと前記第2のランドとを分断する穴からなる分断部を形成する第2の工程と、を有するビア形成方法。
  11. 前記第2の工程において、前記配線基板を貫通するように前記穴を形成する、請求項10に記載のビア形成方法。
  12. 前記第1のビア及び前記第2のビアが差動配線用の一対のビアである、請求項10または11に記載のビア形成方法。
  13. 前記一の配線層と平行な面において前記穴が前記第1のビアの一部及び前記第2のビアの一部に達するように、前記穴を形成する、請求項10から12のいずれか1項に記載のビア形成方法。
  14. 前記第1の工程において、前記第1のビア及び前記第2のビアの内面に、めっき法によって導体を形成する、請求項10から13のいずれか1項に記載のビア形成方法。
  15. 前記第1の工程によって形成された前記第1のビア及び前記第2のビアは、それぞれ信号の伝達に寄与しない余分な領域であるスタブを有しており、
    前記スタブを除去するスタブ除去工程をさらに有する、請求項11から14のいずれか1項に記載のビア形成方法。
  16. 複数の配線層と、該複数の配線層のうちの一の配線層と他の配線層とを電気的に接続する第1のビア及び第2のビアと、を有する配線基板の製造方法において、
    請求項10から15のいずれか1項に記載のビア形成方法によって、前記第1のビア及び前記第2のビアを形成する工程を有することを特徴とする、配線基板の製造方法。
JP2008183665A 2008-07-15 2008-07-15 配線基板、配線基板のビア形成方法、及び配線基板の製造方法 Pending JP2010027654A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008183665A JP2010027654A (ja) 2008-07-15 2008-07-15 配線基板、配線基板のビア形成方法、及び配線基板の製造方法
US12/501,044 US8604357B2 (en) 2008-07-15 2009-07-10 Wiring board having via and method forming a via in a wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008183665A JP2010027654A (ja) 2008-07-15 2008-07-15 配線基板、配線基板のビア形成方法、及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2010027654A true JP2010027654A (ja) 2010-02-04

Family

ID=41529283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008183665A Pending JP2010027654A (ja) 2008-07-15 2008-07-15 配線基板、配線基板のビア形成方法、及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US8604357B2 (ja)
JP (1) JP2010027654A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038881A (ja) * 2011-08-05 2013-02-21 Yaskawa Electric Corp 回転電機の製造方法及び回転電機の結線基板の製造方法
WO2014128892A1 (ja) * 2013-02-21 2014-08-28 株式会社Pfu プリント基板及びプリント基板の製造方法
JP2016066770A (ja) * 2014-09-25 2016-04-28 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法
JP2017216327A (ja) * 2016-05-31 2017-12-07 三菱電機株式会社 多層プリント配線板およびその製造方法
JP2020155520A (ja) * 2019-03-19 2020-09-24 Necプラットフォームズ株式会社 スルーホールビアおよび回路基板

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8799028B1 (en) * 2011-02-24 2014-08-05 Allstate Insurance Company Social network risk analysis
US8918991B2 (en) 2011-11-04 2014-12-30 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Process for providing electrical connections with reduced via capacitance on circuit boards
US9035197B2 (en) * 2011-11-04 2015-05-19 International Business Machines Corporation Circuit boards with vias exhibiting reduced via capacitance
CN102724807A (zh) * 2012-06-08 2012-10-10 加弘科技咨询(上海)有限公司 印刷电路板
US9480141B1 (en) * 2012-09-20 2016-10-25 Junis Hamadeh Heat sink device or heat sink assembly
US9326380B2 (en) * 2012-12-27 2016-04-26 Intel Corporation Universal serial bus hybrid footprint design
US9801275B2 (en) * 2014-02-17 2017-10-24 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
US9341670B2 (en) 2014-05-20 2016-05-17 International Business Machines Corporation Residual material detection in backdrilled stubs
WO2016134259A1 (en) 2015-02-20 2016-08-25 Nextgin Technology Bv Method for producing a printed circuit board
KR102611780B1 (ko) * 2018-10-26 2023-12-11 삼성전자 주식회사 관통 배선이 형성된 영역을 둘러싸는 개구부 및 개구부의 측면에 도전성 부재가 형성된 기판을 포함하는 기판 연결 부재 및 이를 포함하는 전자 장치
US11234325B2 (en) 2019-06-20 2022-01-25 Infinera Corporation Printed circuit board having a differential pair routing topology with negative plane routing and impedance correction structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1051137A (ja) * 1996-07-30 1998-02-20 Nec Toyama Ltd プリント配線板の製造方法
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
JP2005322807A (ja) * 2004-05-10 2005-11-17 Fujitsu Ltd 配線基板及びその製造方法
JP2008518486A (ja) * 2004-10-29 2008-05-29 インテル コーポレイション プリント回路基板の信号層遷移を改善するための装置及び方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233925A (ja) 1998-02-12 1999-08-27 Fuji Photo Film Co Ltd プリント配線板
US6514090B1 (en) * 1998-04-29 2003-02-04 International Business Machines Corporation Method and apparatus for high speed differential signaling, employing split pin connectors and split via technology
US6137064A (en) * 1999-06-11 2000-10-24 Teradyne, Inc. Split via surface mount connector and related techniques
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
JP3420126B2 (ja) 1999-08-09 2003-06-23 株式会社エヌイーシー情報システムズ 両面プリント配線板
JP4212739B2 (ja) 1999-12-07 2009-01-21 日本特殊陶業株式会社 プリント配線板
AU2001273596A1 (en) * 2000-06-19 2002-01-02 Robinson Nugent, Inc. Printed circuit board having inductive vias
US6593535B2 (en) * 2001-06-26 2003-07-15 Teradyne, Inc. Direct inner layer interconnect for a high speed printed circuit board
JP3680792B2 (ja) 2001-12-11 2005-08-10 三菱電機株式会社 高速通信装置用マルチコネクタ及びこの高速通信装置用マルチコネクタとプリント基板との実装方法
JP2003218480A (ja) 2002-01-25 2003-07-31 Mitsubishi Electric Corp プリント配線板及びその製造方法
US6891272B1 (en) * 2002-07-31 2005-05-10 Silicon Pipe, Inc. Multi-path via interconnection structures and methods for manufacturing the same
KR101046077B1 (ko) * 2002-10-08 2011-07-01 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
JP2004342871A (ja) 2003-05-16 2004-12-02 Nec Toppan Circuit Solutions Inc 多層プリント配線板及びその製造方法
US20040251047A1 (en) * 2003-06-12 2004-12-16 International Business Machines Corporation Via structure for increased wiring on printed wiring boards
CN101547562A (zh) * 2003-09-19 2009-09-30 通道系统集团公司 闭合反钻系统
TWI231731B (en) * 2003-12-18 2005-04-21 Advanced Semiconductor Eng Substrate with micro via structures by laser technique
JP2006108445A (ja) 2004-10-06 2006-04-20 Mitsubishi Electric Corp 多層プリント配線板
KR100725363B1 (ko) * 2005-07-25 2007-06-07 삼성전자주식회사 회로 기판 및 그 제조 방법
US20070298601A1 (en) * 2006-06-22 2007-12-27 Booth Roger A Method and System for Controlled Plating of Vias
JP4923884B2 (ja) * 2006-09-08 2012-04-25 日本電気株式会社 多層プリント配線基板及びその製造方法
JP5056080B2 (ja) * 2007-03-07 2012-10-24 日本電気株式会社 多層プリント配線板及びその製造方法
US8158892B2 (en) * 2007-08-13 2012-04-17 Force10 Networks, Inc. High-speed router with backplane using muli-diameter drilled thru-holes and vias
JP5556273B2 (ja) * 2010-03-17 2014-07-23 日本電気株式会社 配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1051137A (ja) * 1996-07-30 1998-02-20 Nec Toyama Ltd プリント配線板の製造方法
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
JP2005322807A (ja) * 2004-05-10 2005-11-17 Fujitsu Ltd 配線基板及びその製造方法
JP2008518486A (ja) * 2004-10-29 2008-05-29 インテル コーポレイション プリント回路基板の信号層遷移を改善するための装置及び方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038881A (ja) * 2011-08-05 2013-02-21 Yaskawa Electric Corp 回転電機の製造方法及び回転電機の結線基板の製造方法
WO2014128892A1 (ja) * 2013-02-21 2014-08-28 株式会社Pfu プリント基板及びプリント基板の製造方法
JP2016066770A (ja) * 2014-09-25 2016-04-28 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法
JP2017216327A (ja) * 2016-05-31 2017-12-07 三菱電機株式会社 多層プリント配線板およびその製造方法
JP2020155520A (ja) * 2019-03-19 2020-09-24 Necプラットフォームズ株式会社 スルーホールビアおよび回路基板
WO2020189610A1 (ja) * 2019-03-19 2020-09-24 Necプラットフォームズ株式会社 スルーホールビアおよび回路基板
US11778742B2 (en) 2019-03-19 2023-10-03 Nec Corporation Through-hole via and circuit board

Also Published As

Publication number Publication date
US20100012366A1 (en) 2010-01-21
US8604357B2 (en) 2013-12-10

Similar Documents

Publication Publication Date Title
JP2010027654A (ja) 配線基板、配線基板のビア形成方法、及び配線基板の製造方法
JP4991296B2 (ja) 多層印刷回路基板用バイア伝送線路
JP4923884B2 (ja) 多層プリント配線基板及びその製造方法
JP5887537B2 (ja) 回路基板
US7897880B1 (en) Inductance-tuned circuit board via crosstalk structures
JP6845118B2 (ja) 高周波伝送線路
JP5983780B2 (ja) プリント配線基板、電子機器及び配線接続方法
JP2012238848A5 (ja)
JP5831096B2 (ja) 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
CN101677487A (zh) 印刷布线基板及其制造方法
JP2002353588A (ja) 配線基板及び配線基板の製造方法
US20150229016A1 (en) Multi-layer transmission lines
JP5881400B2 (ja) 高周波伝送線路
JP2007250818A (ja) 回路基板
JP4921817B2 (ja) 多層プリント配線板
JP2004241680A (ja) 多層プリント基板
JP4617900B2 (ja) ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
US8471767B2 (en) Radio frequency multilayer substrate and manufacturing method of radio frequency multilayer substrate
US20180124917A1 (en) System and method for improving isolation in high-density laminated printed circuit boards
JP6187011B2 (ja) プリント回路基板
JP2017050429A (ja) 信号配線基板
JP6996948B2 (ja) 高周波伝送線路
US10842018B2 (en) Interlayer transmission line
JP6744034B1 (ja) スルーホールビアおよび回路基板
JP2011114263A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131015