JP2020155520A - スルーホールビアおよび回路基板 - Google Patents
スルーホールビアおよび回路基板 Download PDFInfo
- Publication number
- JP2020155520A JP2020155520A JP2019051030A JP2019051030A JP2020155520A JP 2020155520 A JP2020155520 A JP 2020155520A JP 2019051030 A JP2019051030 A JP 2019051030A JP 2019051030 A JP2019051030 A JP 2019051030A JP 2020155520 A JP2020155520 A JP 2020155520A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- hole
- circuit board
- land portion
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 141
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 40
- 238000000034 method Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 9
- 230000008054 signal transmission Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 238000003754 machining Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
この配線層乗り換えの際、回路パターンに接続されていて、スルーホールビアの信号伝送路となる以外の経路に存在する導体はスタブとなり、信号伝送の劣化要因となる。
このスタブは、長くなるほど信号劣化への影響が大きくなるため、スタブが短くなるように信号配線層を調整する。または、スタブが長くなった場合は、スタブとなる箇所を後に別途の工程において、バックドリル工法等の機械加工により除去し、できるだけスタブを短くすることが行われている。
このスタブへの対策に関連する技術として、特許文献1、2、3に記載されたものがある。
多層基板1の表面には、回路導体2が設けられている。この回路導体2は、連続した円筒状のスルーホールビア3の上面の環状のランドに接続されている。前記スルーホールビア3は、複数の回路基板層4を有する多層基板1を厚さ方向に貫通する貫通孔を穿孔し、その内側に導体によって形成されている。また、この多層基板1にあっては、前記回路導体2と反対側、すなわち、図6の下面からドリル等の工具で切削してスルーホールビア3の一部を多層基板1とともに除去することにより、バックドリル穴5を形成する処理、すなわち、スルーホールビア3を構成する導体の面積を削減して、スタブを最小限とする処理がなされている。
また、バックドリル加工によって、スルーホールビア3より大きな径の孔(バックドリル穴5)が形成されるため、多層基板1の実装可能面積を減少させることとなり、多層基板への実装レイアウト計画に際し、あるいは導体パターンの設計に際し、バックドリル加工が施される個所を迂回する等の配慮が必要となる。すなわち、多層基板の実装レイアウトの自由度が制限され、さらには、多層基板の実装密度の高度化の妨げとなるという課題がある。
回路基板1は、絶縁層の表面に導体パターン2を形成した配線層を複数備える。この回路基板1には、厚さ方向に貫通するスルーホールビア3が形成されている。
このスルーホールビア3は、前記回路基板1を貫通する貫通孔1a内に配置され、導体により形成された第1の貫通導体3aと、この第1の貫通導体3aとの間に間隔をおいて、前記貫通孔1a内に配置された第2の貫通導体3bと、前記第1の貫通導体3aを一の絶縁層(図1では上面の層)の導体パターン2に接続する第1のランド部3cと、前記第1の貫通導体3aと第2の貫通導体3bとを前記一の絶縁層以外であって、信号接続の無い他の絶縁層(図1では下面の層)で接続する第2のランド部3dとを有する。
図2は本発明の構造を適用する前のスルーホールビアを比較例として示すものである。
多数層で構成された回路基板1は、絶縁層の表面に導体パターン2を形成した配線層を複数備える。内部の回路基板層を符号4,内部の導体パターンを符号2A、2B、2Cで示す。この回路基板1には、厚さ方向に貫通するスルーホールビア3が形成されている。図2では、スルーホールビア3の全体が一体の電気伝導体、例えば銅により形成されている。また上面のランド13には、図2(a)に示すように、導体パターン2が接続され、下面のランド13には、図2(c)に示すように、導体パターン2が接続されていない。またスルーホールビア3の中間部分には、内部の回路層の導体パターン2Aが接続されている。
このスルーホールビア3は、前記回路基板1を貫通する貫通孔1a内に配置され、導体により形成された第1の貫通導体3aと、この第1の貫通導体3aとの間に貫通孔1aの円周方向へ相互に間隔をおいて、前記貫通孔1a内に配置された第2の貫通導体3bと、前記第1の貫通導体3aを一の絶縁層(図1では上面の層)の導体パターン2に接続する第1のランド部3cと、前記第1の貫通導体3aと第2の貫通導体3bとを前記一の絶縁層以外であって、信号接続の無い他の絶縁層(図3(c)に示すように下面の層)で接続する、環状の第2のランド部3dとを有する。
このスルーホールビア3は、前記第1実施形態と同様、第1の貫通導体3aと、この第1の貫通導体3aとの間に間隔をおいて、前記貫通孔1a内に配置された第2の貫通導体3bと、前記第1の貫通導体3aを一の絶縁層の導体パターン2に接続する第1のランド部3cと、第2のランド部3dとを有する。なお図4において点描により影を付して示す領域(符号Gを付す)は、第1の貫通導体3aと第2の貫通導体3bとの間に設けられた間隙であって、図4(a)の上面図に示すように、0時〜2時の位置の前後、6時〜8時の位置の前後が間隙Gとなっていて、第1の貫通導体3aと第2の貫通導体3bとを絶縁している。
このスルーホールビア3は、前記第1実施形態、第2実施形態と同様、第1の貫通導体3aと、この第1の貫通導体3aとの間に間隔をおいて、前記貫通孔1a内に配置された第2の貫通導体3bと、前記第1の貫通導体3aを一の絶縁層の導体パターン2に接続する第1のランド部3cと、第2のランド部3dとを有する。なお図5において点描により影を付して示す領域(符号Gを付す)は、第1の貫通導体3aと第2の貫通導体3bとの間に設けられた間隙であって、図5(c)の下面図に示すように、0時前後の範囲、6時前後の範囲が間隙Gとなっていて、第1の貫通導体3aと第2の貫通導体3bとを絶縁している。
なお第3実施形態にあっては、第2の貫通導体3bに接続された導体パターン2Aが回路基板1の下面寄りの位置に配置されていることから、第2のランド部3dを回路基板1の上面、すなわち、導体パターン2Aから遠い側で第1のランド部3cに接続する構成とすることによって、スタブbを短くするよう配慮されている。
2、2A、2B、2C 導体パターン(回路導体)
3 スルーホールビア
3a 第1の貫通導体
3b 第2の貫通導体
3c 第1のランド部
3d 第2のランド部
4 回路基板層
13 ランド
Claims (7)
- 絶縁層の表面に導体パターンを形成した配線層を複数備えた回路基板を厚さ方向に貫通するスルーホールビアであって、
前記回路基板を貫通する孔内に配置され、導体により形成された第1の貫通導体と、
この第1の貫通導体との間に前記孔の円周方向に間隔をおいて、前記孔内に配置された第2の貫通導体と、
前記第1の貫通導体を一の絶縁層の導体パターンに接続する第1のランド部と、
前記第1の貫通導体と第2の貫通導体とを前記一の絶縁層とは異なる他の絶縁層で接続する第2のランド部と、
を有するスルーホールビア。 - 前記第2のランド部は、信号が流れる導体パターンが形成されていない他の絶縁層で前記第1の貫通導体と第2の貫通導体とを互いに接続する、
請求項1に記載のスルーホールビア。 - 前記第2のランド部は、前記第1の貫通導体と第2の貫通導体との間に前記孔の周囲を囲んで設けられてこれらを互いに接続する環状の導体パターンである、請求項1または2のいずれか1項に記載のスルーホールビア。
- 前記第1のランド部は、前記第1の貫通導体と第2の貫通導体との間に前記孔の周囲を囲んで設けられてこれらを互いに接続する環状の導体パターンを環状の導体の一部を切り欠くことによって互いに分離して形成された、請求項1〜3のいずれか1項に記載のスルーホールビア。
- 前記第1のランド部は前記回路基板の上下いずれか一方の面に設けられ、前記第2のランド部は、前記回路基板の上下いずれか他方の面に設けられた、請求項1〜4のいずれか1項に記載のスルーホールビア。
- 前記第2のランド部は、前記第2の貫通導体が接続される一の導体パターンが形成された絶縁層から遠い他の絶縁層で前記第1の貫通導体と第2の貫通導体とを接続する請求項1〜5のいずれか1項に記載のスルーホールビア。
- 請求項1〜6のいずれか1項に記載のスルーホールビアと、複数層の導体パターンとを有する回路基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019051030A JP6744034B1 (ja) | 2019-03-19 | 2019-03-19 | スルーホールビアおよび回路基板 |
US17/437,598 US11778742B2 (en) | 2019-03-19 | 2020-03-16 | Through-hole via and circuit board |
PCT/JP2020/011367 WO2020189610A1 (ja) | 2019-03-19 | 2020-03-16 | スルーホールビアおよび回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019051030A JP6744034B1 (ja) | 2019-03-19 | 2019-03-19 | スルーホールビアおよび回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6744034B1 JP6744034B1 (ja) | 2020-08-19 |
JP2020155520A true JP2020155520A (ja) | 2020-09-24 |
Family
ID=72047863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019051030A Active JP6744034B1 (ja) | 2019-03-19 | 2019-03-19 | スルーホールビアおよび回路基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11778742B2 (ja) |
JP (1) | JP6744034B1 (ja) |
WO (1) | WO2020189610A1 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6388208B1 (en) * | 1999-06-11 | 2002-05-14 | Teradyne, Inc. | Multi-connection via with electrically isolated segments |
JP2004146810A (ja) * | 2002-09-30 | 2004-05-20 | Matsushita Electric Ind Co Ltd | プリント配線基板、ビルドアップ基板、プリント配線基板の製造方法、電子機器 |
US20040251047A1 (en) * | 2003-06-12 | 2004-12-16 | International Business Machines Corporation | Via structure for increased wiring on printed wiring boards |
US20080017411A1 (en) * | 2006-07-24 | 2008-01-24 | Inventec Corporation | High-speed signal transmission structure having parallel disposed and serially connected vias |
JP2008518486A (ja) * | 2004-10-29 | 2008-05-29 | インテル コーポレイション | プリント回路基板の信号層遷移を改善するための装置及び方法 |
US20080308313A1 (en) * | 2007-06-14 | 2008-12-18 | Dan Gorcea | Split wave compensation for open stubs |
JP2010027654A (ja) * | 2008-07-15 | 2010-02-04 | Nec Corp | 配線基板、配線基板のビア形成方法、及び配線基板の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI245592B (en) * | 2004-01-12 | 2005-12-11 | Advanced Semiconductor Eng | Circuit substrate |
US20050231927A1 (en) * | 2004-04-20 | 2005-10-20 | Dell Products L.P. | Method, system and apparatus for controlled impedance at transitional plated-through hole via sites using barrel inductance minimization |
TW200922413A (en) * | 2007-11-14 | 2009-05-16 | Inventec Corp | Circuit board and conductive through hole structure thereof |
JP6075745B2 (ja) | 2012-01-11 | 2017-02-08 | 日本電気株式会社 | 多層プリント基板の製造方法 |
JP2014229865A (ja) | 2013-05-27 | 2014-12-08 | 株式会社日立製作所 | プリント配線基板、および電子装置 |
JP6491919B2 (ja) | 2015-03-24 | 2019-03-27 | 京セラ株式会社 | 印刷配線板の製造方法 |
US10249924B2 (en) * | 2015-06-26 | 2019-04-02 | Intel Corporation | Compact via structures and method of making same |
US10405418B2 (en) * | 2016-12-21 | 2019-09-03 | Industrial Technology Research Institute | Differential signal transmitting circuit board |
US10524351B2 (en) * | 2018-01-02 | 2019-12-31 | Qualcomm Incorporated | Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material |
-
2019
- 2019-03-19 JP JP2019051030A patent/JP6744034B1/ja active Active
-
2020
- 2020-03-16 WO PCT/JP2020/011367 patent/WO2020189610A1/ja active Application Filing
- 2020-03-16 US US17/437,598 patent/US11778742B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6388208B1 (en) * | 1999-06-11 | 2002-05-14 | Teradyne, Inc. | Multi-connection via with electrically isolated segments |
JP2004146810A (ja) * | 2002-09-30 | 2004-05-20 | Matsushita Electric Ind Co Ltd | プリント配線基板、ビルドアップ基板、プリント配線基板の製造方法、電子機器 |
US20040251047A1 (en) * | 2003-06-12 | 2004-12-16 | International Business Machines Corporation | Via structure for increased wiring on printed wiring boards |
JP2008518486A (ja) * | 2004-10-29 | 2008-05-29 | インテル コーポレイション | プリント回路基板の信号層遷移を改善するための装置及び方法 |
US20080017411A1 (en) * | 2006-07-24 | 2008-01-24 | Inventec Corporation | High-speed signal transmission structure having parallel disposed and serially connected vias |
US20080308313A1 (en) * | 2007-06-14 | 2008-12-18 | Dan Gorcea | Split wave compensation for open stubs |
JP2010027654A (ja) * | 2008-07-15 | 2010-02-04 | Nec Corp | 配線基板、配線基板のビア形成方法、及び配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6744034B1 (ja) | 2020-08-19 |
US11778742B2 (en) | 2023-10-03 |
WO2020189610A1 (ja) | 2020-09-24 |
US20220159835A1 (en) | 2022-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7168164B2 (en) | Methods for forming via shielding | |
US8963018B2 (en) | Printed circuit board | |
US7326061B2 (en) | Via providing multiple electrically conductive paths | |
JP4923884B2 (ja) | 多層プリント配線基板及びその製造方法 | |
KR101420543B1 (ko) | 다층기판 | |
US20080236881A1 (en) | Multilayer printed wiring board and method for manufacturing the same | |
JP2005183949A (ja) | 低クロストークノイズのプリント回路ボード、及びその製造方法 | |
JP2004235629A (ja) | 高速性能を有する印刷回路基板とその製造方法 | |
JPWO2004110120A1 (ja) | プリント基板およびプリント基板ユニット | |
JP4617900B2 (ja) | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 | |
US20200015365A1 (en) | Dummy core restrict resin process and structure | |
JP6375357B2 (ja) | 伝送路のインピーダンス整合構造 | |
US7271349B2 (en) | Via shielding for power/ground layers on printed circuit board | |
WO2020189610A1 (ja) | スルーホールビアおよび回路基板 | |
WO2014128892A1 (ja) | プリント基板及びプリント基板の製造方法 | |
KR100573494B1 (ko) | 동축 라인이 내장된 인쇄 회로 기판 제조 방법 | |
JP2008235697A (ja) | 配線回路基板およびその製造方法 | |
JPWO2021009865A1 (ja) | 高密度多層基板、及びその製造方法 | |
JP2007281004A (ja) | 多層配線構造体および多層プリント基板 | |
JP2003273516A (ja) | 逐次多層配線基板及びその製造方法 | |
WO2023095797A1 (ja) | プリント配線板 | |
JP2019029559A (ja) | 多層配線板及びその製造方法 | |
JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
JP2017216327A (ja) | 多層プリント配線板およびその製造方法 | |
JP2006294944A (ja) | 回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200722 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6744034 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |