JP6075745B2 - 多層プリント基板の製造方法 - Google Patents

多層プリント基板の製造方法 Download PDF

Info

Publication number
JP6075745B2
JP6075745B2 JP2012002662A JP2012002662A JP6075745B2 JP 6075745 B2 JP6075745 B2 JP 6075745B2 JP 2012002662 A JP2012002662 A JP 2012002662A JP 2012002662 A JP2012002662 A JP 2012002662A JP 6075745 B2 JP6075745 B2 JP 6075745B2
Authority
JP
Japan
Prior art keywords
hole
multilayer printed
printed circuit
impedance
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012002662A
Other languages
English (en)
Other versions
JP2013143461A (ja
Inventor
佑輝 佐藤
佑輝 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012002662A priority Critical patent/JP6075745B2/ja
Publication of JP2013143461A publication Critical patent/JP2013143461A/ja
Application granted granted Critical
Publication of JP6075745B2 publication Critical patent/JP6075745B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は多層プリント基板及びそれに用いる製造方法に関し、特に多層プリント基板に用いられるスルーホールの寄生容量の削減に関する。
一般的に、多層プリント基板では、信号層と他の信号層とを接続するためにスルーホールが用いられている。しかしながら、この方法では、スルーホールにおいて、電源層やGND(グランド)層と作用して大きな寄生容量を形成し、高速伝送では伝送特性悪化の大きな要因となる。
このため、高密度、高速伝送を行うプリント基板では、スルーホールの寄生容量を削減する必要がある。このスルーホールの寄生容量の削減方法としては、スルーホールの伝送経路ではない部分(スタブ)をドリルで削る方法がある(例えば、特許文献1参照)。
特開2003−158381号公報
上述した本発明に関連する多層プリント基板では、信号層がスルーホールを通して接続されているが、そのスルーホールは、ドリルで穴を空けた後、穴内壁がメッキされるため、一般的に円筒状に形成される。
そのため、スルーホールには、伝送に不必要な部分が存在し、その不必要な部分が電源層又はGND層と作用することで大きな寄生容量を形成し、インピーダンスの不整合を生じさせている。
この寄生容量により生じる問題は、高密度・高速信号のプリント基板で伝送特性を大幅に悪化させてしまう要因となっている。また、上記の特許文献1に記載の方法では、スルーホールの伝送経路ではない部分(スタブ)をドリルで削っているので、信号層と信号層との間のスルーホールが円筒状のまま残り、インピーダンスの不整合を解消することができない。
そこで、本発明の目的は上記の問題点を解消し、スルーホールで生じる寄生容量を削減することができ、特性インピーダンスの不整合による伝送特性の悪化を低減させることができる多層プリント基板及びそれに用いる製造方法を提供することにある。
本発明による多層プリント基板は、信号層と他の信号層とを接続するためにスルーホールが用いられる多層プリント基板であって、
伝送経路となっているスルーホールの筒の一部を削り、前記伝送経路として残す部分の量を変えることで、前記信号層のインピーダンスと前記スルーホールのインピーダンスとを調整している。
本発明による製造方法は、信号層と他の信号層とを積層し、前記信号層と前記他の信号層とを接続するためのスルーホールを形成する第一の工程と、
伝送経路となっているスルーホールの筒の一部を削り、前記伝送経路として残す部分の量を変えることで、前記信号層のインピーダンスと前記スルーホールのインピーダンスとを調整する第2の工程とを有することを特徴とする。
本発明は、上記のような構成及び動作とすることで、スルーホールで生じる寄生容量を削減することができ、特性インピーダンスの不整合による伝送特性の悪化を低減させることができるという効果が得られる。
本発明による多層プリント基板の構成例を示す断面図である。 本発明の実施の形態による多層プリント基板の製造工程を示す図である。 本発明の実施の形態による多層プリント基板の製造工程を示す図である。 本発明の実施の形態による多層プリント基板の製造工程を示す図である。 図3に示すドリルで削る様子を上から示す図である。 本発明の他の実施の形態によるスルーホールの伝送に不要な部分を削る様子を示す図である。
次に、本発明の実施の形態について図面を参照して説明する。まず、本発明による多層プリント基板の概要について説明する。
図1は本発明による多層プリント基板の構成例を示す断面図である。図1において、多層プリント基板1は、信号層2と電源/GND(グランド)層3とを積層して構成され、スルーホール4が設けられている。
このスルーホール4では、伝送に不要な部分をドリル(図示せず)で削るとともに、伝送経路として残す部分の量を変えることでインピーダンスを調整し、可能な限り信号配線とインピーダンスが等しくなるようにしている。この場合、ドリルで削除する量は、信号配線のインピーダンスやスルーホール4の径等々によって変わってくる。
このように、本発明では、スルーホール4の伝送に不要な部分をドリルで削るとともに、伝送経路として残す部分の量を変えてインピーダンスを調整することで、スルーホール4で生じる寄生容量を削減することができ、特性インピーダンスの不整合による伝送特性の悪化を低減させることができる。
図2〜図4は本発明の実施の形態による多層プリント基板1の製造工程を示す図である。これら図2〜図4を参照して本発明の実施の形態による多層プリント基板1の製造工程について説明する。
本実施の形態では、図2に示すように、通常通り、信号層2と電源/GND層3とを積層し、スルーホール4を形成して多層プリント基板1を作成する。この時、スルーホール4には、伝送に不必要な部分が存在し、その不必要な部分が電源/GND層3と作用することで大きな寄生容量を形成し、インピーダンスの不整合を生じさせている。
この例では、スルーホール4のインピーダンス:40Ωに対して、信号層2の配線2a,2bのインピーダンス:50Ωと、インピーダンスの不整合が生じている。
次に、本実施の形態では、スルーホール4の伝送に不要な部分に対し、図3に示すように、ドリル5で削ることで、電源/GND層3からの作用によって生じる寄生容量を削減する。
その際、スルーホール4において、伝送経路として残す部分の量を変えることでインピーダンスを調整し、可能な限り、スルーホール4のインピーダンスと配線2a,2bのインピーダンスとが等しくなるようにする。ドリル5で削除する量は、配線2a,2bのインピーダンスやスルーホール4の径等々によって変わってくる。
本実施の形態では、スルーホール4の伝送に不要な部分をドリル5で削ることで、図4に示すように、スルーホール4のインピーダンス:50Ωと、信号層2の配線2a,2bのインピーダンス:50Ωと等しくなるようにしている。
このように、本実施の形態では、伝送経路となっているスルーホール4の筒を一部削り、伝送経路として残す部分の量を変えることでインピーダンスを調整することによって、配線2a,2bのインピーダンスとスルーホール4の伝送経路のインピーダンスとを整合させることができる。
図5は図3に示すドリル5で削る様子を上から示す図である。図5に示すように、本実施の形態では、スルーホール4のスルーホール・ランド11と同程度の径のドリル5で基板表面から信号配線12に掛からないように削っている。
つまり、スルーホール・ランド11及び信号配線12は、図5に示すように、伝送経路として残した部分12aと、ドリル5で削除した部分12bとからなる。
この場合、本実施の形態では、寄生容量を削減するためにクリアランス(アンチパッド)を大きくする必要がないので、配線性の向上が見込める。また、本実施の形態では、特別な装置が必要なく、既存のNC(Numerical Control)ドリルを使用することで、スルーホール4の伝送に不要な部分を削ることが可能である。
図6は本発明の他の実施の形態によるスルーホール4の伝送に不要な部分を削る様子を示す図である。本発明の他の実施の形態では、図6に示すように、伝送経路2cが確保されていれば、基板表面の上下からドリル5で削ることも可能である。
尚、本発明では、図5に示すように、スルーホール・ランド11の径より小さい径のドリルを使用し、複数回に分けて削ることで、スルーホール4の不必要な部分をより精度よく削ることができる。また、本発明では、スルーホール・ランド11の径より小さい径のドリルを使用することで、スルーホール・ランド11の外側を削ってしまう部分も減らせるため、配線性の向上も見込める。
本発明は、高密度・高速伝送のための多層プリント基板の製造に適用可能である。
1 多層プリント基板
2 信号層
2a,2b 配線
2c 伝送経路
3 電源/GND層
4 スルーホール
5 ドリル
11 スルーホール・ランド
12 信号配線
12a 伝送経路として残した部分
12b ドリルで削除した部分

Claims (2)

  1. スルーホール・ランドを有する信号層とスルーホール・ランドを有する他の信号層とを積層し、前記信号層と前記他の信号層とを接続するためのスルーホールを形成する第一の工程と、
    前記信号層と前記他の信号層とを接続するための、伝送経路となっているスルーホールの筒の一部を削り、前記伝送経路として残す部分の量を変えることで、前記信号層のインピーダンスと前記スルーホールのインピーダンスとを調整する第2の工程とを有し、
    前記スルーホールの筒の一部を、スルーホール・ランドの径より小さい径のドリルを使用して削ることを特徴とする多層プリント基板の製造方法。
  2. 前記伝送経路が確保されている状態において、前記スルーホールの筒の一部を基板表面の上下からドリルで削ることを特徴とする請求項に記載の多層プリント基板の製造方法。
JP2012002662A 2012-01-11 2012-01-11 多層プリント基板の製造方法 Active JP6075745B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012002662A JP6075745B2 (ja) 2012-01-11 2012-01-11 多層プリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012002662A JP6075745B2 (ja) 2012-01-11 2012-01-11 多層プリント基板の製造方法

Publications (2)

Publication Number Publication Date
JP2013143461A JP2013143461A (ja) 2013-07-22
JP6075745B2 true JP6075745B2 (ja) 2017-02-08

Family

ID=49039868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012002662A Active JP6075745B2 (ja) 2012-01-11 2012-01-11 多層プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JP6075745B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109121290A (zh) * 2018-09-05 2019-01-01 光梓信息科技(上海)有限公司 在垂直方向上调节传输线阻抗的结构及方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019071318A (ja) * 2017-10-06 2019-05-09 日立化成株式会社 多層配線板及びその製造方法
JP6744034B1 (ja) 2019-03-19 2020-08-19 Necプラットフォームズ株式会社 スルーホールビアおよび回路基板
JPWO2021200820A1 (ja) * 2020-03-30 2021-10-07

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216513A (ja) * 1999-01-22 2000-08-04 Hitachi Ltd 配線基板及びそれを用いた製造方法
JP2001230508A (ja) * 2000-02-21 2001-08-24 Nippon Avionics Co Ltd ストリップライン構造のバイアホールおよびその製造方法
JP2001345525A (ja) * 2000-05-30 2001-12-14 Ngk Spark Plug Co Ltd 配線基板
JP3797205B2 (ja) * 2001-11-19 2006-07-12 日本電気株式会社 多層配線基板およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109121290A (zh) * 2018-09-05 2019-01-01 光梓信息科技(上海)有限公司 在垂直方向上调节传输线阻抗的结构及方法

Also Published As

Publication number Publication date
JP2013143461A (ja) 2013-07-22

Similar Documents

Publication Publication Date Title
US10201085B2 (en) Methods of forming blind vias for printed circuit boards
JP4259311B2 (ja) 多層配線基板
JP6075745B2 (ja) 多層プリント基板の製造方法
US20080236881A1 (en) Multilayer printed wiring board and method for manufacturing the same
JP2006041463A (ja) 導電性コラムの製造方法及び導電性コラムを有する回路板
CN106961798A (zh) 一种pcb孔加工控深方法
CN106231821B (zh) 一种四层pcb板制作工艺
JP6146174B2 (ja) 回路基板の製造方法、回路基板及び電子装置
CN110719690A (zh) 高速多层pcb板叠层以及布线方法
JP4921817B2 (ja) 多層プリント配線板
JP4880360B2 (ja) プリント配線板
TW200744424A (en) Method for manufacturing via holes used in printed circuit boards
JP4617900B2 (ja) ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法
JP2010016336A (ja) 印刷回路基板の製造方法
JP2017535959A (ja) バックドリル信頼性アンカー
JP2015185735A (ja) 多層配線板及びその製造方法
JP4296864B2 (ja) 高速信号スタブレススルーホール多層プリント配線基板の製造方法、多層プリント配線基板
JP4824445B2 (ja) 多層プリント配線板
CN114698233B (zh) Pcb信号过孔结构及其确定方法、确定装置、确定设备
KR101875943B1 (ko) 인쇄회로기판 및 그 제조방법
CN105009697B (zh) 具有均匀过孔内直径的高速印刷电路板
KR20180075171A (ko) Pcb 기판의 층간을 연결하는 대각선 비아의 구조 및 pcb 기판의 층간을 연결하는 대각선 비아의 제조방법
JP2018041767A (ja) 波形整形回路及びその製造方法とパルスパターン発生器
CN105323970A (zh) 一种不对称印制电路板背钻的制作方法
JP5214671B2 (ja) プリント配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160411

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160419

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170105

R150 Certificate of patent or registration of utility model

Ref document number: 6075745

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150