JP3797205B2 - 多層配線基板およびその製造方法 - Google Patents
多層配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP3797205B2 JP3797205B2 JP2001353480A JP2001353480A JP3797205B2 JP 3797205 B2 JP3797205 B2 JP 3797205B2 JP 2001353480 A JP2001353480 A JP 2001353480A JP 2001353480 A JP2001353480 A JP 2001353480A JP 3797205 B2 JP3797205 B2 JP 3797205B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- layer
- wiring
- hole
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は多層配線基板およびその製造方法、特に、スルーホールにもとづく浮遊容量を低減した多層配線基板およびその製造方法に関する。
【０００２】
【従来の技術】
信号配線を複数の信号層を使って配線する場合に、スルーホールを用いる。このスルーホールは、通常、配線基板およびその製造方法の表面と裏面を貫通するようにドリルで穴を開け、銅メッキを行い形成する。
【０００３】
しかしながら、この方法で形成されたスルーホールは、接地層および電源層との間に電荷を蓄えるため、静電容量として作用する。
【０００４】
従来の多層配線基板およびその製造方法について図面を参照して詳細に説明する。
【０００５】
図３は第１の従来例を示す断面図である。図において、信号層２０１から信号層２０２への接続において、接続に無関係な部分のスルーホール４０１には、接地層／電源層３０２および接地層／電源層３０３との間に生じた電荷により、伝送線路の途中に余分な静電容量が付加された形となる。この静電容量により、特性インピーダンスの不整合（低下）が起こり、反射ノイズが発生する。これは、信号伝送上、大きな問題である。
【０００６】
図４は第２の従来例を示す断面図である。（例えば、実開昭６１−０６５７７４号公報参照）。配線基板に形成された部品取付座１０５および部品取付座１０５に続くスルーホール１０１の一部を、座ぐり加工等により配線基板の板厚方向に座ぐり、スルーホール１０１および部品取付座１０５のコーナー部１０４の表面積を所定の間隔を持つように板厚方向に増加し、スルーホール１０１と隣接回路１０２との絶縁間隔ａを拡大する。
【０００７】
図５（ａ），（ｂ）は第３の従来例を示す断面図である。（例えば、特開２００１−１１１２２２号公報参照）。
【０００８】
多層セラミック基板１１は、たとえば絶縁体としての低温焼結セラミック材料を含む、複数の基体用セラミック層１２を備えている。低温焼結セラミック材料は、比較的低温で焼結可能であり、そのため、たとえば、結晶化ガラス、またはガラスとセラミックとの混合物をもって構成される。より具体的には、低温焼結セラミック材料として、ＢａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 系低温焼結セラミック材料等が好適に用いられる。
【０００９】
多層セラミック基板１１は、また、上述の基体用セラミック層１２の特定のものに接するように配置される、第１の素子用セラミック層１３を備えている。素子用セラミック層１３は、前述した低温焼結セラミック材料の焼結温度では焼結しない誘電体セラミック材料を含んでいる。この誘電体セラミック材料としては、たとえば、ＢａＴｉＯ3 系の誘電体セラミック材料が用いられる。また、この素子用セラミック層１３には、多層セラミック基板１１を得るための焼成工程の結果、基体用セラミック層１２に含まれる材料の一部が浸透している。
【００１０】
また、多層セラミック基板１１は、上述した第１の素子用セラミック層１３の他に、基体用セラミック層１２の特定のものに接するように配置される、第２の素子用セラミック層１４を備えている。この第２の素子用セラミック層１４は、前述した低温焼結セラミック材料の焼結温度では焼結しない磁性体セラミック材料を含んでいる。この磁性体セラミック材料として、たとえば、Ｍｎ−Ｚｎ−フェライト系磁性体セラミック材料またはＮｉ−Ｚｎ−フェライト系磁性体セラミック材料が用いられる。また、この第２の素子用セラミック層１４にも、多層セラミック基板およびその製造方法１１を得るための焼成工程の結果、基体用セラミック層１２に含まれる材料の一部が浸透している。
【００１１】
上述した素子用セラミック層１３および１４は、この多層セラミック基板１１を得るための焼成工程において、基体用セラミック層１２の主面方向での収縮を抑制する機能も有している。
【００１２】
この収縮抑制機能をより高めるため、多層セラミック基板１１は、さらに、基体用セラミック層１２の特定のものに接するように配置される、シート状の収縮抑制用支持体１５を備えている。収縮抑制用支持体１５は、前述した低温焼結セラミック材料の焼結温度では焼結しない絶縁体セラミック材料を含んでいる。この絶縁体セラミック材料としては、たとえば、アルミナまたはジルコニアが用いられる。また、この収縮抑制用支持体１５にも、多層セラミック基板およびその製造方法１１を得るための焼成工程の結果、基体用セラミック層１２に含まれる材料の一部が浸透している。
【００１３】
なお、図５（ａ）においては、各基体用セラミック層１２、第１の素子用セラミック層１３、第２の素子用セラミック層１４および各収縮抑制用支持体１５は、それぞれ、１つの層として図示されているが、これらは、それぞれ、複数の層からなる積層構造を有していて、その積層数に応じて必要な厚みが与えられるようにされてもよい。
【００１４】
多層セラミック基板１１の内部および表面には、種々の配線導体が設けられる。これら配線導体は、たとえば、銅、銀または金等を導電成分として含む導電性ペーストを焼き付けることによって形成される。図５（ａ）には、このような配線導体のいくつかが図示されている。
【００１５】
第１の素子用セラミック層１３に関連して、より具体的には、第１の素子用セラミック層１３を介して互いに対向するように、コンデンサ電極１６および１７ならびに１８および１９がそれぞれ形成されている。
【００１６】
また、第２の素子用セラミック層１４に関連して、インダクタ導体２０および２１がそれぞれ形成されている。
【００１７】
また、第１および第２の素子用セラミック層１３および１４を貫通するように、ビアホール導体２２および２３がそれぞれ設けられている。ビアホール導体の各端部は、多層セラミック基板１１の表面に形成された外部導体２４および内部に形成された内部導体２５にそれぞれ電気的に接続されている。ビアホール導体２３の各端部は、多層セラミック基板およびその製造方法１１の内部に形成された内部導体２６および２７にそれぞれ電気的に接続されている。
【００１８】
また、第２の素子用セラミック層１４を貫通するように、ビアホール導体２８が設けられている。ビアホール導体２８の各端部は、多層セラミック基板およびその製造方法１１の表面に形成された外部導体２９および内部に形成された内部導体３０にそれぞれ電気的に接続されている。
【００１９】
図５（ｂ）には、ビアホール導体２２が第１の素子用セラミック層１３を貫通する部分が拡大されて示されている。
【００２０】
図５（ｂ）によく示されているように、ビアホール導体２２の周囲において、第１の素子用セラミック層１３の一部が、絶縁体３１によって構成されている。この絶縁体３１は、前述した誘電体または磁性体セラミック材料とは異なる、低温焼結セラミック材料の焼結温度では焼結しない絶縁体セラミック材料を含んでいる。また、絶縁体３１にも、多層セラミック基板１１を得るための焼成工程の結果、基体用セラミック層１２に含まれる材料の一部が浸透している。
【００２１】
絶縁体３１に含まれる絶縁体セラミック材料としては、前述した収縮抑制用支持体１５に含まれる絶縁体セラミック材料と同じものを用いることができる。すなわち、たとえば、アルミナまたはジルコニアのような絶縁体セラミック材料を絶縁体３１を形成するために用いることができる。
【００２２】
図５（ｂ）を参照して、絶縁体３１の存在は、コンデンサ電極１６〜１９とビアホール導体２２との間の結合の度合いを弱めるように作用し、そのため、コンデンサ電極１６〜１９とビアホール導体２２との間に形成される浮遊容量を低減することができる。
【００２３】
図５（ｂ）に示した絶縁体３１の他、このような絶縁体３１は、図５（ａ）に示すように、ビアホール導体２２が第２の素子用セラミック層１４を貫通する部分、ビアホール導体２３が第１および第２の素子用セラミック層１３および１４を貫通する各部分、ならびにビアホール導体２８が第２の素子用セラミック層１４を貫通する部分にも設けられている。
【００２４】
以上のような多層セラミック基板およびその製造方法１１を製造するため、焼成することによって、それぞれ、基体用セラミック層１２、第１および第２の素子用セラミック層１３および１４ならびに収縮抑制用支持体１５となるべき複数のグリーンシートが用意される。これらのグリーンシートには、コンデンサ電極１６〜１９、インダクタ導体２０および２１、ビアホール導体２２、２３および２８、外部導体２４および２９、ならびに内部導体２５〜２７および３０を含む種々の配線導体を形成するための導電性ペーストが必要に応じて印刷等によって付与される。
【００２５】
なお、ビアホール導体２２、２３および２８のための導電性ペーストの付与にあたっては、対応のグリーンシートに穴を設け、この穴内に印刷等により導電性ペーストを充填することが行なわれる。また、特に第１および第２の素子用セラミック層１３および１４の各々のためのグリーンシートにビアホール導体２２、２３および２８のための導電性ペーストを付与するにあたっては、対応のグリーンシートに、絶縁体３１およびビアホール導体２２等を形成すべき領域の大きさの穴を設け、この穴内に、ビアホール導体２２等を形成すべき領域を残して、絶縁体３１となるべき絶縁性ペーストを印刷により付与した後、ビアホール導体２２等となるべき導電性ペーストを印刷により付与することが行なわれる。
【００２６】
このような複数のグリーンシートは、所定の順序に従って積層され、生の状態にある多層セラミック基板が作製される。次いで、この生の多層セラミック基板が焼成され、それによって、焼結後の多層セラミック基板１１が得られる。
【００２７】
上述した焼成工程において、基体用セラミック層１２は、素子用セラミック層１３および１４ならびに収縮抑制用支持体１５によって、その主面方向での収縮が抑制されながら、基体用セラミック層１２に含まれる低温焼結セラミック材料が焼結される。他方、素子用セラミック層１３および１４ならびに収縮抑制用支持体１５においては、それぞれ、誘電体セラミック材料、磁性体セラミック材料および絶縁体セラミック材料を含むとともに、基体用セラミック層１２に含まれる材料の一部が浸透する。
【００２８】
【発明が解決しようとする課題】
上述した従来の多層配線基板およびその製造方法は、スルーホールと接地層および電源層との間に生ずる静電容量が大きいのでスルーホール歩で発生する容量性の反射ノイズが低減できないという欠点があった。
【００２９】
【課題を解決するための手段】
本発明の多層配線基盤の製造方法は、複数の信号層と、複数の接地層、複数の電源層と、前記信号層の１つである信号層Ａに含まれる第１の配線信号と、前記信号層の１つである信号層Ｂに含まれる第２の配線と、前記第１の配線信号と前記第２の配線信号とを接続する表面から裏面までのメッキ領域を持つスルーホールとを含む多層配線基盤の製造方法であって、
前記スルーホールと前記接地層および前記電源層との間の静電容量を低減するように、前記第１の配線信号と前記第２の配線信号との接続を損傷しない範囲で、前記多層基盤の表面、または、裏面から、前記接地層、前記電源層に当たらないように前記スルーホールの前記メッキ領域を機械的に除去する工程を含む。
【００３０】
本発明の多層配線基盤は、複数の信号層と、複数の接地層、複数の電源層と、前記信号層の１つである信号層Ａに含まれる第１の配線信号と、前記信号層の１つである信号層Ｂに含まれる第２の配線と、前記第１の配線信号と前記第２の配線信号とを接続する表面から裏面までのメッキ領域を持つスルーホールとを含む多層配線基盤であって、
前記スルーホールと前記接地層および前記電源層との間の静電容量を低減するように、前記第１の配線信号と前記第２の配線信号との接続を損傷しない範囲で、前記多層基盤の表面、または、裏面から、前記接地層、前記電源層に当たらないように前記メッキ領域を機械的に除去された前記スルーホールを有する。
【００３５】
【発明の実施の形態】
次に、本発明について図面を参照して詳細に説明する。
【００３６】
図１は本発明の第１の実施形態を示す斜視図である。図１に示す多層配線基板は、信号配線２０１ａと信号配線２０２ａの接続をスルーホール４０２で行っているが、スルーホールの信号層２０３〜信号層２０６は接続に無関係な部分であり、接地層／電源層３０２および接地層／電源層３０３により、スルーホールの静電容量が増大しないように、スルーホール４０２の直径より大きく、接地配線および電源配線のするホール・クリアランスより小さいドリルで、配線基板裏面から配線接続に無関係な部分に穴を開け、該部分を除去する。
【００３７】
尚、ドリルする位置（Ｘ−Ｙ座標）、および、深さ（Ｚ座標）は、配線設計データより抽出する。 これにより、スルーホールの静電容量を低減することができ、容量性の反射ノイズを低減することができる。
【００３８】
図２は、本発明の第２の実施形態を示すの断面図である。図１では、配線基板の裏面からのみ配線接続に無関係な部分を除去しているが、信号配線２０３ａと信号配線２０４ａの接続のように、接続が基板およびその製造方法断面の中心付近にある場合は、表面および裏面の両方から、接続に無関係な部分を除去する。
【００３９】
【発明の効果】
本発明の多層配線基板およびその製造方法は、スルーホールと接地層および電源層との間に生ずる静電容量を低減できるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す断面図である。
【図２】本発明の第２の実施形態を示す断面図である。
【図３】第１の従来例を示す断面図である。
【図４】第２の従来例を示す断面図である。
【図５】（ａ），（ｂ）は第３の従来例を示す断面図である。
【符号の説明】
２０１ａ 信号配線
２０２ａ 信号配線
２０３ 信号層
３０２ 接地層／電源層
３０３ 接地層／電源層
４０２ スルーホール
【発明の属する技術分野】
本発明は多層配線基板およびその製造方法、特に、スルーホールにもとづく浮遊容量を低減した多層配線基板およびその製造方法に関する。
【０００２】
【従来の技術】
信号配線を複数の信号層を使って配線する場合に、スルーホールを用いる。このスルーホールは、通常、配線基板およびその製造方法の表面と裏面を貫通するようにドリルで穴を開け、銅メッキを行い形成する。
【０００３】
しかしながら、この方法で形成されたスルーホールは、接地層および電源層との間に電荷を蓄えるため、静電容量として作用する。
【０００４】
従来の多層配線基板およびその製造方法について図面を参照して詳細に説明する。
【０００５】
図３は第１の従来例を示す断面図である。図において、信号層２０１から信号層２０２への接続において、接続に無関係な部分のスルーホール４０１には、接地層／電源層３０２および接地層／電源層３０３との間に生じた電荷により、伝送線路の途中に余分な静電容量が付加された形となる。この静電容量により、特性インピーダンスの不整合（低下）が起こり、反射ノイズが発生する。これは、信号伝送上、大きな問題である。
【０００６】
図４は第２の従来例を示す断面図である。（例えば、実開昭６１−０６５７７４号公報参照）。配線基板に形成された部品取付座１０５および部品取付座１０５に続くスルーホール１０１の一部を、座ぐり加工等により配線基板の板厚方向に座ぐり、スルーホール１０１および部品取付座１０５のコーナー部１０４の表面積を所定の間隔を持つように板厚方向に増加し、スルーホール１０１と隣接回路１０２との絶縁間隔ａを拡大する。
【０００７】
図５（ａ），（ｂ）は第３の従来例を示す断面図である。（例えば、特開２００１−１１１２２２号公報参照）。
【０００８】
多層セラミック基板１１は、たとえば絶縁体としての低温焼結セラミック材料を含む、複数の基体用セラミック層１２を備えている。低温焼結セラミック材料は、比較的低温で焼結可能であり、そのため、たとえば、結晶化ガラス、またはガラスとセラミックとの混合物をもって構成される。より具体的には、低温焼結セラミック材料として、ＢａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 系低温焼結セラミック材料等が好適に用いられる。
【０００９】
多層セラミック基板１１は、また、上述の基体用セラミック層１２の特定のものに接するように配置される、第１の素子用セラミック層１３を備えている。素子用セラミック層１３は、前述した低温焼結セラミック材料の焼結温度では焼結しない誘電体セラミック材料を含んでいる。この誘電体セラミック材料としては、たとえば、ＢａＴｉＯ3 系の誘電体セラミック材料が用いられる。また、この素子用セラミック層１３には、多層セラミック基板１１を得るための焼成工程の結果、基体用セラミック層１２に含まれる材料の一部が浸透している。
【００１０】
また、多層セラミック基板１１は、上述した第１の素子用セラミック層１３の他に、基体用セラミック層１２の特定のものに接するように配置される、第２の素子用セラミック層１４を備えている。この第２の素子用セラミック層１４は、前述した低温焼結セラミック材料の焼結温度では焼結しない磁性体セラミック材料を含んでいる。この磁性体セラミック材料として、たとえば、Ｍｎ−Ｚｎ−フェライト系磁性体セラミック材料またはＮｉ−Ｚｎ−フェライト系磁性体セラミック材料が用いられる。また、この第２の素子用セラミック層１４にも、多層セラミック基板およびその製造方法１１を得るための焼成工程の結果、基体用セラミック層１２に含まれる材料の一部が浸透している。
【００１１】
上述した素子用セラミック層１３および１４は、この多層セラミック基板１１を得るための焼成工程において、基体用セラミック層１２の主面方向での収縮を抑制する機能も有している。
【００１２】
この収縮抑制機能をより高めるため、多層セラミック基板１１は、さらに、基体用セラミック層１２の特定のものに接するように配置される、シート状の収縮抑制用支持体１５を備えている。収縮抑制用支持体１５は、前述した低温焼結セラミック材料の焼結温度では焼結しない絶縁体セラミック材料を含んでいる。この絶縁体セラミック材料としては、たとえば、アルミナまたはジルコニアが用いられる。また、この収縮抑制用支持体１５にも、多層セラミック基板およびその製造方法１１を得るための焼成工程の結果、基体用セラミック層１２に含まれる材料の一部が浸透している。
【００１３】
なお、図５（ａ）においては、各基体用セラミック層１２、第１の素子用セラミック層１３、第２の素子用セラミック層１４および各収縮抑制用支持体１５は、それぞれ、１つの層として図示されているが、これらは、それぞれ、複数の層からなる積層構造を有していて、その積層数に応じて必要な厚みが与えられるようにされてもよい。
【００１４】
多層セラミック基板１１の内部および表面には、種々の配線導体が設けられる。これら配線導体は、たとえば、銅、銀または金等を導電成分として含む導電性ペーストを焼き付けることによって形成される。図５（ａ）には、このような配線導体のいくつかが図示されている。
【００１５】
第１の素子用セラミック層１３に関連して、より具体的には、第１の素子用セラミック層１３を介して互いに対向するように、コンデンサ電極１６および１７ならびに１８および１９がそれぞれ形成されている。
【００１６】
また、第２の素子用セラミック層１４に関連して、インダクタ導体２０および２１がそれぞれ形成されている。
【００１７】
また、第１および第２の素子用セラミック層１３および１４を貫通するように、ビアホール導体２２および２３がそれぞれ設けられている。ビアホール導体の各端部は、多層セラミック基板１１の表面に形成された外部導体２４および内部に形成された内部導体２５にそれぞれ電気的に接続されている。ビアホール導体２３の各端部は、多層セラミック基板およびその製造方法１１の内部に形成された内部導体２６および２７にそれぞれ電気的に接続されている。
【００１８】
また、第２の素子用セラミック層１４を貫通するように、ビアホール導体２８が設けられている。ビアホール導体２８の各端部は、多層セラミック基板およびその製造方法１１の表面に形成された外部導体２９および内部に形成された内部導体３０にそれぞれ電気的に接続されている。
【００１９】
図５（ｂ）には、ビアホール導体２２が第１の素子用セラミック層１３を貫通する部分が拡大されて示されている。
【００２０】
図５（ｂ）によく示されているように、ビアホール導体２２の周囲において、第１の素子用セラミック層１３の一部が、絶縁体３１によって構成されている。この絶縁体３１は、前述した誘電体または磁性体セラミック材料とは異なる、低温焼結セラミック材料の焼結温度では焼結しない絶縁体セラミック材料を含んでいる。また、絶縁体３１にも、多層セラミック基板１１を得るための焼成工程の結果、基体用セラミック層１２に含まれる材料の一部が浸透している。
【００２１】
絶縁体３１に含まれる絶縁体セラミック材料としては、前述した収縮抑制用支持体１５に含まれる絶縁体セラミック材料と同じものを用いることができる。すなわち、たとえば、アルミナまたはジルコニアのような絶縁体セラミック材料を絶縁体３１を形成するために用いることができる。
【００２２】
図５（ｂ）を参照して、絶縁体３１の存在は、コンデンサ電極１６〜１９とビアホール導体２２との間の結合の度合いを弱めるように作用し、そのため、コンデンサ電極１６〜１９とビアホール導体２２との間に形成される浮遊容量を低減することができる。
【００２３】
図５（ｂ）に示した絶縁体３１の他、このような絶縁体３１は、図５（ａ）に示すように、ビアホール導体２２が第２の素子用セラミック層１４を貫通する部分、ビアホール導体２３が第１および第２の素子用セラミック層１３および１４を貫通する各部分、ならびにビアホール導体２８が第２の素子用セラミック層１４を貫通する部分にも設けられている。
【００２４】
以上のような多層セラミック基板およびその製造方法１１を製造するため、焼成することによって、それぞれ、基体用セラミック層１２、第１および第２の素子用セラミック層１３および１４ならびに収縮抑制用支持体１５となるべき複数のグリーンシートが用意される。これらのグリーンシートには、コンデンサ電極１６〜１９、インダクタ導体２０および２１、ビアホール導体２２、２３および２８、外部導体２４および２９、ならびに内部導体２５〜２７および３０を含む種々の配線導体を形成するための導電性ペーストが必要に応じて印刷等によって付与される。
【００２５】
なお、ビアホール導体２２、２３および２８のための導電性ペーストの付与にあたっては、対応のグリーンシートに穴を設け、この穴内に印刷等により導電性ペーストを充填することが行なわれる。また、特に第１および第２の素子用セラミック層１３および１４の各々のためのグリーンシートにビアホール導体２２、２３および２８のための導電性ペーストを付与するにあたっては、対応のグリーンシートに、絶縁体３１およびビアホール導体２２等を形成すべき領域の大きさの穴を設け、この穴内に、ビアホール導体２２等を形成すべき領域を残して、絶縁体３１となるべき絶縁性ペーストを印刷により付与した後、ビアホール導体２２等となるべき導電性ペーストを印刷により付与することが行なわれる。
【００２６】
このような複数のグリーンシートは、所定の順序に従って積層され、生の状態にある多層セラミック基板が作製される。次いで、この生の多層セラミック基板が焼成され、それによって、焼結後の多層セラミック基板１１が得られる。
【００２７】
上述した焼成工程において、基体用セラミック層１２は、素子用セラミック層１３および１４ならびに収縮抑制用支持体１５によって、その主面方向での収縮が抑制されながら、基体用セラミック層１２に含まれる低温焼結セラミック材料が焼結される。他方、素子用セラミック層１３および１４ならびに収縮抑制用支持体１５においては、それぞれ、誘電体セラミック材料、磁性体セラミック材料および絶縁体セラミック材料を含むとともに、基体用セラミック層１２に含まれる材料の一部が浸透する。
【００２８】
【発明が解決しようとする課題】
上述した従来の多層配線基板およびその製造方法は、スルーホールと接地層および電源層との間に生ずる静電容量が大きいのでスルーホール歩で発生する容量性の反射ノイズが低減できないという欠点があった。
【００２９】
【課題を解決するための手段】
本発明の多層配線基盤の製造方法は、複数の信号層と、複数の接地層、複数の電源層と、前記信号層の１つである信号層Ａに含まれる第１の配線信号と、前記信号層の１つである信号層Ｂに含まれる第２の配線と、前記第１の配線信号と前記第２の配線信号とを接続する表面から裏面までのメッキ領域を持つスルーホールとを含む多層配線基盤の製造方法であって、
前記スルーホールと前記接地層および前記電源層との間の静電容量を低減するように、前記第１の配線信号と前記第２の配線信号との接続を損傷しない範囲で、前記多層基盤の表面、または、裏面から、前記接地層、前記電源層に当たらないように前記スルーホールの前記メッキ領域を機械的に除去する工程を含む。
【００３０】
本発明の多層配線基盤は、複数の信号層と、複数の接地層、複数の電源層と、前記信号層の１つである信号層Ａに含まれる第１の配線信号と、前記信号層の１つである信号層Ｂに含まれる第２の配線と、前記第１の配線信号と前記第２の配線信号とを接続する表面から裏面までのメッキ領域を持つスルーホールとを含む多層配線基盤であって、
前記スルーホールと前記接地層および前記電源層との間の静電容量を低減するように、前記第１の配線信号と前記第２の配線信号との接続を損傷しない範囲で、前記多層基盤の表面、または、裏面から、前記接地層、前記電源層に当たらないように前記メッキ領域を機械的に除去された前記スルーホールを有する。
【００３５】
【発明の実施の形態】
次に、本発明について図面を参照して詳細に説明する。
【００３６】
図１は本発明の第１の実施形態を示す斜視図である。図１に示す多層配線基板は、信号配線２０１ａと信号配線２０２ａの接続をスルーホール４０２で行っているが、スルーホールの信号層２０３〜信号層２０６は接続に無関係な部分であり、接地層／電源層３０２および接地層／電源層３０３により、スルーホールの静電容量が増大しないように、スルーホール４０２の直径より大きく、接地配線および電源配線のするホール・クリアランスより小さいドリルで、配線基板裏面から配線接続に無関係な部分に穴を開け、該部分を除去する。
【００３７】
尚、ドリルする位置（Ｘ−Ｙ座標）、および、深さ（Ｚ座標）は、配線設計データより抽出する。 これにより、スルーホールの静電容量を低減することができ、容量性の反射ノイズを低減することができる。
【００３８】
図２は、本発明の第２の実施形態を示すの断面図である。図１では、配線基板の裏面からのみ配線接続に無関係な部分を除去しているが、信号配線２０３ａと信号配線２０４ａの接続のように、接続が基板およびその製造方法断面の中心付近にある場合は、表面および裏面の両方から、接続に無関係な部分を除去する。
【００３９】
【発明の効果】
本発明の多層配線基板およびその製造方法は、スルーホールと接地層および電源層との間に生ずる静電容量を低減できるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す断面図である。
【図２】本発明の第２の実施形態を示す断面図である。
【図３】第１の従来例を示す断面図である。
【図４】第２の従来例を示す断面図である。
【図５】（ａ），（ｂ）は第３の従来例を示す断面図である。
【符号の説明】
２０１ａ 信号配線
２０２ａ 信号配線
２０３ 信号層
３０２ 接地層／電源層
３０３ 接地層／電源層
４０２ スルーホール
Claims (2)
- 複数の信号層と、複数の接地層、複数の電源層と、前記信号層の１つである信号層Ａに含まれる第１の配線信号と、前記信号層の１つである信号層Ｂに含まれる第２の配線と、前記第１の配線信号と前記第２の配線信号とを接続する表面から裏面までのメッキ領域を持つスルーホールとを含む多層配線基盤の製造方法であって、
前記スルーホールと前記接地層および前記電源層との間の静電容量を低減するように、前記第１の配線信号と前記第２の配線信号との接続を損傷しない範囲で、前記多層基盤の表面、または、裏面から、前記接地層、前記電源層に当たらないように前記スルーホールの前記メッキ領域を機械的に除去する工程を含むことを特徴とする多層配線基盤の製造方法。 - 複数の信号層と、複数の接地層、複数の電源層と、前記信号層の１つである信号層Ａに含まれる第１の配線信号と、前記信号層の１つである信号層Ｂに含まれる第２の配線と、前記第１の配線信号と前記第２の配線信号とを接続する表面から裏面までのメッキ領域を持つスルーホールとを含む多層配線基盤であって、
前記スルーホールと前記接地層および前記電源層との間の静電容量を低減するように、前記第１の配線信号と前記第２の配線信号との接続を損傷しない範囲で、前記多層基盤の表面、または、裏面から、前記接地層、前記電源層に当たらないように前記メッキ領域を機械的に除去された前記スルーホールを有すること特徴とする多層配線基盤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001353480A JP3797205B2 (ja) | 2001-11-19 | 2001-11-19 | 多層配線基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001353480A JP3797205B2 (ja) | 2001-11-19 | 2001-11-19 | 多層配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003158381A JP2003158381A (ja) | 2003-05-30 |
| JP3797205B2 true JP3797205B2 (ja) | 2006-07-12 |
Family
ID=19165490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001353480A Expired - Fee Related JP3797205B2 (ja) | 2001-11-19 | 2001-11-19 | 多層配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3797205B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103433969A (zh) * | 2013-08-28 | 2013-12-11 | 华为技术有限公司 | 印刷电路板的钻孔方法和装置 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029928A2 (en) * | 2003-09-19 | 2005-03-31 | Viasystems Group, Inc. | Closed loop backdrilling system |
| JP4611010B2 (ja) * | 2004-12-10 | 2011-01-12 | 日立ビアメカニクス株式会社 | 多層回路基板の製造方法 |
| JP4617900B2 (ja) * | 2005-01-31 | 2011-01-26 | 日本電気株式会社 | ビルトアッププリント配線板構造及びビルトアッププリント配線板の加工方法 |
| JP4669338B2 (ja) * | 2005-07-22 | 2011-04-13 | 富士通コンポーネント株式会社 | プリント配線板及びその製造方法 |
| JP4749966B2 (ja) * | 2006-07-25 | 2011-08-17 | 三菱電機株式会社 | プリント配線板の製造方法 |
| JP4901602B2 (ja) * | 2007-06-22 | 2012-03-21 | 日立ビアメカニクス株式会社 | プリント基板の製造方法及びプリント基板 |
| JP5003359B2 (ja) | 2007-08-31 | 2012-08-15 | 日本電気株式会社 | プリント配線基板 |
| JP4585587B2 (ja) * | 2008-08-20 | 2010-11-24 | 株式会社東芝 | 高周波多層基板及び高周波多層基板の製造方法 |
| JP5787605B2 (ja) * | 2011-04-28 | 2015-09-30 | 富士通コンポーネント株式会社 | 多層基板 |
| JP6075745B2 (ja) * | 2012-01-11 | 2017-02-08 | 日本電気株式会社 | 多層プリント基板の製造方法 |
| JP6003630B2 (ja) * | 2012-12-27 | 2016-10-05 | 富士通株式会社 | 配線設計支援装置、配線設計支援方法及びプログラム |
| JP2015099854A (ja) * | 2013-11-19 | 2015-05-28 | 日本電気株式会社 | 伝送路構造、その製造方法、および伝送路選択方法 |
| JP2015192002A (ja) * | 2014-03-28 | 2015-11-02 | 株式会社リコー | 多層配線基板および多層配線基板のキャパシタンス調整方法 |
| CN105578801B (zh) * | 2015-12-15 | 2018-04-03 | 深圳崇达多层线路板有限公司 | 一种阻焊油墨半塞孔的背钻孔的制作方法 |
| JP6296125B2 (ja) * | 2016-09-07 | 2018-03-20 | 日本電気株式会社 | 伝送路構造、その製造方法、および伝送路選択方法 |
| CN106455365A (zh) * | 2016-09-22 | 2017-02-22 | 广东工业大学 | 一种在线适应性pcb板背钻方法 |
| CN117881075B (zh) * | 2024-01-23 | 2024-07-02 | 布瑞特智联科技(杭州)有限公司 | 一种电路板接地结构及其电镀工艺 |
-
2001
- 2001-11-19 JP JP2001353480A patent/JP3797205B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103433969A (zh) * | 2013-08-28 | 2013-12-11 | 华为技术有限公司 | 印刷电路板的钻孔方法和装置 |
| US9827616B2 (en) | 2013-08-28 | 2017-11-28 | Huawei Technologies Co., Ltd. | Method for implementing high-precision backdrilling stub length control |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003158381A (ja) | 2003-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3797205B2 (ja) | 多層配線基板およびその製造方法 | |
| JP4506990B2 (ja) | セラミック多層基板 | |
| EP0929207A2 (en) | Multi-layer ceramic substrate and method for producing the same | |
| CN102638931B (zh) | 电子组件、使寄生电容最小的方法及电路板结构制造方法 | |
| JPWO2005067359A1 (ja) | セラミック多層基板 | |
| JP2002260925A (ja) | 積層チップインダクタ | |
| JP2004172561A (ja) | セラミック多層基板及びその製造方法 | |
| US6534842B2 (en) | Composite components and the method of manufacturing the same | |
| JPH10308584A (ja) | セラミック多層基板およびその製造方法 | |
| JP2851966B2 (ja) | 積層型誘電体フィルター | |
| JP4332954B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP4122610B2 (ja) | セラミック回路基板 | |
| JPH10209328A (ja) | フリップチップセラミック基板 | |
| JPH11329845A (ja) | 電子部品及びその製造方法 | |
| JP2555638B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2002270451A (ja) | インダクタ部品の製造方法 | |
| JP2000223315A (ja) | 積層チップコイル部品 | |
| JPH11340634A (ja) | 積層体およびその製造方法 | |
| JP2001217545A (ja) | 多層回路基板 | |
| JP3948261B2 (ja) | コイル部品の製造方法 | |
| JPH1141052A (ja) | ノイズフィルタ | |
| JP3231350B2 (ja) | コンデンサネットワーク | |
| JP2001111222A (ja) | 多層セラミック基板 | |
| JP2874685B2 (ja) | 多層基板の製造方法 | |
| JP2002110432A (ja) | インダクタアレイおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060410 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |