JP4669338B2 - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法 Download PDF

Info

Publication number
JP4669338B2
JP4669338B2 JP2005212427A JP2005212427A JP4669338B2 JP 4669338 B2 JP4669338 B2 JP 4669338B2 JP 2005212427 A JP2005212427 A JP 2005212427A JP 2005212427 A JP2005212427 A JP 2005212427A JP 4669338 B2 JP4669338 B2 JP 4669338B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
wirings
hole
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005212427A
Other languages
English (en)
Other versions
JP2007035685A (ja
Inventor
治 大工原
敏弘 草谷
徹 山上
孝宏 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Component Ltd
Original Assignee
Fujitsu Component Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Component Ltd filed Critical Fujitsu Component Ltd
Priority to JP2005212427A priority Critical patent/JP4669338B2/ja
Priority to US11/487,979 priority patent/US7638715B2/en
Publication of JP2007035685A publication Critical patent/JP2007035685A/ja
Priority to US12/617,191 priority patent/US8288661B2/en
Application granted granted Critical
Publication of JP4669338B2 publication Critical patent/JP4669338B2/ja
Priority to US13/596,854 priority patent/US20120320540A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/0949Pad close to a hole, not surrounding the hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、いわゆるカードエッジコネクタ型のプリント配線板及びその製造方法に関する。
基板の一端部に複数の接続端子が形成されて対応するコネクタに対して挿抜されるカードエッジコネクタ型のプリント配線板が知られている(例えば、特許文献1等参照)。
このようなカードエッジコネクタ型のプリント配線板では、カードエッジ部分をコネクタに対して挿入する際に、各接続端子とコネクタ側の対応する接触子との接触タイミングを調整するために、接続端子のカードエッジからの距離を選択的に異ならせることが行われている。
上記のようなコネクタとの接触タイミングを調整可能な接続端子を電解金メッキにより形成する場合には、接続端子を形成するための端子形成用配線が必要であるが、この端子形成用配線をカードエッジと接続端子との間に形成したのでは、接触タイミングを調整する機能を保証できない可能性があるので、接続端子に接続される信号配線等を介して端子形成用配線を接続端子に接続する必要がある。
特開2005−26020号公報
ところで、信号配線等に端子形成用配線を接続した状態で回路を動作させると、インピーダンスの不整合や信号伝送ロスの原因となる。特に、GHz帯域のような高速信号を伝送する信号配線に端子形成用配線を接続した場合には、回路特性への影響が大きい。
本発明は、上記の事情に鑑みて成されたものであり、その目的とするところは、カードエッジコネクタタイプのプリント配線板の接続端子を電解めっきにより形成するために信号配線等に接続した端子形成用配線が回路特性へ及ぼす影響を簡易に除去可能なプリント配線板及びその製造方法を提供することにある。
本発明に係るプリント配線板は、基板の一端部に電解めっきにより複数の接続端子が形成されたカードエッジコネクタ型のプリント配線板であって、前記基板の表面に形成されて前記接続端子と電気的に接続され平衡伝送路を形成する2本の配線と、前記基板の表面に前記2本の配線間を接続する接続配線と、前記基板の内層に形成されて電解めっきによる前記接続端子形成時に前記2本の配線と接続された状態で使用される端子形成用配線と、前記接続配線と前記端子形成用配線とを電気的に接続するためのビアホール導体と、を有し、前記2本の配線と前記端子形成用配線とが、前記ビアホール導体の位置に加工された加工穴により、前記接続配線及び前記ビアホール導体の全部又は一部が除去されて、電気的に分離されていることを特徴としている。この構成によれば、端子形成用配線の回路特性へ及ぼす影響を簡易に除去できる。
上記構成において、前記基板の表面に前記2本の配線のいずれかに接続されるように形成された前記端子形成用配線を有し、前記基板に加工された加工穴により、前記端子形成用配線が切断されている、構成を採用できる。
本発明に係るプリント配線板の製造方法は、基板の一端部に電解めっきにより形成される複数の接続端子を備えるカードエッジコネクタ型のプリント配線板の製造方法であって、前記接続端子の形成前に、前記基板に前記接続端子が接続されるべき平衡伝送路を形成する2本の配線と、前記基板の表面に前記2本の配線間を接続する接続配線と、前記基板の内層に前記2本の配線と接続されて電解めっきによる前記接続端子形成時に使用される端子形成用配線と、前記接続配線と前記端子形成用配線とを電気的に接続するためのビアホール導体と、を形成する配線形成工程と、前記接続端子の形成後に、前記ビアホール導体の位置に加工穴を加工して、前記接続配線及び前記ビアホール導体の全部又は一部を前記加工穴により除去して、前記2本の配線と前記端子形成用配線とを電気的に分離する穴加工工程と、を有する、構成を採用できる。
上記構成において、前記配線形成工程は、前記基板の表面に前記2本の配線に接続されるように前記端子形成用配線を形成する工程を有し、前記穴加工工程は、前記基板に穴を加工して前記端子形成用配線を切断する工程を有する、構成を採用できる。
本発明によれば、カードエッジコネクタタイプのプリント配線板の接続端子を電解めっきにより形成するために信号配線等に接続した端子形成用配線の回路特性への影響を簡易に除去可能となる。
以下、本発明の最良の実施形態について、添付図面を参照しつつ説明する。
図1及び図2は、本発明の一実施形態を示す図であって、図1はプリント配線板の構造を示す平面図及び断面図、図2はプリント配線板の加工穴の形成前における状態を示す断面図である。
このプリント配線板は、図1に示すように、エポキシ樹脂等の誘電体材料で形成された多層基板10(以下、基板10という)の一端部の表面に電解金めっきにより複数の接続端子50,60,70が形成されたカードエッジコネクタ型のプリント配線板であり、図1(A)に示す矢印方向において図示しないコネクタに対して挿抜される。このとき、接続端子50,60,70と基板10のエッジとの距離は、接続端子50,60が同じであるが、接続端子70については、接続端子50,60よりも選択的に長く設定されている。
また、基板10の表面には、接続端子50,60,70にそれぞれ電気的に接続された配線20,30,40が周知の技術により銅等の導電性材料で形成されている。
配線20,30は、例えば、GHz帯域のような高速信号を伝送するための高速信号用配線であり、配線40は、電源、グラウンド、あるいは、低速信号用の配線である。
配線20,30,40の中途には、銅等で形成されたビアホール導電体としてのビアホールめっき80がそれぞれ形成され、配線20,30,40と接続されている。
基板10の内層には、図1(B)に示すように、電解金めっきによる接続端子50,60,70の形成時に配線20,30,40と接続された状態で使用される端子形成用配線100が形成されている。この端子形成用配線100は、例えば、銅等の導電材料でパターニングされており、接続端子50,60,70にそれぞれ対応して形成されている。
また、基板10には、その中途まで伸びる加工穴Mhがビアホールめっき80の形成位置に加工されており、配線20,30,40と対応する端子形成用配線100とを電気的に分離している。
ここで、加工穴Mhを加工する前のプリント配線板においては、図2に示すように、ビアホールめっき80と端子形成用配線100とが電気的に接続されている。
図2に示す状態のプリント基板は、周知の技術を用いて、端子形成用配線100、配線20,30,40、ビアホールめっき80等を形成した後に、端子形成用配線100を使用して電解金メッキにより接続端子50,60,70を形成する。尚、端子形成用配線100、配線20,30,40及びビアホールめっき80は、この状態で電気的に接続されて、接続端子50,60,70を形成するための電気的接続経路を構成する。
そして、周知技術である電解金メッキにより接続端子50,60,70を形成したのち、例えば、ドリルを備えた穴あけ加工機を用いて、基板10の裏面側からビアホールめっき80の形成位置に加工穴Mhを基板10の中途まで加工して、ビアホールめっき80と端子形成用配線100との接続を遮断する。これにより、図1に示したように、端子形成用配線100と配線20,30,40とが電気的に分離され、余分な配線である端子形成用配線100が配線20,30,40等から構成される回路のインピーダンスの不整合や信号伝送ロスの原因となるのを防止できる。
図3及び図4は、本発明の他の実施形態を示す図であって、図3はプリント配線板の構造を示す平面図及び断面図、図4はプリント配線板の加工穴の形成前における状態を示す平面図及び断面図である。尚、図3及び図4において、上記実施形態と同一構成部分については同一の符号を使用している。
本実施形態と上記実施形態との間で異なる点は、本実施形態では、ビアホールめっき80を図4に示すように、配線20,30,40に隣接する位置に形成して、配線20,30,40と対応する端子形成用配線100とを接続したのち、図3に示すように、基板10を貫通する加工穴Mhを各ビアホールめっき80の形成位置に加工して端子形成用配線100と配線20,30,40とを電気的に分離した点である。
尚、ビアホールめっき80の形成位置や大きさ及び加工穴Mhの加工位置や大きさは、各配線20,30,40の幅が設計した幅となるように考慮して決定する。
この構成によれば、加工穴Mhが基板10を貫通しているので、加工が非常に容易となる。
図5及び図6は、本発明の他の実施形態を示す図であって、図5はプリント配線板の構造を示す平面図及び断面図、図6はプリント配線板の加工穴の形成前における状態を示す平面図である。尚、図5及び図6において、上記実施形態と同一構成部分については同一の符号を使用している。
本実施形態では、配線40については、ビアホールめっき80を形成せずに、代わりに、図6に示すように、基板10の表面に配線20,30,40形成すると共に、基板10の表面に配線40に接続されるように端子形成用配線100Aを形成する。
そして、図5に示すように、ビアホールめっき80の形成位置に基板10を貫通する加工穴Mhを加工すると共に、端子形成用配線100Aを切断するように基板10を貫通する加工穴Mhを加工する。加工穴Mhの加工位置や大きさは、各配線20,30,40の幅が設計した幅となるように考慮して決定する。
このように、端子形成用配線100Aを基板10の表面に形成することにより、配線20,30,40の形成工程において端子形成用配線100Aを同時に形成できる。尚、配線20,30についても基板10の表面に端子形成用配線を形成することができる。
また、図6においては、配線40について、加工穴Mhを貫通穴としたが、例えば、図7に示すように、加工穴Mhを基板10の中途まで伸びるブラインドホールとすることも可能である。これにより、加工穴Mhの下層を有効利用できる。
図8及び図9は、本発明の他の実施形態を示す図であって、図8はプリント配線板の構造を示す平面図及び断面図、図9はプリント配線板の加工穴の形成前における状態を示す平面図及び断面図である。尚、図8及び図9において、上記実施形態と同一構成部分については同一の符号を使用している。
本実施形態に係るプリント配線板は、図9に示すように、基板10の表面に平衡伝送路を形成する2本の配線20,30が形成されていると共に、基板10を貫通する加工穴Mhが2本の配線20,30の間に形成されている。また、図8(b)に示すように、基板10の内層には、端子形成用配線100が形成されている。この端子形成用配線100は、2本の配線20,30に対して共通に使用される。
図9に示すように、加工穴Mhを加工する前の状態のプリント配線板は、周知の技術により、端子形成用配線100を基板10の内層に形成し、2本の配線20,30を基板10の表面に形成すると共に2本の配線20,30間を接続する接続配線200を基板10の表面に形成し、この接続配線200と端子形成用配線100とを接続するようにビアホールめっき80を2本の配線20,30の間に形成している。
そして、ビアホールめっき80の形成位置に加工穴Mhを加工してビアホールめっき80及び接続配線200の全部又は一部を除去して、2本の配線20,30と端子形成用配線100とを電気的に分離する。尚、ビアホールめっき80の形成位置や大きさ及び加工穴Mhの加工位置や大きさは、各配線20,30,40の幅が設計した幅となるように考慮して決定する。
このように、2本の高速信号用の配線20,30に対して共通のビアホールめっき80
及び端子形成用配線100を形成することにより、加工穴Mhの加工作業に要する工数を削減できる。
図10は、本発明のさらに他の実施形態に係るプリント配線板の構造を示す平面図及び断面図である。尚、図10において、上記実施形態と同一構成部分については同一の符号を使用している。
このプリント配線板では、基板10の内層に形成された、グラウンド用配線層300、電源用配線層310、信号用配線層320等の導電層と、基板10を貫通する加工穴Mhとが分離されている。
すなわち、本実施形態では、グラウンド用配線層300、電源用配線層310、信号用配線層320等の各導電層を、その形成工程において、加工穴Mhが貫通する領域を確保するように形成する。
これによれば、加工穴Mhをドリルにより加工したときに、各導電層の切り屑が発生せず、各導電層間が短絡するのを防止できる。
尚、図11に示すように、例えば、グラウンド用配線層300のみは、加工穴Mhと接触(加工穴Mhが貫通)している構成とすることができる。一層のみであれば、導電層間の短絡が発生する恐れがないからである。
上記実施形態では、ビアホール導体をめっきにより形成した場合について説明したが、これに限定されるわけではなく、他の方法により形成することも可能である。
また、上記実施形態では、接続端子を電解金めっきにより形成したが、他の電解めっきで形成することも可能である。
上記実施形態では、全ての配線20,30,40について加工穴を加工して端子形成用配線100と分離した場合について説明したが、高速信号用の配線20,30についてのみ加工穴を加工して端子形成用配線とを電気的に分離する構成とすることも可能である。
(A)は本発明の一実施形態に係るプリント配線板の構造を示す平面図、(B)は(A)のA−A線方向の断面図である。 図1のプリント配線板の加工穴の形成前における状態を示す断面図である。 (A)は本発明の他の実施形態に係るプリント配線板の構造を示す平面図、(B)は(A)のB−B線方向の断面図である。 (A)は図1のプリント配線板の加工穴の形成前における状態を示す平面図、(B)は断面図である。 (A)は本発明のさらに他の実施形態に係るプリント配線板の構造を示す平面図、(B)は(A)のC−C線方向の断面図である。 図5のプリント配線板の加工穴の形成前における状態を示す平面図である。 図5のプリント配線板の構造の変形例を示す断面図である。 (A)は本発明のさらに他の実施形態に係るプリント配線板の構造を示す平面図、(B)は(A)のD−D線方向の断面図である。 (A)は図8のプリント配線板の加工穴の形成前における状態を示す平面図、(B)は断面図である。 A)は本発明のさらに他の実施形態に係るプリント配線板の構造を示す平面図、(B)は(A)のD−D線方向の断面図である。 A)は本発明のさらに他の実施形態に係るプリント配線板の構造を示す平面図、(B)は(A)のD−D線方向の断面図である。
符号の説明
10…多層基板(基板)
20,30,40…配線
50,60,70…接続端子
80…ビアホールめっき(ビアホール導体)
100,100A…端子形成用配線
200…接続配線
300…グラウンド用配線層
310…電源用配線層
320…信号用配線層
Mh…加工穴

Claims (4)

  1. 基板の一端部に電解めっきにより複数の接続端子が形成されたカードエッジコネクタ型のプリント配線板であって、
    前記基板の表面に形成されて前記接続端子と電気的に接続され平衡伝送路を形成する2本の配線と、
    前記基板の表面に前記2本の配線間を接続する接続配線と、
    前記基板の内層に形成されて電解めっきによる前記接続端子形成時に前記2本の配線と接続された状態で使用される端子形成用配線と、
    前記接続配線と前記端子形成用配線とを電気的に接続するためのビアホール導体と、を有し、
    前記2本の配線と前記端子形成用配線とが、前記ビアホール導体の位置に加工された加工穴により、前記接続配線及び前記ビアホール導体の全部又は一部が除去されて、電気的に分離されていることを特徴とするプリント配線板。
  2. 前記基板の表面に前記2本の配線のいずれかに接続されるように形成された前記端子形成用配線を有し、
    前記基板に加工された加工穴により、前記端子形成用配線が切断されていることを特徴とする請求項1に記載のプリント配線板。
  3. 基板の一端部に電解めっきにより形成される複数の接続端子を備えるカードエッジコネクタ型のプリント配線板の製造方法であって、
    前記接続端子の形成前に、前記基板に前記接続端子が接続されるべき平衡伝送路を形成する2本の配線と、前記基板の表面に前記2本の配線間を接続する接続配線と、前記基板の内層に前記2本の配線と接続されて電解めっきによる前記接続端子形成時に使用される端子形成用配線と、前記接続配線と前記端子形成用配線とを電気的に接続するためのビアホール導体と、を形成する配線形成工程と、
    前記接続端子の形成後に、前記ビアホール導体の位置に加工穴を加工して、前記接続配線及び前記ビアホール導体の全部又は一部を前記加工穴により除去して、前記2本の配線と前記端子形成用配線とを電気的に分離する穴加工工程と、
    を有することを特徴とするプリント配線板の製造方法。
  4. 前記配線形成工程は、前記基板の表面に前記2本の配線に接続されるように前記端子形成用配線を形成する工程を有し、
    前記穴加工工程は、前記基板に穴を加工して前記端子形成用配線を切断する工程を有することを特徴とする請求項に記載のプリント配線板の製造方法。
JP2005212427A 2005-07-22 2005-07-22 プリント配線板及びその製造方法 Expired - Fee Related JP4669338B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005212427A JP4669338B2 (ja) 2005-07-22 2005-07-22 プリント配線板及びその製造方法
US11/487,979 US7638715B2 (en) 2005-07-22 2006-07-18 Printed circuit board and manufacturing method therefor
US12/617,191 US8288661B2 (en) 2005-07-22 2009-11-12 Printed circuit board and manufacturing method therefor
US13/596,854 US20120320540A1 (en) 2005-07-22 2012-08-28 Printed circuit board and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005212427A JP4669338B2 (ja) 2005-07-22 2005-07-22 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007035685A JP2007035685A (ja) 2007-02-08
JP4669338B2 true JP4669338B2 (ja) 2011-04-13

Family

ID=37419718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005212427A Expired - Fee Related JP4669338B2 (ja) 2005-07-22 2005-07-22 プリント配線板及びその製造方法

Country Status (2)

Country Link
US (3) US7638715B2 (ja)
JP (1) JP4669338B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4669338B2 (ja) * 2005-07-22 2011-04-13 富士通コンポーネント株式会社 プリント配線板及びその製造方法
FR2919740A1 (fr) * 2007-07-31 2009-02-06 St Microelectronics Rousset Circuit protege contre l'arrachement
JP2010141252A (ja) * 2008-12-15 2010-06-24 Mitsubishi Electric Corp エッジコネクタおよびその製造方法
CN103786189B (zh) * 2014-01-21 2016-08-24 广州兴森快捷电路科技有限公司 实现pcb板高孔位精度的钻孔方法
US11653455B2 (en) * 2021-02-26 2023-05-16 Nvidia Corporation Electroplating edge connector pins of printed circuit boards without using tie bars

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213397A (ja) * 1987-02-27 1988-09-06 株式会社日立国際電気 プリント基板の一部接栓の先端部短縮方法
JPH03250691A (ja) * 1990-02-28 1991-11-08 Fujitsu Ltd カードエッジコネクタ実装基板の端子メッキ方法
JPH0537133A (ja) * 1991-07-30 1993-02-12 Canon Inc 多層プリント基板
JP2003158381A (ja) * 2001-11-19 2003-05-30 Nec Corp 多層配線基板およびその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4560962A (en) * 1983-08-30 1985-12-24 Burroughs Corporation Multilayered printed circuit board with controlled 100 ohm impedance
US4791722A (en) * 1985-07-12 1988-12-20 Ltv Aerospace And Defense Co. Method of designing and manufacturing circuits using universal circuit board
US4764644A (en) * 1985-09-30 1988-08-16 Microelectronics Center Of North Carolina Microelectronics apparatus
US4743710A (en) * 1985-10-18 1988-05-10 Kollmorgen Technologies Corporation Coaxial interconnection boards
US4868980A (en) * 1986-12-23 1989-09-26 Ltv Aerospace & Defense Company Method of designing and manufacturing circuits using universal circuit board
US4851614A (en) * 1987-05-22 1989-07-25 Compaq Computer Corporation Non-occluding mounting hole with solder pad for printed circuit boards
US4859806A (en) * 1988-05-17 1989-08-22 Microelectronics And Computer Technology Corporation Discretionary interconnect
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
GB9719118D0 (en) * 1997-09-10 1997-11-12 Ncr Int Inc Security feature for printed circuit boards
US6663442B1 (en) * 2000-01-27 2003-12-16 Tyco Electronics Corporation High speed interconnect using printed circuit board with plated bores
FI20001384A (fi) * 2000-06-09 2001-12-10 Nokia Networks Oy Upotetun rakenteen virittäminen
AU2001271381A1 (en) * 2000-06-26 2002-01-08 Robinson Nugent, Inc. Vialess printed circuit board
US7020960B2 (en) * 2003-06-30 2006-04-04 Finisar Corporation Systems and methods for fabricating printed circuit boards
JP2005026020A (ja) 2003-06-30 2005-01-27 Nec Engineering Ltd カードエッジ接続構造
JP4669338B2 (ja) * 2005-07-22 2011-04-13 富士通コンポーネント株式会社 プリント配線板及びその製造方法
JP2010141252A (ja) * 2008-12-15 2010-06-24 Mitsubishi Electric Corp エッジコネクタおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63213397A (ja) * 1987-02-27 1988-09-06 株式会社日立国際電気 プリント基板の一部接栓の先端部短縮方法
JPH03250691A (ja) * 1990-02-28 1991-11-08 Fujitsu Ltd カードエッジコネクタ実装基板の端子メッキ方法
JPH0537133A (ja) * 1991-07-30 1993-02-12 Canon Inc 多層プリント基板
JP2003158381A (ja) * 2001-11-19 2003-05-30 Nec Corp 多層配線基板およびその製造方法

Also Published As

Publication number Publication date
US7638715B2 (en) 2009-12-29
US20100051336A1 (en) 2010-03-04
JP2007035685A (ja) 2007-02-08
US8288661B2 (en) 2012-10-16
US20120320540A1 (en) 2012-12-20
US20060258188A1 (en) 2006-11-16

Similar Documents

Publication Publication Date Title
JP6267153B2 (ja) 多層回路部材とそのためのアセンブリ
US6711814B2 (en) Method of making printed circuit board having inductive vias
US20070184687A1 (en) Circuit board provided with digging depth detection structure and transmission device with the same mounted
US20120302075A1 (en) Signal Wiring Board and Signal Transmission Circuit
JP4669338B2 (ja) プリント配線板及びその製造方法
US20080236881A1 (en) Multilayer printed wiring board and method for manufacturing the same
US6548766B2 (en) Printed wiring board for attachment to a socket connector, having recesses and conductive tabs
CN109936914B (zh) 联接过孔结构、具有其的电路板和制造该电路板的方法
KR20060086296A (ko) 접전 단자를 갖는 프린트 기판, 전자 기기 및 그 제조 방법
US20040214466A1 (en) Joint connector of printed circuit board and manufacturing method thereof
US7088200B2 (en) Method and structure to control common mode impedance in fan-out regions
CN101442879B (zh) 线路板及其导电通孔结构
US6423904B1 (en) Laminate printed circuit board with leads for plating
US6192580B1 (en) Method of making laminate printed circuit board with leads for plating
JP2010232579A (ja) プリント配線板の製造方法
KR102105432B1 (ko) 전송 라인 비아 구조물
KR19980086909A (ko) 프린트기판
CN101472399B (zh) 内埋式线路板的制作方法
JP4749966B2 (ja) プリント配線板の製造方法
JP2003178827A (ja) 高速通信装置用マルチコネクタ及びこの高速通信装置用マルチコネクタとプリント基板との実装方法
KR101057607B1 (ko) 배선 기판의 제조 방법, 배선 기판, 및 반도체 디바이스
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
JP2007267429A (ja) パターンアンテナ内蔵回路基板
JP2007194240A (ja) プリント基板および電子機器
JP2018078172A (ja) 中間製品回路基板、製品回路基板、中間製品回路基板の製造方法、及び製品回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110114

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees