JP2010141252A - エッジコネクタおよびその製造方法 - Google Patents
エッジコネクタおよびその製造方法 Download PDFInfo
- Publication number
- JP2010141252A JP2010141252A JP2008318501A JP2008318501A JP2010141252A JP 2010141252 A JP2010141252 A JP 2010141252A JP 2008318501 A JP2008318501 A JP 2008318501A JP 2008318501 A JP2008318501 A JP 2008318501A JP 2010141252 A JP2010141252 A JP 2010141252A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- edge
- circuit board
- printed circuit
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
- H01R12/721—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures cooperating directly with the edge of the rigid printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09272—Layout details of angles or corners
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09481—Via in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】本発明は、電気端子に電解メッキを施すための引出配線を有し、電気配線を伝送する電気信号が劣化しないエッジコネクタおよびその製造方法を提供することを目的とする。
【解決手段】多層プリント基板を有するエッジコネクタであって、該多層プリント基板上の電子回路と、コネクタエッジから所定のクリアランスを有するように該多層プリント基板上に形成された電気端子を備える。該電子回路と該電気端子を接続する電気配線と、該電気端子と接続され該多層プリント基板内層にのびるビアと、該多層プリント基板内層に形成され一端が該ビアと接続され、他端は該コネクタエッジから露出する引出配線とを更に備える。そして、該電気端子はメッキされており、該ビアの長さと該引出配線の長さの和は、該電気配線を伝送する電気信号の信号帯域波長の1/6未満であることを特徴とする。
【選択図】図2
【解決手段】多層プリント基板を有するエッジコネクタであって、該多層プリント基板上の電子回路と、コネクタエッジから所定のクリアランスを有するように該多層プリント基板上に形成された電気端子を備える。該電子回路と該電気端子を接続する電気配線と、該電気端子と接続され該多層プリント基板内層にのびるビアと、該多層プリント基板内層に形成され一端が該ビアと接続され、他端は該コネクタエッジから露出する引出配線とを更に備える。そして、該電気端子はメッキされており、該ビアの長さと該引出配線の長さの和は、該電気配線を伝送する電気信号の信号帯域波長の1/6未満であることを特徴とする。
【選択図】図2
Description
本発明は、電解メッキにより電気端子がメッキされるエッジコネクタおよびその製造方法に関する。
エッジコネクタとはプリント基板の一辺に沿うように少なくとも一つの電気端子が配置されたコネクタである。電気端子は、前述のプリント基板上に形成された電気配線により同じくプリント基板上に配置された電子回路と接続される。そして、プリント基板のうち前述の電気端子を備える一辺はエッジコネクタの一端面であり特にコネクタエッジと呼ばれる。コネクタエッジは例えばマザーボード等に用意されたエッジコネクタアダプタと呼ばれる差込口に差し込まれる。
ここで、コネクタエッジがエッジコネクタアダプタに差し込まれると前述の電気端子は、エッジコネクタアダプタに配置された端子(後述の端子間部品)と接触する。この接触によりエッジコネクタのプリント基板上に配置された電子回路(以後、第1の電子回路)と、エッジコネクタアダプタが設置されたマザーボード等の基板に配置された電子回路(第2の電子回路)とが導通し双方間で電気信号の伝送が行われる。
ところで、エッジコネクタはエッジコネクタアダプタに対して差し込みや引き抜き(以後、エッジコネクタをエッジコネクタアダプタに対して差し込んだり、引き抜いたりすることを単に「挿抜」と称する)が行われるため、エッジコネクタの製品仕様などで挿抜保証回数を規定する。挿抜保証回数は主に電気端子の耐挿抜特性に依存する。そして、十分な挿抜保証回数を得るために、電気端子にはメッキが施されることが一般的である。低コストで十分な挿抜保証回数を実現するためには、厚膜で密着性のよいメッキを低コストかつ容易に形成できる電解メッキを用いることが多い。
電解メッキの方法については例えば特許文献1に記載がある。
電気端子に電解メッキを施すためには、メッキ液中の電気端子に対して電流供給を行う必要がある。この電流供給のためには、電解メッキ用の引出配線とメッキ用電極とがプリント基板上に用意されることが多い。すなわち、電解メッキ用の引出配線は、エッジコネクタの電気端子と電子回路とを接続する電気配線に一端が接続される。そして他端はメッキ用電極と接続される。このような接続状態でメッキ用電極に電圧を印加して電気端子に電解メッキを施す。
電解メッキを終えると、エッジコネクタの小型化等の目的から、プリント基板の一部分であるメッキ用電極が形成された部分を切り離す。この様にして完成したエッジコネクタでは、引出配線の一部がプリント基板に残存することになる。そして、エッジコネクタを高周波の電気信号の伝送用途で用いた場合には、この残存する引出配線がオープンスタブとなり電気信号を劣化させるなどの悪影響を及ぼす問題があった。
この問題を回避するために、電解メッキ用の引出配線が不要である無電解メッキを実施して電気端子にメッキを施すことも考えられる。しかしながら、無電解メッキはメッキの析出速度が遅いため所望の膜厚を得ようとすると時間がかかり生産性が悪い。また無電解メッキは頻繁に無電解メッキ液の交換が必要になるなどの理由で電解メッキと比較して高コストである。さらに無電解メッキにより形成されたメッキは一般に電解メッキで形成されたメッキより密着性が悪く前述の挿抜保証回数を高めることができない。
このように無電解メッキを用いて電気端子をメッキした場合には生産性低下、高コスト化、挿抜保証回数の低下などの問題があった。
また、電解メッキ用の引出配線の長さを短くして、電気配線を伝送する電気信号を劣化させないようにすることも考えられる。引出配線を短縮化するためには引出配線をコネクタエッジ方向にのびるように配置することが考えられる。しかしながら、コネクタエッジからプリント基板中央部への一定距離には端子などが配置できないクリアランスと呼ばれる領域が設けられるため電解メッキ用の引出配線をコネクタエッジ方向に引き出すことはできない。
そのため、電解メッキ用の引出配線は電気配線又は電気端子からの距離が長い「コネクタエッジ以外の端面」にのびるように配置されることになる。そしてそのような引出配線に、前述の電解メッキ後切り離し予定の基板上に配置されたメッキ用電極からの電圧印加が行われ電解メッキを行う。従って引出配線を、電気配線を伝送する電気信号の劣化がないほど短く形成するのは困難であるという問題もあった。
本発明は、上述のような課題を解決するためになされたもので、電気端子に電解メッキを施すための引出配線を有しながらも、使用時において電気配線を伝送する電気信号の劣化を抑制できるエッジコネクタおよびその製造方法を提供することを目的とする。
本願の発明にかかるエッジコネクタは、多層プリント基板を有するエッジコネクタであって、該多層プリント基板上に配置された電子回路と、コネクタエッジから所定のクリアランスを有するように該多層プリント基板上に形成された電気端子と、該電子回路と該電気端子を接続するように該多層プリント基板上に形成された電気配線とを備える。さらに、該電気端子と接続され該多層プリント基板内層にのびるビアと、該多層プリント基板内層に形成され一端が該ビアと接続され、他端は該コネクタエッジから露出する引出配線とを備える。そして、該電気端子はメッキされており、該ビアの長さと該引出配線の長さの和は、該電気配線を伝送する電気信号の信号帯域波長の1/6未満であることを特徴とする。
本願の発明にかかるエッジコネクタは、プリント基板を有するエッジコネクタであって、該プリント基板上に配置された電子回路と、コネクタエッジから所定のクリアランスを有するように該プリント基板上に形成された電気端子と、該電子回路と該電気端子を接続するように該プリント基板上に形成された電気配線とを備える。さらに、一端が該電気配線又は該電気端子と接続され、他端が該コネクタエッジ以外の端面にのびるように該プリント基板上に形成された引出配線とを備える。そして、該電気端子はメッキされており、該引出配線は、該電気配線を伝送する電気信号に影響しないインピーダンスを有することを特徴とする。
本願の発明にかかるエッジコネクタの製造方法は、多層プリント基板を有するエッジコネクタの製造方法であって、該多層プリント基板上に形成した電気端子とメッキ用電極とが、該電気端子に接続され該多層プリント基板の内層にのびる第1のビアおよび該メッキ用電極に接続され該多層プリント基板の内層にのびる第2のビアおよび該内層に形成され一端が該第1のビアに接続され他端が該第2のビアに接続された引出配線を介して接続された状態で該電気端子に電解メッキを行いメッキを形成する工程を備える。さらに、該メッキを形成した後に、該メッキ用電極を含む該多層プリント基板の一部を切り離す工程と、電気配線により該電気端子と接続される電子回路を該多層プリント基板上に配置する工程とを備える。そして、該切り離す工程で現れた端面はコネクタエッジであり、該コネクタエッジと該電気端子とは所定のクリアランスを有し、該第1のビアの長さと該切り離す工程のあとに残る該引出配線の長さの和は、該電気配線を伝送する電気信号の信号帯域波長の1/6未満であることを特徴とする。
本願の発明にかかるエッジコネクタの製造方法は、プリント基板を有するエッジコネクタの製造方法であって、該プリント基板上に形成した電気端子とメッキ用電極とが該プリント基板上に形成した引出配線を介して接続された状態で該電気端子に電解メッキを行いメッキを形成する工程と、該メッキを形成した後に、該メッキ用電極を含む該プリント基板の一部を切り離す工程と、電気配線により該電気端子と接続される電子回路を該プリント基板上に配置する工程とを備える。そして、コネクタエッジは該切り離す工程で現れた端面ではなく、該コネクタエッジと該電気端子とは所定のクリアランスを有し、該切り離す工程のあとに残る該引出配線は、該電気配線を伝送する電気信号に影響しないインピーダンスであることを特徴とする。
本発明により弊害なく電気端子に電解メッキを行うことができる。
実施の形態1
本実施形態は電解メッキを施すための配線を短縮化できるエッジコネクタおよびその製造方法に関する。本実施形態は図1〜図11を参照して説明する。なお、同一材料または同一、対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。
本実施形態は電解メッキを施すための配線を短縮化できるエッジコネクタおよびその製造方法に関する。本実施形態は図1〜図11を参照して説明する。なお、同一材料または同一、対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。
図1は本実施形態のエッジコネクタ10における平面図である。エッジコネクタ10は多層プリント基板11を備える。多層プリント基板11上には第1の電子回路18が配置される。また、エッジコネクタ10のうち後述するエッジコネクタアダプタなどに挿抜される端面であるコネクタエッジ16から所定のクリアランス17を有してメッキ15処理された電気端子14が配置される。電気端子14は多層プリント基板11上に配置される。電気端子14は金属であるメッキ15によりメッキされているがこの図においては破線で表す。
このような電気端子14と第1の電子回路18とは、多層プリント基板11上に形成された配線パターンである電気配線12により電気的に接続されている。
図2は図1のA−A破線における断面図である。図2に示すとおり、本実施形態で多層プリント基板11は第1の基板30上に第2の基板28が重ねられた構成である。そして第2の基板28を貫通して第1のビア24が形成されている。第1のビア24の一端は電気端子14と接続されている。さらに、第1の基板30上には第1の引出配線26が形成されている。第1の引出配線26は一端が前述の第1のビア24の他端と接続される。そして、第1の引出配線26の他端はコネクタエッジ16に露出する。このように、本実施形態のエッジコネクタ10は、電気端子14と接続されて多層プリント基板11内層へのび、さらにコネクタエッジ16にのびる配線(第1のビア24と第1の引出配線26)を有する。
ここで、本実施形態の第1の電子回路18は電気配線12および電気端子14などを介して他の電子回路と接続され所定の信号帯域の電気信号の送受信(伝送)を行う。この信号帯域波長をλとした場合に、第1のビア24の長さと第1の引出配線26の長さの和はλ/6未満となるように形成されている。本実施形態のエッジコネクタ10は上述の構成を備える。以後本実施形態のエッジコネクタ10の製造方法および使用方法について説明する。
図3は本実施形態のエッジコネクタ10の製造方法および使用方法を説明するフローチャートである。まずステップ40で電気端子14に対して電解メッキが行われる。このステップ40は図4、図5を参照して説明する。図4に示されるように本実施形態で電解メッキを行う際には、前述した多層プリント基板11にメッキ用多層プリント基板50が付加されている。メッキ用多層プリント基板50上にはメッキ用電極54が配置されている。メッキ用電極54は電解メッキを行う際に電圧の印加が行われる電極である。
ここで、メッキ用多層プリント基板50は多層プリント基板11と一体であり、電解メッキを終えると多層プリント基板11から切り離される基板である。すなわち電解メッキ終了前においては、1枚の基板が形式的に多層プリント基板11とメッキ用多層プリント基板50に分類されているだけで両者は一体的である。ゆえに、多層プリント基板11の有する第1の基板30に対応して、メッキ用多層プリント基板50は第1のメッキ用基板62を備える。同様に多層プリント基板11の有する第2の基板28に対応して、メッキ用多層プリント基板50は第2のメッキ用基板60を備える(図4のB−B破線における断面図である図5参照)。
図5から把握できるように、メッキ用電極54と電気端子14とは以下のようにして内層で接続されている。第1の基板30上に形成された第1の引出配線26は、第1のメッキ用基板62上に形成された第2の引出配線56と接続されている。さらに第2の引出配線56は、メッキ用電極54と接続され第2のメッキ用基板60を貫通して形成される第2のビア58と接続されている。
よって、電気端子14は、第1のビア24、第1の引出配線26、第2の引出配線56、第2のビア58を経由してメッキ用電極54に接続されることになる。このような接続が行われた状態でメッキ用電極54に電圧が印加され、電気端子14に電解メッキが施される。なお、ステップ40の段階では多層プリント基板11上に電子回路は搭載されておらず、電子回路搭載端子19が用意されているだけである。
ステップ40の処理を終えるとステップ42へと処理が進められる。ステップ42ではメッキ用多層プリント基板50が切り離される。ステップ42は図6、図7を参照して説明する。メッキ用多層プリント基板50が多層プリント基板11から切り離されることにより、コネクタエッジ16が現れる。コネクタエッジ16とメッキ15された電気端子14とは所定のクリアランス17を有する。このクリアランス17は電気端子14がコネクタエッジ16から最低限離間すべき距離であって典型的には0.5mm程度であるが特に限定されない。つまり、本実施形態ではエッジコネクタ10の使用状態において電気配線12を伝送する電気信号の信号帯域波長をλとした場合に、第1のビア24の長さと第1の引出配線26の長さの和はλ/6未満となるように形成される。よって前述したクリアランス17もこの条件を満たすように定められるものである。
また、図7は図6のC−C破線における断面図である。図7から明らかであるが、一端が第1のビア24と接続された第1の引出配線26の他端はコネクタエッジ16から露出する。
ステップ42の処理を終えるとステップ44へと処理が進められる。ステップ44では第1の電子回路の搭載が行われる。第1の電子回路は図6における電子回路搭載端子19上に搭載される。ステップ44を終えると前述した図1、図2で表されるエッジコネクタ10の製造が完了する。
ステップ44の処理を終えるとステップ46へと処理が進められる。ステップ46以後はエッジコネクタ10の使用方法に関する。ステップ46ではエッジコネクタ10がエッジコネクタアダプタへ差し込まれる。ステップ46は図8、図9、図10を参照して説明する。まず図8を参照して本実施形態のエッジコネクタ10が差し込まれるエッジコネクタアダプタ等について説明する。
エッジコネクタアダプタ72は基板70上に配置される。エッジコネクタアダプタ72は金属製の端子間部品74を備える。そして端子間部品74はアダプタ用電気端子76とはんだ付けなどにより接続される。アダプタ用電気端子76とは基板70に形成された端子のことである。このような基板70にはさらに電子回路搭載端子80が形成されている。電子回路搭載端子80上には第2の電子回路82が搭載されている。第2の電子回路82は第1の電子回路18と接続されて電気信号のやりとりを行う電子回路である。
前述したアダプタ用電気端子76は基板70上に形成された電気配線78を介して電子回路用搭載端子80と接続されている。よって端子間部品74は第2の電子回路82と導通している。
ステップ46では上述の基板70に対してエッジコネクタ10をスライドさせるようにして、エッジコネクタ10をエッジコネクタアダプタ72へ差し込む(図8に矢印で示す)。
図9はエッジコネクタ10のエッジコネクタアダプタ72への差し込みを終えた状態を説明する図である。また、図10は図9のD−D破線における断面図である。エッジコネクタ10のエッジコネクタアダプタ72への挿入を終えると、端子間部品74の先端がメッキ15により覆われた電気端子14と接触する。よって第1の電子回路18と第2の電子回路82とが導通した状態となる。
ステップ46の処理を終えるとステップ48へと処理が進められる。ステップ48では第1の電子回路18と第2の電子回路82との間で電気信号が伝送される。ステップ48は図11を参照して説明する。
図11には第1の電子回路18から出力される出力波形84と、第2の電子回路82が受信する受信波形86が示される。この実施形態で電子回路18から出力される電気信号は信号帯域波長をλとする高周波信号である。出力波形84は劣化無く受信波形86となる。本実施形態のエッジコネクタ10の製造方法および使用方法については上述の通りである。なお、図9および図11においては説明の便宜上、端子間部品74は省略している。
本実施形態では上述の通り電解メッキにより電気端子14のメッキ15を形成しているから、無電解メッキによりメッキを行う場合と比較して、生産性高く、低コストで、かつ、十分な挿抜保証回数を有するエッジコネクタを供給できる。
さらに、本実子形態のエッジコネクタ10の使用時においてオープンスタブとなるのは第1のビア24とそれと接続された第1の引出配線26である。前述したように本実施形態の第1のビア24の長さと第1の引出配線26の長さの和は、λ/6未満である。この場合、高周波信号である波長λの電気信号に対してオープンスタブは十分短く、電気信号のオープンスタブへの漏れなどが抑制されるため電気信号の特性に影響を与えない。
このように本実施形態のエッジコネクタおよびその製造方法によれば、良質なエッジコネクタを容易に供給でき、しかも、エッジコネクタの使用時には電気信号の劣化などの弊害を回避できる。
本実施形態ではエッジコネクタ上の一箇所にのみ電気端子が配置された構成としたが本発明はこれに限定されない。エッジコネクタのコネクタエッジ側に複数の電気端子を並べた構成としても本発明の効果を失わない。
本実施形態では第1の基板および第2の基板からなる多層プリント基板を用いたが、3枚以上の基板からなる多層プリント基板であっても内層を経由した配線による電気端子への電解メッキが可能であり、しかも、配線長を短縮化できるから本発明の効果を失わない。
実施の形態2
本実施形態は電解メッキ用の引出配線の長さに関わらず、電気信号(高周波信号)への影響を与えない引出配線を備えるエッジコネクタおよびその製造方法に関する。本実施形態は図12〜図19を参照して説明する。なお、実施形態1で説明したものおよび実施形態2で一度説明したものと同一材料または同一、対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。
本実施形態は電解メッキ用の引出配線の長さに関わらず、電気信号(高周波信号)への影響を与えない引出配線を備えるエッジコネクタおよびその製造方法に関する。本実施形態は図12〜図19を参照して説明する。なお、実施形態1で説明したものおよび実施形態2で一度説明したものと同一材料または同一、対応する構成要素には同一の符号を付して複数回の説明を省略する場合がある。
図12は本実施形態のエッジコネクタ91を説明する平面図である。エッジコネクタ91は、メッキ用の引出配線を除いて実施形態1で説明したエッジコネクタの構成と同じ構成である。本実施形態において引出配線92は多層プリント基板11上に形成される。引出配線92の一端は電気配線12と接続され、他端はコネクタエッジ16以外の端面にのびる。そして、図12に示されるように、引出配線92はスパイラル形状で形成されたスパイラルインダクタ90を備える。このスパイラルインダクタ90は引出配線92をハイインピーダンスとするものである。具体的には、スパイラルインダクタ90は電気配線12を伝送する電気信号に影響しない程度に高いインダクタンスとなるように巻数が調整されている。
以後、エッジコネクタ91の製造方法および使用方法について説明する。エッジコネクタ91の製造方法は実施形態1と同様に電解メッキを行う工程から始まり、メッキ用多層プリント基板の切り離し、電子回路の搭載を行う。前述した電子回路の搭載により製造工程を終了する。製造工程終了後、エッジコネクタをエッジコネクタアダプタに差し込む工程、電気信号の伝送を行う工程が続く。ここからは、これらの各工程について説明していく。
図13は電解メッキを行う工程を説明する図である。図13に示されるとおり電解メッキを行う際にはメッキ用電極96が形成されたメッキ用多層プリント基板94が多層プリント基板11に付加された状態である。メッキ用多層プリント基板94は、実施形態1の場合と同様に多層プリント基板11と一体の基板であって電解メッキ後に切り離される基板である。メッキ用多層プリント基板94に形成された引出配線98はメッキ用電極96と、多層プリント基板11に形成された引出配線92とを接続する。
ここで、メッキ用多層プリント94は多層プリント基板11のコネクタエッジ16以外の端面に付加している点が実施形態1との重要な相違点である。
このような接続が行われた状態で、メッキ液中でメッキ用電極96に電圧が印加され電気端子14に電解メッキが施される。電解メッキを終えるとメッキ用多層プリント基板94が切り離され図14に記載の構成となる。その後、電子回路搭載端子19に第1の電子回路18が搭載される。本実施形態のエッジコネクタは電解メッキ用のビアを形成せず、上述のように電解メッキおよび第1の電子回路の搭載を行いエッジコネクタの製造を終了する。
次に、実施形態1で説明したエッジコネクタアダプタ72に対してエッジコネクタ91が差し込まれる。差し込みを終えた段階での平面図は図15である。また、図16は図15のE−E破線における断面図である。図16から把握されるように第1の電子回路18は、電気配線12、電気端子14、端子間部品74、アダプタ用電気端子76、電気配線78、電子回路搭載端子80を経由して第2の電子回路82と導通する。なお、図15および後述の図17においては説明の便宜上、端子間部品74は省略している。
図17には第1の電子回路18から出力される出力波形104と、第2の電子回路82が受信する受信波形106が示される。この実施形態で第1の電子回路18から出力される電気信号は信号帯域波長をλとする高周波信号である。出力波形104は劣化無く受信波形106となる。本実施形態のエッジコネクタ91の製造方法および使用方法は上述の通りである。
本実施形態では、メッキ用多層プリント基板94を切り離した後であっても引出配線92がオープンスタブとして多層プリント基板11上に残る。引出配線92はコネクタエッジ以外の端面にのびるため、実施形態1の第1のビアの長さと第1の引出配線の長さの和より長いスタブである。このようにオープンスタブが長くなってしまうことは、多層プリント基板11上に一端が電気配線と接続され他端がコネクタエッジ16以外の端面にのびるように引出配線を引く場合には避けられない。よって引出配線が出力波形に影響しない構成とすることが困難であった。
ところが、本実施形態の構成によれば、引出配線92の短縮化なしに引出配線による出力波形への影響を抑制できる。すなわち、本実施形態では電解メッキに用いた引出配線92にスパイラルインダクタ90が電気信号に対しハイインピーダンスとなるように形成される。このため、引出配線92は電気配線12を伝送する電気信号に波形劣化やインピーダンスミスマッチなどの問題を及ぼすことがない。
よって本実施形態のエッジコネクタ91は引出配線92を用いて電気端子14に電解メッキを施すから、生産性高く、低コストで、かつ、十分な挿抜保証回数を有し、しかも、エッジコネクタ91使用時において引出配線92が電気信号に影響しないという効果を得ることができる。
本実施形態では引出配線のインピーダンスを高めるためにスパイラルインダクタを用いたが本発明はこれに限定されない。すなわち、引出配線は電解メッキが可能であり、かつ、使用時にハイインピーダンスである限りにおいて様々な変形が考えられる。例えば、図18に示すように少なくとも一つの折れ曲がりを有して形成される引出配線97であっても本発明の効果を得ることができる。すなわち、引出配線97のような配線の急激な折れ曲がりは寄生リアクタンスを発生させる。よって引出配線のインピーダンスを高めることができるから本発明の効果を得ることができる。
さらに、図19に示すように先細形状の引出配線98を有していても本発明の効果をえることができる。引出配線98は一端が電気配線12と接続され、他端はコネクタエッジ16以外の端面にのびると共に他端に向かって線幅が細くなる構成である。
本実施形態における多層プリント基板11に代えて単層プリント基板を用いてもよい。本実施形態では電解メッキのための引出配線はビアなどを含まないから内層はなくてもよい。
本実施形態の引出配線92の一端は電気配線12と接続されるが引出配線92の一端が電気端子14に接続されていてもよい。またコネクタエッジ16に複数の電気端子が形成されていてもよい点などは実施形態1と同様である。
その他、本発明の範囲を逸脱しない範囲で様々な変形が可能である。
10 エッジコネクタ、 11 多層プリント基板、 12 電気配線、 14 電気端子、 15 メッキ、 16 コネクタエッジ、 17 クリアランス、 18 第1の電子回路、 24 第1のビア、 26 第1の引出配線
Claims (10)
- 多層プリント基板を有するエッジコネクタであって、
前記多層プリント基板上に配置された電子回路と、
コネクタエッジから所定のクリアランスを有するように前記多層プリント基板上に形成された電気端子と、
前記電子回路と前記電気端子を接続するように前記多層プリント基板上に形成された電気配線と、
前記電気端子と接続され前記多層プリント基板内層にのびるビアと、
前記多層プリント基板内層に形成され一端が前記ビアと接続され、他端は前記コネクタエッジから露出する引出配線とを備え、
前記電気端子はメッキされており、
前記ビアの長さと前記引出配線の長さの和は、前記電気配線を伝送する電気信号の信号帯域波長の1/6未満であることを特徴とするエッジコネクタ。 - プリント基板を有するエッジコネクタであって、
前記プリント基板上に配置された電子回路と、
コネクタエッジから所定のクリアランスを有するように前記プリント基板上に形成された電気端子と、
前記電子回路と前記電気端子を接続するように前記プリント基板上に形成された電気配線と、
一端が前記電気配線又は前記電気端子と接続され、他端が前記コネクタエッジ以外の端面にのびるように前記プリント基板上に形成された引出配線とを備え、
前記電気端子はメッキされており、
前記引出配線は、前記電気配線を伝送する電気信号に影響しないインピーダンスを有することを特徴とするエッジコネクタ。 - 前記引出配線はスパイラル形状で形成されることを特徴とする請求項2に記載のエッジコネクタ。
- 前記引出配線は少なくとも一つの折れ曲がりを有して形成されることを特徴とする請求項2に記載のエッジコネクタ。
- 前記引出配線は前記一端から前記他端に向かって線幅が細くなることを特徴とする請求項2に記載のエッジコネクタ。
- 多層プリント基板を有するエッジコネクタの製造方法であって、
前記多層プリント基板上に形成した電気端子とメッキ用電極とが、前記電気端子に接続され前記多層プリント基板の内層にのびる第1のビアおよび前記メッキ用電極に接続され前記多層プリント基板の内層にのびる第2のビアおよび前記内層に形成され一端が前記第1のビアに接続され他端が前記第2のビアに接続された引出配線を介して接続された状態で前記電気端子に電解メッキを行いメッキを形成する工程と、
前記メッキを形成した後に、前記メッキ用電極を含む前記多層プリント基板の一部を切り離す工程と、
電気配線により前記電気端子と接続される電子回路を前記多層プリント基板上に配置する工程とを備え、
前記切り離す工程で現れた端面はコネクタエッジであり、
前記コネクタエッジと前記電気端子とは所定のクリアランスを有し、
前記第1のビアの長さと前記切り離す工程のあとに残る前記引出配線の長さの和は、前記電気配線を伝送する電気信号の信号帯域波長の1/6未満であることを特徴とするエッジコネクタの製造方法。 - プリント基板を有するエッジコネクタの製造方法であって、
前記プリント基板上に形成した電気端子とメッキ用電極とが前記プリント基板上に形成した引出配線を介して接続された状態で前記電気端子に電解メッキを行いメッキを形成する工程と、
前記メッキを形成した後に、前記メッキ用電極を含む前記プリント基板の一部を切り離す工程と、
電気配線により前記電気端子と接続される電子回路を前記プリント基板上に配置する工程とを備え、
コネクタエッジは前記切り離す工程で現れた端面ではなく、
前記コネクタエッジと前記電気端子とは所定のクリアランスを有し、
前記切り離す工程のあとに残る前記引出配線は、前記電気配線を伝送する電気信号に影響しないインピーダンスであることを特徴とするエッジコネクタの製造方法。 - 前記切り離す工程のあとに残る前記引出配線はスパイラル形状で形成されることを特徴とする請求項7に記載のエッジコネクタの製造方法。
- 前記切り離す工程のあとに残る前記引出配線は少なくとも一つの折れ曲がりを有して形成されることを特徴とする請求項7に記載のエッジコネクタの製造方法。
- 前記切り離す工程のあとに残る前記引出配線は前記一端から前記他端に向かって線幅が細くなることを特徴とする請求項7に記載のエッジコネクタの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008318501A JP2010141252A (ja) | 2008-12-15 | 2008-12-15 | エッジコネクタおよびその製造方法 |
US12/465,675 US8064216B2 (en) | 2008-12-15 | 2009-05-14 | Edge connector |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008318501A JP2010141252A (ja) | 2008-12-15 | 2008-12-15 | エッジコネクタおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010141252A true JP2010141252A (ja) | 2010-06-24 |
Family
ID=42241057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008318501A Pending JP2010141252A (ja) | 2008-12-15 | 2008-12-15 | エッジコネクタおよびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8064216B2 (ja) |
JP (1) | JP2010141252A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106604548A (zh) * | 2016-11-28 | 2017-04-26 | 深圳崇达多层线路板有限公司 | 防止激光切割金手指引线造成碳化漏电的方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4669338B2 (ja) * | 2005-07-22 | 2011-04-13 | 富士通コンポーネント株式会社 | プリント配線板及びその製造方法 |
CN102548207B (zh) * | 2012-03-09 | 2014-06-04 | 昆山亿富达电子有限公司 | 柔性线路板金手指电镀结构 |
DE202014105356U1 (de) * | 2014-11-07 | 2016-02-10 | Rehau Ag + Co | Anschlussbereite elektrische Anordnung und Gegenstand mit einer solchen elektrischen Anordnung |
CN112566390B (zh) * | 2019-09-10 | 2022-04-15 | 宏启胜精密电子(秦皇岛)有限公司 | 多层柔性线路板及其制备方法 |
US20240107674A1 (en) * | 2022-09-26 | 2024-03-28 | Infineon Technologies Austria Ag | Circuit and connector element alignment, circuit board assemblies |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5092782A (en) * | 1991-02-01 | 1992-03-03 | Beaman Brian S | Integral elastomeric card edge connector |
US5219292A (en) * | 1992-04-03 | 1993-06-15 | Motorola, Inc. | Printed circuit board interconnection |
CN1166893A (zh) * | 1994-11-30 | 1997-12-03 | 美国3M公司 | 具有交错多层结构的电接插件组件及其制造方法 |
JPH10261598A (ja) | 1997-03-17 | 1998-09-29 | Oki Electric Ind Co Ltd | メッキ電極の形成方法 |
JP2002164704A (ja) | 2000-11-28 | 2002-06-07 | Matsushita Electric Ind Co Ltd | バランス信号を扱う高周波スイッチ、スパイラルインダクタ及び分配器 |
KR100632577B1 (ko) * | 2004-05-03 | 2006-10-09 | 삼성전기주식회사 | 인쇄회로기판의 전해 금도금 방법 |
JP4442353B2 (ja) | 2004-07-28 | 2010-03-31 | 株式会社デンソー | 配線基板の製造方法 |
JP4669338B2 (ja) * | 2005-07-22 | 2011-04-13 | 富士通コンポーネント株式会社 | プリント配線板及びその製造方法 |
US7596863B2 (en) * | 2007-01-12 | 2009-10-06 | Endicott Interconnect Technologies, Inc. | Method of providing a printed circuit board with an edge connection portion and/or a plurality of cavities therein |
-
2008
- 2008-12-15 JP JP2008318501A patent/JP2010141252A/ja active Pending
-
2009
- 2009-05-14 US US12/465,675 patent/US8064216B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106604548A (zh) * | 2016-11-28 | 2017-04-26 | 深圳崇达多层线路板有限公司 | 防止激光切割金手指引线造成碳化漏电的方法 |
CN106604548B (zh) * | 2016-11-28 | 2019-10-22 | 深圳崇达多层线路板有限公司 | 防止激光切割金手指引线造成碳化漏电的方法 |
Also Published As
Publication number | Publication date |
---|---|
US8064216B2 (en) | 2011-11-22 |
US20100151703A1 (en) | 2010-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7317245B1 (en) | Method for manufacturing a semiconductor device substrate | |
JP2010141252A (ja) | エッジコネクタおよびその製造方法 | |
US20180034205A1 (en) | Coaxial connector | |
US9999125B2 (en) | Method for fabricating ceramic insulator for electronic packaging | |
US8895870B2 (en) | Printed circuit board and method of manufacturing the same | |
US6548766B2 (en) | Printed wiring board for attachment to a socket connector, having recesses and conductive tabs | |
US8110752B2 (en) | Wiring substrate and method for manufacturing the same | |
US20170367191A1 (en) | Printed circuit board | |
CN104219872A (zh) | 配线电路基板 | |
JP4232765B2 (ja) | 高周波回路モジュール | |
US20080179076A1 (en) | Method for preventing siphoning effect in terminal and terminal manufactured using the same | |
US20080308302A1 (en) | Printed circuit board with anti-oxidation layer | |
CN107680772A (zh) | 线圈部件 | |
JP2013065657A (ja) | プリント配線基板およびプリント配線基板の配線方法 | |
JP2007042957A (ja) | 半導体装置用多層基板の部分めっき方法 | |
JP2016500133A (ja) | 電気部品及び電気部品を製造する方法 | |
CN102076181A (zh) | 分级金手指的制作方法 | |
JP5591384B2 (ja) | 配線回路基板およびその製造方法 | |
JPH10233563A (ja) | プリント配線基板及びその製造方法 | |
JP4992635B2 (ja) | 半導体装置用基板の製造方法 | |
KR100952046B1 (ko) | 단자가 없는 인버터 트랜스포머의 보빈구조 | |
JP2012181926A (ja) | 同軸ケーブル接続構造及び接続方法 | |
JP4964526B2 (ja) | 混成集積回路基板の製造方法 | |
JP5653492B2 (ja) | サスペンション基板およびその製造方法 | |
JP5639238B2 (ja) | サスペンション基板およびその製造方法 |