CN104219872A - 配线电路基板 - Google Patents

配线电路基板 Download PDF

Info

Publication number
CN104219872A
CN104219872A CN201410230995.0A CN201410230995A CN104219872A CN 104219872 A CN104219872 A CN 104219872A CN 201410230995 A CN201410230995 A CN 201410230995A CN 104219872 A CN104219872 A CN 104219872A
Authority
CN
China
Prior art keywords
terminal
mentioned
peristome
conductive pattern
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410230995.0A
Other languages
English (en)
Other versions
CN104219872B (zh
Inventor
一之濑幸史
石井淳
藤村仁人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN104219872A publication Critical patent/CN104219872A/zh
Application granted granted Critical
Publication of CN104219872B publication Critical patent/CN104219872B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明提供一种配线电路基板，依次包括：金属支承层；第1绝缘层；导体图案；以及第2绝缘层。第1绝缘层具有第1开口部，使导体图案的表面暴露。第2绝缘层具有第2开口部，使导体图案的表面暴露，并且，在沿厚度方向进行投影时第2开口部的至少一部分与第1开口部重叠。导体图案的厚度方向的另一侧的表面的经由第1开口部暴露的部分构成为第1端子部，导体图案的厚度方向的一侧的表面的经由第2开口部暴露的部分构成为第2端子部。金属支承层包括第3开口部和增强部，第3开口部使第1端子部和第1绝缘层的覆盖与第1端子部相连续的导体图案的覆盖部分暴露，增强部配置于覆盖部分的厚度方向的另一侧的表面并以自金属支承层连续的方式设置。

Description

配线电路基板
技术领域
本发明涉及一种配线电路基板，详细而言，本发明涉及一种适合用作带电路的悬挂基板的配线电路基板。
背景技术
通常，在用于电子·电气设备等中的配线电路基板上形成有用于与外部端子相连接的端子部。
近年来，为了应对电子·电气设备的高密度化和小型化，正在普及端子部不是仅形成在导体图案的单面、在该导体图案的导电性引线的两面都形成端子部而成的飞线(日文：フライングリード)，例如，公知有在用于硬盘驱动器的带电路的悬挂基板等中使导电性引线的两面暴露而将端子部形成为飞线的情况。并且，对于那样的形成为飞线的端子部，例如，使用超声波接合装置等对该端子部施加超声波振动而使其与外部端子相接合。
然而，由于形成为飞线的端子部的导电性引线的两面暴露，因此，易于传递超声波，适合于基于超声波振动的接合，但存在物理强度较弱，应力容易集中于端子部的端部而断线这样的不良情况。因此，研究了各种能够抑制飞线的断线的带电路的悬挂基板。
例如，提出有一种将弹簧金属突起(日文：ばね金属島)电连接且机械连接于导电性引线的两面暴露而成的飞线区域而增强飞线区域中的导电性引线的磁头悬架(例如参照日本特表2007－537562号公报)。
但是，在日本特表2007－537562号公报所记载的磁头悬架中，由于在飞线区域中的导电性引线上连接有弹簧金属突起，因此，超声波向飞线区域中的导电性引线的传递受到阻碍，从而有时难以利用超声波振动进行接合。
另一方面，若提高超声波接合装置的输出，则能够利用超声波振动来将与弹簧金属突起相连接的导电性引线和外部端子接合，但会存在使超声波接合装置的夹具磨损加剧这样的不良情况。
发明内容
因此，本发明的目的在于，提供一种配线电路基板：能够利用超声波振动来将第1端子部或第2端子部和外部端子可靠地接合，并且能够抑制导体图案的断线。
本发明提供一种配线电路基板，其特征在于，该配线电路基板包括：金属支承层；第1绝缘层，其形成于金属支承层的厚度方向的一侧的表面；导体图案，其形成于第1绝缘层的厚度方向的一侧的表面；以及第2绝缘层，其形成于导体图案的厚度方向的一侧的表面，第1绝缘层具有第1开口部，该第1开口部使导体图案的厚度方向的另一侧的表面自第1绝缘层暴露，第2绝缘层具有第2开口部，该第2开口部配置为：使导体图案的厚度方向的一侧的表面自第2绝缘层暴露，并且，在沿厚度方向进行投影时该第2开口部的至少一部分与第1开口部重叠，导体图案的厚度方向的另一侧的表面的经由第1开口部暴露的部分构成为第1端子部，导体图案的厚度方向的一侧的表面的经由第2开口部暴露的部分构成为第2端子部，金属支承层包括第3开口部和增强部，该第3开口部使第1端子部和第1绝缘层的覆盖与第1端子部相连续的导体图案的覆盖部分暴露，该增强部配置于覆盖部分的厚度方向的另一侧的表面并以自金属支承层连续的方式设置。
采用这样的结构，导体图案具有经由第1开口部暴露的第1端子部和经由第2开口部暴露的第2端子部，第1端子部和第2端子部形成飞线。因此，例如，在利用超声波接合装置等以超声波振动的方式将第1端子部和外部端子接合、或将第2端子部和外部端子接合时，能够在不使超声波接合装置的输出过度增大的情况下将第1端子部和外部端子接合起来、或将第2端子部和外部端子接合起来。也就是说，能够抑制超声波接合装置的夹具的磨损并能够将第1端子部和外部端子可靠地接合起来、或将第2端子部和外部端子可靠地接合起来。
另外，第3开口部使第1端子部和第1绝缘层的覆盖与第1端子部相连续的导体图案的覆盖部分暴露，增强部配置于覆盖部分的厚度方向的另一侧的表面。
因此，增强部能够经由覆盖部分而增强飞线(导体图案)的位于第1开口部的端缘部的部分的物理强度。其结果，即使在第1开口部的端缘部应力集中于飞线，也能够抑制导体图案断线，进而能够谋求提高导体图案的连接可靠性。
因而，能够在不使超声波接合装置的输出过度增大的情况下利用超声波振动将第1端子部和外部端子可靠地接合起来、或将第2端子部和外部端子可靠地接合起来，且能够抑制飞线(导体图案)的断线。
另外，在本发明的配线电路基板中，优选的是，增强部是自第3开口部的端缘朝向第3开口部的内侧突出的突出部。
采用这样的结构，结构简单，并且突出部能够经由覆盖部可靠地增强飞线(导体图案)的位于第1开口部的端缘部的部分。
附图说明
图1是作为本发明的配线电路基板的第1实施方式的带电路的悬挂基板的俯视图。
图2A是图1所示的带电路的悬挂基板的外部连接部的俯视图。图2B是图2A所示的带电路的悬挂基板的外部连接部的仰视图。图2C是图2B所示的外部侧端子的仰视图，是在图2B中被圆包围的部分的放大图。
图3A～图3D是用于说明图1所示的带电路的悬挂基板的制造方法的工序图，是图2C的X－X剖视图，图3A表示准备支承基板的工序，图3B表示形成基底绝缘层的工序，图3C表示形成导体图案的工序，图3D表示形成覆膜的工序。
图4E～图4I是接着图3A～图3D继续说明用于制造图1所示的带电路的悬挂基板的方法的工序图，图4E表示隔着光掩模而对覆膜进行曝光的工序，图4F表示对覆膜进行显影而形成规定图案的覆盖绝缘层的工序，图4G表示在支承基板上形成基板侧开口部的工序，图4H表示在基底绝缘层上形成基底侧开口部的工序，图4I表示在第1端子部和第2端子部上形成镀层的工序。
图5A是作为本发明的配线电路基板的第2实施方式的带电路的悬挂基板的外部侧端子的仰视图。图5B是作为本发明的配线电路基板的第3实施方式的带电路的悬挂基板的外部侧端子的仰视图。
图6A～图6D是用于说明作为本发明的配线电路基板的第4实施方式的带电路的悬挂基板的制造方法的工序图，图6A表示准备支承基板的工序，图6B表示形成基底绝缘层的工序，图6C表示形成导体图案的工序，图6D表示形成覆膜的工序。
图7E～图7H是接着图6A～图6D继续说明用于制造带电路的悬挂基板的方法的工序图，图7E表示隔着光掩模而对覆膜进行曝光的工序，图7F表示对覆膜进行显影而形成规定图案的覆盖绝缘层的工序，图7G表示在支承基板上形成基板侧开口部的工序，图7H表示在基底绝缘层上形成基底侧开口部的工序。
具体实施方式
如图1所示，作为配线电路基板的一个例子的带电路的悬挂基板1安装有硬盘驱动器的磁头(未图示)，以对抗磁头与磁盘相对运动时的气流地在该磁头与磁盘之间保持微小的间隔的方式支承该磁头，该带电路的悬挂基板形成有与其成为一体的、用于将磁头和作为外部电路的读写基板相连接的配线。
带电路的悬挂基板1形成为沿长度方向延伸的俯视大致矩形的平带形状。带电路的悬挂基板1包括：滑撬搭载部2，其配置于带电路的悬挂基板1的长度方向一侧，用于搭载具有磁头(未图示)的滑撬(未图示)；外部连接部3，其配置于带电路的悬挂基板1的长度方向另一侧，用于与读写基板40电连接；以及配线部4，其在滑撬搭载部2与外部连接部3之间沿带电路的悬挂基板1的长度方向延伸。
此外，在以下的说明中，在提及方向时，将设有滑撬搭载部2的一侧(图1中的纸面左侧)作为带电路的悬挂基板1的前侧，将设有外部连接部3的一侧(图1中的纸面右侧)作为带电路的悬挂基板1的后侧。另外，以自前侧看带电路的悬挂基板1时为基准来规定左右，将图1中的纸面上侧作为带电路的悬挂基板1的左侧(宽度方向的一侧)，将图1中的纸面下侧作为带电路的悬挂基板1的右侧(宽度方向的另一侧)。另外，在图1中，将纸面前侧作为带电路的悬挂基板1的上侧(厚度方向的一侧)，将纸面进深侧作为带电路的悬挂基板1的下侧(厚度方向的另一侧)。
也就是说，将带电路的悬挂基板1的长度方向作为前后方向，将带电路的悬挂基板1的宽度方向作为左右方向，将带电路的悬挂基板1的厚度方向作为上下方向。
如图4I所示，这样的带电路的悬挂基板1具有层叠构造，具体而言，带电路的悬挂基板1通过自下侧朝向上侧地依次层叠作为金属支承层的一个例子的支承基板10、作为第1绝缘层的一个例子的基底绝缘层11、导体图案12以及作为第2绝缘层的一个例子的覆盖绝缘层13而形成。
支承基板10由例如不锈钢、42合金、铝、铜－铍以及磷青铜等金属材料形成，优选由不锈钢形成。另外，支承基板10形成为沿前后方向延伸的俯视大致矩形形状的大致平板形状(参照图1)。另外，支承基板10的厚度例如为10μm以上，且例如为50μm以下，优选为25μm以下。
另外，如图2B和图2C所示，支承基板10在与外部连接部3相对应的部分上具有作为第3开口部的一个例子的基板侧开口部15和作为增强部的一个例子的突出部16。
如图2B所示，基板侧开口部15形成于支承基板10的后端部的右侧部分。基板侧开口部15形成为沿前后方向延伸的仰视大致矩形形状，并沿上下方向贯穿支承基板10(参照图4I)。
突出部16与多个外部侧端子7(后述)相对应，并在基板侧开口部15的左右方向两端缘上分别设有多个。具体而言，突出部16以在前后方向上互相隔开等间隔的方式在基板侧开口部15的左端缘和右端缘上分别各并列配置有多个(6个)。另外，设于基板侧开口部15的左端缘的突出部16和设于基板侧开口部15的右端缘的突出部16以在沿左右方向进行投影时对齐的方式配置。
也就是说，相对于每个外部侧端子7都设有左右1对突出部16，多对(6对)突出部16以在前后方向上互相隔开等间隔的方式并列配置。
1对突出部16分别形成为自基板侧开口部15的左右方向端缘朝向基板侧开口部15的内侧突出的仰视大致圆弧形状。也就是说，各突出部16以自支承基板10连续的方式与支承基板10设置成一体。
另外，突出部16的前后方向尺寸C例如为10μm以上，优选为30μm以上，且例如为200μm以下，优选为160μm以下。另外，突出部16的左右方向尺寸D例如为3μm以上，优选为5μm以上，且例如为130μm以下，优选为70μm以下。
此外，在本实施方式中，各突出部16的前后方向尺寸C均形成为相同尺寸，各突出部16的左右方向尺寸D均形成为相同尺寸。
如图4I所示，基底绝缘层11层叠于支承基板10的上表面，在支承基板10的上表面，在基底绝缘层11的要形成导体图案12的部分上形成有规定的图案。基底绝缘层11由例如聚酰亚胺、聚酰胺－酰亚胺、丙烯、聚醚腈、聚醚砜、聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯、聚氯乙烯等合成树脂等形成。从尺寸热稳定性等观点来看，基底绝缘层11优选由聚酰亚胺形成。另外，基底绝缘层11的厚度例如为2μm～20μm。
另外，如图2B所示，在基底绝缘层11中的与支承基板10的基板侧开口部15相对应的部分上形成有作为第1开口部的一个例子的基底侧开口部18。
基底侧开口部18形成为沿前后方向延伸的仰视大致矩形形状，并沿上下方向贯穿基底绝缘层11(参照图4I)。另外，基底侧开口部18的前后方向尺寸和左右方向尺寸分别形成得比基板侧开口部15的前后方向尺寸和左右方向尺寸短。
并且，基底侧开口部18以在沿上下方向进行投影时基底侧开口部18的投影面全部包含在基板侧开口部15内的方式配置。由此，在沿上下方向进行投影时，在基底侧开口部18的周端缘与基板侧开口部15的周端缘之间划分有基底绝缘层11上的基底侧开口部18的自基板侧开口部15暴露的周端部19(以下，简称作周端部19。)。也就是说，基底侧开口部18的周端部19经由基板侧开口部15而自下侧暴露。
更详细而言，周端部19具有作为右侧的周端部的右侧周端部25、作为左侧的周端部的左侧周端部26(覆盖部分的一个例子)、作为前侧的周端部的前侧周端部以及作为后侧的周端部的后侧周端部。
如图4I所示，右侧周端部25和左侧周端部26分别以与各突出部16的上侧邻接的方式配置于各突出部16的上侧。也就是说，各突出部16配置于所对应的右侧周端部25或左侧周端部26的下表面。
另外，如图2C所示，右侧周端部25和左侧周端部26的左右方向尺寸E相对于突出部16的左右方向尺寸D的比率分别例如为0.8以上，优选为1以上，进一步优选为2以上，特别优选为8以上，且例如为20以下，优选为12以下。
若右侧周端部25和左侧周端部26的左右方向尺寸E相对于突出部16的左右方向尺寸D的比率分别在上述下限值以上，则能够抑制后述的第1端子部20与突出部16相接触，若在上述上限值以下，则能够可靠地确保后述的第1端子部20的暴露面积。
另外，右侧周端部25和左侧周端部26的左右方向尺寸E例如为50μm以上，优选为90μm以上，且例如为150μm以下，优选为110μm以下。
此外，在本实施方式中，右侧周端部25和左侧周端部26的左右方向尺寸E形成为相同尺寸。
如图4I所示，导体图案12层叠于基底绝缘层11的上表面，并由例如铜、镍、金、软钎料或上述材料的合金等导体材料等形成。导体图案12优选由铜形成。另外，导体图案12的厚度例如为3μm以上，优选为5μm以上，且例如为30μm以下，优选为20μm以下。
另外，导体图案12以规定的配线电路图案形成于基底绝缘层11的上表面，具体而言，如图1所示，导体图案12包括多个(6个)磁头侧端子6、多个(6个)外部侧端子7以及多条(6条)配线8。
多个磁头侧端子6以在左右方向上互相隔开等间隔的方式并列配置于滑撬搭载部2。磁头侧端子6形成为俯视大致矩形形状(方形接线片)。磁头侧端子6用于与滑撬(未图示)的磁头(未图示)电连接。
如图2A所示，多个外部侧端子7以在前后方向上互相隔开间隔的方式并列配置于外部连接部9。如图2C所示，各外部侧端子7均形成为俯视大致矩形形状(方形接线片)。
另外，外部侧端子7(第1端子部20(后述))的前后方向尺寸A(宽度)相对于突出部16的前后方向尺寸C的比率例如为0.8以上，优选为1以上，且例如为5以下，优选为5以下，进一步优选为3以下。
若外部侧端子7的前后方向尺寸A(宽度)相对于突出部16的前后方向尺寸C的比率在上述下限值以上，则能够谋求增大第1端子部20(后述)的面积，若在上述上限值以下，则能够利用突出部16来可靠地增强导体图案12的位于基底侧开口部18的左右方向端缘部的部分。
另外，外部侧端子7的前后方向尺寸A(宽度)例如为80μm以上，优选为140μm以上，且例如为300μm以下，优选为250μm以下。
另外，第1端子部20(后述)的左右方向尺寸B相对于突出部16的左右方向尺寸D的比率例如为5以上，优选为8以上，进一步优选为10以上，且例如为200以下，优选为60以下，进一步优选为30以下。
若第1端子部20(后述)的左右方向尺寸B相对于突出部16的左右方向尺寸D的比率在上述下限值以上，则能够谋求增大第1端子部20(后述)的面积，若在上述上限值以下，则能够利用突出部16来可靠地增强导体图案12的位于基底侧开口部18的左右方向端缘部的部分。
另外，第1端子部20(后述)的左右方向尺寸B例如为300μm以上，优选为460μm以上，且例如为2000μm以下，优选为1000μm以下。
另外，如图2B所示，多个外部侧端子7之间的间隔设定为，相对于外部侧端子7的前后方向尺寸A的比率例如为0.8以上，优选为1以上，且例如为4以下，优选为3以下。
若多个外部侧端子7之间的间隔相对于外部侧端子7的前后方向尺寸A的比率在上述下限值以上，则能够抑制彼此相邻的外部侧端子7的短路，若在上述上限值以下，则能够谋求提高各外部侧端子7的第1端子部20与外部端子(未图示)之间的连接可靠性。
另外，各外部侧端子7以自下侧看时在左右方向上跨越基底侧开口部18且与所对应的1对突出部16相重叠的方式配置。另外，各外部侧端子7的前后方向中央部分和所对应的1对突出部16的前后方向中央部分在上下方向上大致对齐。
由此，外部侧端子7的下表面的宽度方向大致中央部分经由基板侧开口部15和基底侧开口部18而自下侧暴露而构成用于与外部端子(未图示)相连接的第1端子部20。也就是说，基板侧开口部15使第1端子部20、基底绝缘层11上的基底侧开口部18的周端部19自下侧暴露，基底侧开口部18使第1端子部20自基底绝缘层11暴露。
另外，如图2A所示，各外部侧端子7的上表面的宽度方向大致中央部分经由覆盖侧开口部27(后述)自上侧暴露而构成用于与外部端子(未图示)相连接的第2端子部21。
也就是说，各外部侧端子7的左右方向中央部分的下表面(第1端子部20)自基板侧开口部15和基底侧开口部18暴露，且各外部侧端子7的左右方向中央部分的上表面(第2端子部21)自覆盖侧开口部27(后述)暴露，由此构成飞线。
此外，外部侧端子7的左端部23自下侧看时由基底绝缘层11上的基底侧开口部18的左侧周端部26和支承基板10上的基板侧开口部15的左侧周端部覆盖，外部侧端子7的右端部22自下侧看时由基底绝缘层11上的基底侧开口部18的右侧周端部25和支承基板10上的基板侧开口部15的右侧周端部覆盖。
另外，如图4I所示，在外部侧端子7的左右方向中央部分(第1端子部20、第2端子部21以及外部侧端子7的与第1端子部20、第2端子部21相连续的两侧面)设有镀层24。
镀层24由例如镍、金等形成，镀层24的厚度例如为0.05μm以上，优选为0.1μm以上，且例如为5μm以下，优选为3μm以下。另外，镀层24既可以由单个镀层形成，也可以由多个镀层层叠而形成。
并且，如图1所示，第1端子部20和读写基板40的外部端子(未图示)电连接、或第2端子部21和读写基板40的外部端子(未图示)电连接。
多条配线8以将多个磁头侧端子6和多个外部侧端子7相连接的方式设置。详细而言，多条配线8以在左右方向上互相隔开间隔的方式并列配置于配线部4，并以沿前后方向延伸的方式形成。并且，配线8在滑撬搭载部2中向左右方向两外侧鼓出，之后向前侧延伸，之后，向左右方向内侧延伸，然后向后侧折回，配线8的后端部与磁头侧端子6的前端部相连接。另外，配线8在外部连接部9中向右侧弯曲，之后，配线8的右端部与外部侧端子7的左端部23相连接(参照图2B和图2C)。此外，配线8形成为宽度窄于磁头侧端子6的宽度和外部侧端子7的宽度。
如图4I所示，覆盖绝缘层13以自上侧覆盖导体图案12的方式层叠于基底绝缘层11的上表面。
覆盖绝缘层13由与基底绝缘层11相同的合成树脂形成，优选由聚酰亚胺形成。覆盖绝缘层13的厚度例如为2μm～20μm。
另外，在覆盖绝缘层13上形成有用于使磁头侧端子6自上侧暴露的磁头侧端子暴露口(未图示)和如图2A所示那样作为用于使外部侧端子7的第2端子部21自上侧暴露的第2开口部的一个例子的覆盖侧开口部27。
覆盖侧开口部27形成为与基底侧开口部18大致相同的形状和尺寸，并以在沿上下方向进行投影时与基底侧开口部18对齐的方式在上下方向上贯穿覆盖绝缘层13地形成于覆盖绝缘层13的后端部的右侧部分。
由此，覆盖绝缘层13形成于导体图案12的配线8的上表面并使多个磁头侧端子6和多个外部侧端子7(第2端子部21)分别暴露。
接下来，参照图3A～图4I说明这样的带电路的悬挂基板1的制造方法。
在带电路的悬挂基板1的制造方法中，首先，如图3A所示，准备支承基板10。
接着，如图3B所示，在支承基板10的上表面上以规定图案形成基底绝缘层11。
为了在支承基板10的上表面上形成基底绝缘层11，例如，在支承基板10的上表面上涂敷作为基底绝缘层11的材料的感光性的合成树脂的溶液(清漆)并使该溶液(清漆)干燥，从而形成感光性的基底覆膜。接着，隔着未图示光掩模对感光性的基底覆膜进行曝光。光掩模的图案包括遮光部分和光全透过部分，光掩模配置为光全透过部分与基底覆膜上的要形成基底绝缘层11的部分相对，遮光部分与基底覆膜上的不形成基底绝缘层11的部分相对。之后，对曝光后的基底覆膜进行显影，并对显影后的基底覆膜进行加热固化。
由此，在支承基板10的上表面上以规定图案形成基底绝缘层11。
接着，在基底绝缘层11的上表面上如图3C所示那样形成导体图案12。
为了在基底绝缘层11的上表面上形成导体图案12，使用例如减去法、添加法等公知的图案形成法来将导体图案12形成于基底绝缘层11的上表面即可，优选使用添加法。
由此，在基底绝缘层11的上表面上形成包括多个磁头侧端子6、多个外部侧端子7以及多条配线8在内的导体图案12(参照图1)。
此外，从抑制导体图案12向覆盖绝缘层13扩散的观点考虑，优选导体图案12被镀层(例如镀镍层)覆盖。像这样利用镀层来覆盖导体图案12，例如可以使用电解电镀和非电解镀中的任意一种方法，优选使用非电解镀。
接着，将具有覆盖侧开口部27和磁头侧端子暴露口(未图示)的覆盖绝缘层13如图4F所示那样形成于基底绝缘层11的上表面。
为了将这样的覆盖绝缘层13形成于基底绝缘层11的上表面，例如，首先，如图3D所示，将作为覆盖绝缘层13的材料的感光性的合成树脂(清漆)涂敷在导体图案12和基底绝缘层11的上表面上并使该感光性的合成树脂(清漆)干燥，从而形成感光性的覆膜29。
接着，如图4E所示，将光掩模(未图示)自上侧以彼此隔开间隔的方式且与覆膜29上的要形成覆盖侧开口部27的部分和覆膜29上的要形成磁头侧端子暴露口(未图示)的部分分别相对的方式配置于上述各部分。
之后，隔着光掩模(未图示)对感光性的覆膜29进行曝光、显影，之后，对其进行加热固化。
由此，如图4F所示，在基底绝缘层11的上表面上形成具有磁头侧端子暴露口(未图示)和覆盖侧开口部27的覆盖绝缘层13。
这样一来，导体图案12的外部侧端子7的第2端子部21经由覆盖绝缘层13的覆盖侧开口部27而自上侧暴露，且导体图案12的磁头侧端子6经由磁头侧端子暴露口(未图示)而自上侧暴露。另外，导体图案12的多条配线8被覆盖绝缘层13覆盖。
接着，如图4G所示，去除支承基板10的局部，从而在支承基板10上形成基板侧开口部15和多个突出部16。
为了形成基板侧开口部15和多个突出部16，能够使用例如干蚀刻(例如，等离子体蚀刻)、湿蚀刻(例如，化学蚀刻)等蚀刻法、例如钻头穿孔、激光加工等，优选使用湿蚀刻。
由此，在支承基板10上形成有基板侧开口部15和多个突出部16。
接着，在基底绝缘层11的下表面的经由基板侧开口部15暴露的部分形成抗蚀涂层(未图示)。抗蚀涂层(未图示)以自下侧看沿着基底绝缘层11上的基底侧开口部18的周端缘包围基底绝缘层11的要形成基底侧开口部18的部分的方式沿着基板侧开口部15和多个突出部16的端缘配置。
接着，如图4H所示，利用例如湿蚀刻(例如，化学蚀刻)等上述蚀刻法来去除基底绝缘层11的自抗蚀涂层(未图示)暴露的部分(要形成基底侧开口部18的部分)。
此外，在湿蚀刻过程中，支承基板10和抗蚀涂层(未图示)这两者将基底绝缘层11中的除了要形成基底侧开口部18的部分以外的部分遮蔽，而阻止对基底绝缘层11(基底侧开口部18的周端部19)进行不期望的蚀刻。
由此，在基底绝缘层11上形成基底侧开口部18，导体图案12的外部侧端子7的第1端子部20经由基底侧开口部18而自下侧暴露。另外，基底绝缘层11上的基底侧开口部18的周端部19经由基板侧开口部15而自下侧暴露。
接着，如图4I所示，在外部侧端子7的第1端子部20和第2端子部21上分别形成镀层24。
在形成镀层24时，可以使用电解电镀和非电解镀中的任意一种方法，优选使用电解电镀。
由此，在第1端子部20和第2端子部21的各自的表面上形成有镀层24。
通过以上方法，完成带电路的悬挂基板1的制造。
在这样的带电路的悬挂基板1中，导体图案12具有经由基底侧开口部18暴露的第1端子部20和经由覆盖侧开口部27暴露的第2端子部21，第1端子部20和第2端子部21形成飞线。因此，例如，在利用公知的超声波接合装置等来以超声波振动的方式将第1端子部20和读写基板40的外部端子(未图示)接合、或者将第2端子部21和读写基板40的外部端子(未图示)接合时，能够在不使超声波接合装置的输出过度增大的情况下将第1端子部20和外部端子(未图示)接合、或者将第2端子部21和外部端子(未图示)接合起来。
更具体而言，超声波接合装置的振荡频率例如为40kHz以上，优选为60kHz以上，且例如为100kHz以下，优选为70kHz以下，超声波接合装置的最大振幅例如为0.2μm以上，优选为0.5μm以上，且例如为3μm以下，优选为2μm以下，超声波接合装置的额定输出例如为1W以上，优选为2W以上，且例如为5W以下，优选为3.5W以下。
另外，作为接合条件，加压载荷例如为0.5N以上，优选为1N以上，且例如为3N以下，优选为2N以下，振动时间例如为100msec以上，优选为200msec以上，且例如为600msec以下，优选为400msec以下。
另外，基板侧开口部15使第1端子部20和基底侧开口部18的将外部侧端子7的与第1端子部20相连续的左端部23覆盖的左侧周端部26暴露，突出部16配置于左侧周端部26的下表面(厚度方向的另一侧的表面)。
因此，突出部16能够经由基底侧开口部18的左侧周端部26增强飞线(导体图案12)的位于基底侧开口部18的端缘部的部分的物理强度。另外，例如，在利用超声波振动来将第1端子部20和读写基板40的外部端子(未图示)接合、或者将第2端子部21和读写基板40的外部端子(未图示)接合的情况下等，若力作用于带电路的悬挂基板1的导体图案12，则应力会集中于外部侧端子7的位于突出部16的上侧的左端部23，能够抑制在基底侧开口部18的端缘部应力集中于飞线。
其结果，能够抑制导体图案12在基底侧开口部18的端缘部断线，进而能够谋求提高导体图案12的连接可靠性。
因而，能够在不使超声波接合装置的输出过度增大的情况下利用超声波振动来将第1端子部20和外部端子(未图示)接合、或者将第2端子部21和外部端子(未图示)接合，且能够抑制飞线(导体图案12)的断线。
在基底侧开口部18的端缘部，若在外部侧端子7上设置宽度(在带电路的悬挂基板1的前后方向上的尺寸)扩大的宽幅部分，则能够增强导体图案12的位于基底侧开口部18的端缘部的部分的物理强度。但是，若在外部侧端子7上设置宽幅部分，则会使彼此相邻的外部侧端子7的宽幅部分的之间的间隔变短，从而有时会使彼此相邻的外部侧端子7短路。另一方面，为了抑制短路，若增大彼此相邻的外部侧端子7的间隔，则存在会使带电路的悬挂基板1大型化这样的不良情况，另外，为了抑制短路，若使外部侧端子7的宽度(前后方向长度)变短，则会降低多个外部侧端子7的端子部(第1端子部20和第2端子部21)的暴露面积，从而存在使多个外部侧端子7的端子部(第1端子部20和第2端子部21)与外部端子(未图示)之间的连接可靠性降低这样的不良情况。
对于上述问题，若采用带电路的悬挂基板1，则能够在不在外部侧端子7上设置宽幅部分的情况下增强飞线(导体图案12)的位于基底侧开口部18的端缘部的部分的物理强度，因此能够在不增加彼此相邻的外部侧端子7的间隔和/或不减小外部侧端子7的宽度(前后方向长度)的情况下抑制彼此相邻的外部侧端子7之间的短路。因此，能够谋求提高飞线(导体图案12)的位于基底侧开口部18的端缘部的部分的物理强度，并能够谋求带电路的悬挂基板1的小型化，并且，能够确保多个外部侧端子7的端子部(第1端子部20和第2端子部21)与外部端子(未图示)之间的连接可靠性。
另外，由于突出部16自基板侧开口部15的左右方向端缘朝向基板侧开口部15的内侧突出，因此，结构简单，且突出部16能够经由基底侧开口部18的周端部19而可靠地增强飞线(导体图案12)的位于基底侧开口部18的端缘部的部分。
接下来，说明带电路的悬挂基板1的第2实施方式和第3实施方式。此外，在第2实施方式和第3实施方式中，对于与上述各部分相对应的构件，标注相同的附图标记而省略其详细的说明。
在上述第1实施方式中，各突出部16形成为自基板侧开口部15的左右方向端缘朝向基板侧开口部15的内侧突出的仰视大致圆弧形状，但突出部16的形状并不受特别限定。
例如，在本发明的第2实施方式中，突出部16如图5A所示那样形成为自基板侧开口部15的左右方向两端缘分别朝向基板侧开口部15的内侧突出的仰视大致三角形状，在本发明的第3实施方式中，突出部16如图5B所示那样形成为自基板侧开口部15的左右方向两端缘分别朝向基板侧开口部15的内侧突出的仰视大致矩形形状。
采用上述第2实施方式和第3实施方式，也能够发挥与上述第1实施方式相同的作用效果。
接下来，说明带电路的悬挂基板1的第4实施方式。此外，第4实施方式中，对于与上述各部分相对应的构件，标注相同的附图标记而省略其详细的说明。
在上述第1实施方式中，如图4I所示，飞线(第1端子部20和第2端子部21)形成为平坦状，而在第4实施方式中，如图7H所示，飞线(第1端子部20和第2端子部21)形成为台阶状。
详细而言，在各外部侧端子7上以如下方式形成有台阶部32：各外部侧端子7的与第1端子部20和第2端子部21相对应的部分、即左右方向大致中央部分比除此以外的部分(右端部22和左端部23)低一个台阶。由此，在第2端子部21形成有朝向下方凹入的端子凹部34。
另外，在基底绝缘层11中，以与外部侧端子7的台阶部32相对应的方式设有延长部35。延长部35以自基底侧开口部18的左右方向两端缘的各个上半部分起朝向基底侧开口部18的内侧地向左右方向内侧突出的方式形成。
接下来，参照图6A～图7H说明作为第4实施方式的带电路的悬挂基板1的制造方法。此外，对于与作为第1实施方式的带电路的悬挂基板1的制造方法(以下，称作上述制造方法。)相同的部分，省略其说明。
为了制造作为第4实施方式的带电路的悬挂基板1，如图6A和图6B所示，首先，准备支承基板10(参照图6A)，之后，在支承基板10的上表面上形成具有基底凹部33的基底绝缘层11(参照图6B)。
为了形成具有基底凹部33的基底绝缘层11，例如，与上述制造方法同样地，在形成感光性的基底覆膜之后，隔着未图示灰度曝光用光掩模对感光性的基底覆膜曝光。灰度曝光用光掩模为包括遮光部分、光半透过部分以及光全透过部分的规定图案，灰度曝光用光掩模配置为光全透过部分与基底覆膜上的要形成基底绝缘层11的部分相对，光半透过部分与基底覆膜上的要形成基底凹部33的部分相对，遮光部分与基底覆膜上的不形成基底绝缘层11的部分相对。之后，对基底覆膜进行显影和固化，从而形成具有基底凹部33的基底绝缘层11。
另外，也可以是，为了形成具有基底凹部33的基底绝缘层11，例如，将上述合成树脂的溶液(清漆)均匀地涂敷在支承基板10的整个上表面上，在将其干燥和固化之后，利用蚀刻等来形成基底凹部33。
接着，如图6C所示，在具有基底凹部33的基底绝缘层11的上表面上，利用上述公知的图案形成法、优选利用添加法来形成导体图案12。
由此，在基底绝缘层11的上表面上形成包括多个磁头侧端子6、多个外部侧端子7以及多条配线8在内的导体图案12(参照图1)，在各外部侧端子7上形成有台阶部32。
接着，如图7E和图7F所示，将具有覆盖侧开口部27和磁头侧端子暴露口(未图示)的覆盖绝缘层13与上述制造方法同样地形成于基底绝缘层11的上表面。这样一来，使第2端子部21的端子凹部34经由覆盖绝缘层13的覆盖侧开口部27而自上侧暴露。
接着，如图7G所示，利用例如上述蚀刻法、优选利用湿蚀刻将支承基板10的局部去除，从而在支承基板10上形成基板侧开口部15和多个突出部16。
接着，如图7H所示，在基底绝缘层11上形成基底侧开口部18。
为了基底绝缘层11上形成基底侧开口部18，与上述制造方法同样地配置抗蚀涂层(未图示)。然后，利用例如上述蚀刻法、优选利用干蚀刻(例如，等离子体蚀刻)将基底绝缘层11的自抗蚀涂层(未图示)暴露的部分的下半部分(要形成基底侧开口部18的部分)以残留有基底绝缘层11的延长部35的方式去除，直到使外部侧端子7的第1端子部20暴露为止。
由此，在基底绝缘层11的下半部分上形成有基底侧开口部18，并在基底绝缘层11的上半部分形成有延长部35。另外，延长部35和第1端子部20在左右方向上邻接，延长部35的下表面和第1端子部20大致齐平。
此外，在第4实施方式中，如图7H所示，周端部19的右侧周端部25和左侧周端部26的左右方向尺寸E和突出部16的左右方向尺寸D形成为大致相同长度。
接着，根据需要，在第1端子部20和第2端子部21的表面上与上述制造方法同样地形成未图示的镀层。
由此，完成第4实施方式的带电路的悬挂基板1的制造。
采用这样的第4实施方式，也能够发挥与上述第1实施方式相同的作用效果。
实施例
以下，示出实施例和比较例来进一步具体地说明本发明，但本发明并不限定于实施例。此外，实施例中的尺寸等数值能够替换成记载在上述第1实施方式～第3实施方式中的对应部位的上限值或下限值。
实施例1
准备了由不锈钢构成的厚度为18μm的沿前后方向延伸的平带状的支承基板(参照图3A)。
接着，在支承基板的上表面上涂敷感光性的聚酰亚胺树脂前体的溶液(清漆)并使其干燥，从而形成感光性的基底覆膜，并隔着未图示的光掩模对感光性的基底覆膜进行曝光。光掩模的图案包括遮光部分和光全透过部分，光掩模配置为光全透过部分与基底覆膜上的要形成基底绝缘层的部分相对，遮光部分与基底覆膜上的不形成基底绝缘层的部分相对。之后，对曝光后的基底覆膜进行显影，并对其进行加热固化，由此，形成了由聚酰亚胺构成的基底绝缘层(参照图3B)。此时，基底绝缘层的厚度为10μm。
接着，利用溅射蒸镀法将厚度为的铬薄膜形成于基底绝缘层的上表面。接着，以导体图案(磁头侧端子、外部侧端子以及配线)的翻转图案在铬薄膜上表面上形成抗镀层。
接着，利用电解镀铜将厚度为10μm的导体图案(磁头侧端子、外部侧端子以及配线)形成于铬薄膜的上表面中的自抗镀层暴露的部分(参照图3C)。
此外，在实施例1中，如图2C和表1所示，外部侧端子(第1端子部)的前后方向尺寸A(在表1中称作尺寸A。)为180μm，第1端子部的左右方向尺寸B(在表1中称作尺寸B。)为600μm。另外，多个外部侧端子之间的前后方向间隔为500μm。
接着，利用蚀刻去除抗镀层。接着，利用湿蚀刻将铬薄膜的自导体图案(磁头侧端子、外部侧端子以及配线)暴露的部分去除。
接着，将感光性的聚酰亚胺树脂前体的溶液(清漆)涂敷在导体图案和基底绝缘层的上表面上而形成感光性的覆膜(参照图3D)。
之后，将光掩模以彼此隔开间隔的方式且与基底覆膜上的要形成覆盖侧开口部的部分和基底覆膜上的要形成磁头侧端子暴露口(未图示)的部分分别相对的方式自上侧配置于上述各部分上，并隔着光掩模对覆膜进行曝光(参照图4E)。
然后，对覆膜进行显影，之后对覆膜进行加热固化，从而在基底绝缘层的上表面上形成由聚酰亚胺构成的、具有覆盖侧开口部和磁头侧端子暴露口(未图示)的覆盖绝缘层(参照图4F)。此外，覆盖绝缘层的厚度为4μm。
接着，利用湿蚀刻去除支承基板的位于外部连接部中的部分的局部，从而形成支承基板侧开口部和多个突出部(参照图4G)。
此外，各突出部形成为自基板侧开口部的左右方向端缘朝向基板侧开口部的内侧突出的仰视大致圆弧形状。
另外，在实施例1中，如图2C和表1所示，各突出部的前后方向尺寸C(在表1中称作尺寸C。)为140μm，各突出部的左右方向尺寸D(在表1中称作尺寸D。)为40μm。
接着，在基底绝缘层的下表面的经由基板侧开口部暴露的部分形成抗蚀涂层。抗蚀涂层以自下侧看包围基底绝缘层的要形成基底侧开口部的部分的方式沿着基板侧开口部和多个突出部的端缘配置。
接着，在利用湿蚀刻去除基底绝缘层的自抗蚀涂层暴露的部分(要形成基底侧开口部的部分)之后，去除了抗蚀涂层(参照图4H)。
由此，在基底绝缘层形成有基底侧开口部，导体图案的外部侧端子的第1端子部经由基底侧开口部而自下侧暴露。也就是说，由第1端子部和第2端子部形成了飞线。
另外，基底绝缘层上的基底侧开口部的周端部经由基板侧开口部而自下侧暴露(参照图2B)。
此外，在实施例1中，如图2C和表1所示，基底侧开口部的周端部的右侧周端部和左侧周端部的各自的左右方向尺寸E(在表1中称作尺寸E。)为100μm。
接着，利用电解镀镍和电解镀金将厚度0.35μm的镀镍层和厚度2.5μm的镀金层依次形成于第1端子部和第2端子部的表面、以及外部侧端子的与第1端子部和第2端子部的表面相连续的两侧面(参照图4I)。
由此，制得带电路的悬挂基板(参照图4I)。
实施例2
在上述各工序中，如表1所示，除了使各突出部的前后方向尺寸C形成为40μm这点和使各突出部的左右方向尺寸D形成为10μm这点以外，以与实施例1相同的方法制得带电路的悬挂基板(参照图2C和图4I)。
实施例3
在上述各工序中，如表1所示，除了使外部侧端子(第1端子部)的前后方向尺寸A形成为240μm这点、使第1端子部的左右方向尺寸B形成为480μm这点以及使各突出部的左右方向尺寸D形成为60μm这点以外，以与实施例1相同的方法制得带电路的悬挂基板(参照图2C和图4I)。
实施例4
在上述各工序中，如表1所示，除了使外部侧端子(第1端子部)的前后方向尺寸A形成为240μm这点、使第1端子部的左右方向尺寸B形成为480μm这点、使各突出部的前后方向尺寸C形成为150μm这点、以及使各突出部的左右方向尺寸D形成为10μm这点以外，以与实施例1相同的方法制得带电路的悬挂基板(参照图2C和图4I)。
实施例5
在上述各工序中，除了使各突出部形成为分别自基板侧开口部的左右方向两端缘朝向基板侧开口部的内侧突出的仰视大致三角形状这点、以及如表1所示那样使各突出部的前后方向尺寸C形成为150μm这点和使各突出部的左右方向尺寸D形成为45μm这点以外，以与实施例1相同的方法制得带电路的悬挂基板(参照图5A)。
实施例6
在上述各工序中，除了使各突出部形成为分别自基板侧开口部的左右方向两端缘朝向基板侧开口部的内侧突出的仰视大致矩形形状这点、以及如表1所示那样使各突出部的前后方向尺寸C形成为40μm这点和使各突出部的左右方向尺寸D形成为40μm这点以外，以与实施例1相同的方法制得带电路的悬挂基板(参照图5B)。
比较例1
在上述各工序中，除了没有形成多个突出部这点以外，以与实施例1相同的方法制得带电路的悬挂基板。
比较例2
在上述各工序中，除了没有形成多个突出部这点、使外部侧端子的前后方向尺寸A形成为240μm这点以及使第1端子部的左右方向尺寸B形成为480μm这点以外，以与实施例1相同的方法制得带电路的悬挂基板。
评价
在将由实施例1～实施例6、比较例1和比较例2制得的带电路的悬挂基板的支承基板固定了的状态下自与支承基板垂直的方向对支承基板的整个下表面施加恒定的压力(0.5MPa)，并目视确认了飞线(第1端子部和第2端子部)的变形。将其结果表示在表1中。
此外，将看到飞线(第1端子部和第2端子部)产生变形的情况评价为×，将没有看到飞线(第1端子部和第2端子部)产生变形的情况评价为○。将其结果表示在表1中。
表1
尺寸A(μm) 尺寸B(μm) 尺寸C(μm) 尺寸D(μm) 尺寸E(μm) 变形评价
实施例1 180 600 140 40 100 ○
实施例2 180 600 40 10 100 ○
实施例3 240 480 140 60 100 ○
实施例4 240 480 150 10 100 ○
实施例5 180 600 150 45 100 ○
实施例6 180 600 40 40 100 ○
比较例1 180 600 - - 100 ×
比较例2 240 480 - - 100 ×
另外，作为本发明的例示的实施方式提供了上述说明，但是上述说明只不过是例示，不能进行限定性的解释。对于本领域的技术人员来说显而易见的本发明的变形例包含在权利要求书中。

Claims (2)

1.一种配线电路基板，其特征在于，
该配线电路基板包括：
金属支承层；
第1绝缘层，其形成于上述金属支承层的厚度方向的一侧的表面；
导体图案，其形成于上述第1绝缘层的上述厚度方向的一侧的表面；以及
第2绝缘层，其形成于上述导体图案的上述厚度方向的一侧的表面，
上述第1绝缘层具有第1开口部，该第1开口部使上述导体图案的上述厚度方向的另一侧的表面自上述第1绝缘层暴露，
上述第2绝缘层具有第2开口部，该第2开口部配置为：使上述导体图案的上述厚度方向的一侧的表面自上述第2绝缘层暴露，并且，在沿上述厚度方向进行投影时该第2开口部的至少一部分与上述第1开口部重叠，
上述导体图案的上述厚度方向的另一侧的表面的经由上述第1开口部暴露的部分构成为第1端子部，上述导体图案的上述厚度方向的一侧的表面的经由上述第2开口部暴露的部分构成为第2端子部，
上述金属支承层包括第3开口部和增强部，该第3开口部使上述第1端子部和上述第1绝缘层的覆盖与上述第1端子部相连续的上述导体图案的覆盖部分暴露，该增强部配置于上述覆盖部分的上述厚度方向的另一侧的表面并以自上述金属支承层连续的方式设置。
2.根据权利要求1所述的配线电路基板，其特征在于，
上述增强部是自上述第3开口部的端缘朝向上述第3开口部的内侧突出的突出部。
CN201410230995.0A 2013-05-28 2014-05-28 配线电路基板 Active CN104219872B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013112253A JP6169894B2 (ja) 2013-05-28 2013-05-28 配線回路基板
JP2013-112253 2013-05-28

Publications (2)

Publication Number Publication Date
CN104219872A true CN104219872A (zh) 2014-12-17
CN104219872B CN104219872B (zh) 2018-09-11

Family

ID=51983835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410230995.0A Active CN104219872B (zh) 2013-05-28 2014-05-28 配线电路基板

Country Status (3)

Country Link
US (1) US9295156B2 (zh)
JP (1) JP6169894B2 (zh)
CN (1) CN104219872B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105979700A (zh) * 2015-03-10 2016-09-28 日东电工株式会社 带电路的悬挂基板和其制造方法
CN108024442A (zh) * 2016-11-02 2018-05-11 日东电工株式会社 布线电路基板及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101416159B1 (ko) * 2013-09-06 2014-07-14 주식회사 기가레인 접촉 패드를 구비하는 인쇄회로기판
JP6280828B2 (ja) * 2014-07-07 2018-02-14 日東電工株式会社 回路付サスペンション基板
WO2017154642A1 (ja) * 2016-03-11 2017-09-14 本田技研工業株式会社 電子回路基板および超音波接合方法
JP7225150B2 (ja) 2020-03-06 2023-02-20 株式会社東芝 サスペンションアッセンブリおよびディスク装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076928A (ja) * 2003-08-08 2009-04-09 Ngk Spark Plug Co Ltd 配線基板の製造方法
US20090151994A1 (en) * 2007-11-21 2009-06-18 Nitto Denko Corporation Wired circuit board
JP2011165850A (ja) * 2010-02-09 2011-08-25 Fujikura Ltd 基板吸着装置及び基板吸着方法
CN102686023A (zh) * 2011-02-21 2012-09-19 日东电工株式会社 配线电路基板及其制造方法
CN102890938A (zh) * 2011-07-21 2013-01-23 日东电工株式会社 布线电路基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3692314B2 (ja) * 2001-07-17 2005-09-07 日東電工株式会社 配線回路基板
JP4028477B2 (ja) * 2003-12-04 2007-12-26 日東電工株式会社 回路付サスペンション基板およびその製造方法
JP2007537562A (ja) 2004-05-14 2007-12-20 ハッチンソン テクノロジー インコーポレーティッド サスペンションアセンブリ用貴金属導電性リードの作製方法
JP4919727B2 (ja) * 2006-08-04 2012-04-18 日東電工株式会社 配線回路基板
JP2009259315A (ja) * 2008-04-14 2009-11-05 Nitto Denko Corp 回路付サスペンション基板およびその製造方法
JP2009259357A (ja) * 2008-04-18 2009-11-05 Nitto Denko Corp 回路付サスペンション基板の製造方法
JP2011198402A (ja) * 2010-03-18 2011-10-06 Dainippon Printing Co Ltd サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
JP5781773B2 (ja) * 2011-01-12 2015-09-24 日東電工株式会社 回路付サスペンション基板
JP5670224B2 (ja) * 2011-03-03 2015-02-18 日本発條株式会社 フレキシャ及びこれを備えたヘッドサスペンション
US9301406B2 (en) * 2011-10-27 2016-03-29 Nitto Denko Corporation Wired circuit board
JP5084944B1 (ja) * 2011-11-28 2012-11-28 日東電工株式会社 配線回路基板
JP5972668B2 (ja) * 2012-05-29 2016-08-17 日東電工株式会社 配線回路基板およびその製造方法
JP2013251291A (ja) * 2012-05-30 2013-12-12 Nitto Denko Corp 配線回路基板およびその製造方法
JP6024225B2 (ja) * 2012-06-08 2016-11-09 大日本印刷株式会社 サスペンション用フレキシャー基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076928A (ja) * 2003-08-08 2009-04-09 Ngk Spark Plug Co Ltd 配線基板の製造方法
US20090151994A1 (en) * 2007-11-21 2009-06-18 Nitto Denko Corporation Wired circuit board
JP2011165850A (ja) * 2010-02-09 2011-08-25 Fujikura Ltd 基板吸着装置及び基板吸着方法
CN102686023A (zh) * 2011-02-21 2012-09-19 日东电工株式会社 配线电路基板及其制造方法
CN102890938A (zh) * 2011-07-21 2013-01-23 日东电工株式会社 布线电路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105979700A (zh) * 2015-03-10 2016-09-28 日东电工株式会社 带电路的悬挂基板和其制造方法
CN108024442A (zh) * 2016-11-02 2018-05-11 日东电工株式会社 布线电路基板及其制造方法
CN108024442B (zh) * 2016-11-02 2022-05-24 日东电工株式会社 布线电路基板及其制造方法

Also Published As

Publication number Publication date
JP2014232779A (ja) 2014-12-11
JP6169894B2 (ja) 2017-07-26
US20140353007A1 (en) 2014-12-04
US9295156B2 (en) 2016-03-22
CN104219872B (zh) 2018-09-11

Similar Documents

Publication Publication Date Title
CN104219872A (zh) 配线电路基板
JP4762734B2 (ja) 配線回路基板集合体シートおよびその製造方法
US8677617B2 (en) Printed circuit board edge connector
JP2007250662A (ja) 配線回路基板および配線回路基板の接続構造
US10531569B2 (en) Printed circuit board and method of fabricating the same
US9788437B2 (en) Method for manufacturing printed circuit board with etching process to partially remove conductive layer
JP2015518229A (ja) ディスクドライブのヘッドサスペンションのフレクシャ用接地形体
JP6460882B2 (ja) 配線回路基板およびその製造方法
CN1976556B (zh) 配线电路基板
CN104703390B (zh) 电路板及其制作方法
JP2011134681A (ja) オス型コネクタブロック及びメス型コネクタブロック及びコネクタ
JP6484073B2 (ja) 回路付サスペンション基板
JP4394432B2 (ja) 配線回路基板保持シートの製造方法
CN108024442B (zh) 布线电路基板及其制造方法
US9655242B2 (en) Printed wiring board
CN101340773B (zh) 布线电路基板及其制造方法
CN103841772A (zh) 布线电路基板及其制造方法
US8658903B2 (en) Wired circuit board
JP2006100301A (ja) 配線回路基板装置および接続構造
JP2007317900A (ja) 配線回路基板およびその製造方法
KR102088323B1 (ko) 인쇄회로기판의 결합구조
US9337559B2 (en) Printed circuit board, method of manufacturing the same and connection terminal
JP5351830B2 (ja) 配線回路基板およびその製造方法
JP5107024B2 (ja) 両面フレキシブルプリント基板
JP2005322946A (ja) プリント配線板の製造方法及びプリント配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant