CN108024442B - 布线电路基板及其制造方法 - Google Patents

布线电路基板及其制造方法 Download PDF

Info

Publication number
CN108024442B
CN108024442B CN201711066323.0A CN201711066323A CN108024442B CN 108024442 B CN108024442 B CN 108024442B CN 201711066323 A CN201711066323 A CN 201711066323A CN 108024442 B CN108024442 B CN 108024442B
Authority
CN
China
Prior art keywords
insulating
conductor
layer
insulating part
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711066323.0A
Other languages
English (en)
Other versions
CN108024442A (zh
Inventor
山内大辅
田边浩之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN108024442A publication Critical patent/CN108024442A/zh
Application granted granted Critical
Publication of CN108024442B publication Critical patent/CN108024442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0278—Rigid circuit boards or rigid supports of circuit boards locally made bendable, e.g. by removal or replacement of material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/484—Integrated arm assemblies, e.g. formed by material deposition or by etching from single piece of metal or by lamination of materials forming a single arm/suspension/head unit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供布线电路基板及其制造方法。布线电路基板包括绝缘层和配置于绝缘层的厚度方向一侧面的导体层。绝缘层连续具有：第1绝缘部；第2绝缘部，其具有比第1绝缘部的厚度薄的厚度；以及第3绝缘部，其配置于第1绝缘部和第2绝缘部之间，并具有自第1绝缘部朝向第2绝缘部逐渐变薄的厚度。导体层连续具有：第1导体部，其配置于第1绝缘部的厚度方向一侧面；以及第2导体部，其配置于第2绝缘部的厚度方向一侧面，并具有比第1导体部的厚度薄的厚度。第1导体部还配置于第2绝缘部和第3绝缘部的厚度方向一侧面，或者，第2导体部还配置于第1绝缘部和第3绝缘部的厚度方向一侧面。

Description

布线电路基板及其制造方法
技术领域
本发明涉及布线电路基板及其制造方法，详细而言，涉及布线电路基板及用于制造该布线电路基板的制造方法。
背景技术
以往，公知带电路的悬挂基板等布线电路基板依次包括绝缘层和布线图案。
例如，从兼顾弯曲性和刚性的观点来看，提案有这样一种带电路的悬挂基板，其包括：绝缘层，其包含厚壁部分和比该厚壁部分薄的薄壁部分；以及布线图案，其形成为在绝缘层的厚壁部分上和薄壁部分上延伸(例如，日本特开2014-127216号公报。)。
另外，在日本特开2014-127216号公报中，在厚壁部分和薄壁部分之间形成有边界部分，边界部分的上表面相对于厚壁部分的上表面和薄壁部分的上表面倾斜。
而且，在日本特开2014-127216号公报中，布线图案在其延伸方向上具有相同厚度。
近年，从兼顾更加优异的弯曲性和优异的刚性的观点来看，除绝缘层以外，还试行了使布线图案具有不同的厚度的方案。
但是，例如，在绝缘层中的边界部分的上表面，若布线图案的厚度变化，则存在有产生布线图案的形状不良的情况。
发明内容
本发明的目的在于提供能够抑制导体层的形状不良、能够兼顾优异的弯曲性和优异的刚性的布线电路基板及其制造方法。
本发明(1)包含一种布线电路基板，该布线电路基板包括：绝缘层；以及导体层，其配置于所述绝缘层的厚度方向一侧面，所述绝缘层连续具有：第1绝缘部；第2绝缘部，其具有比所述第1绝缘部的厚度薄的厚度；以及第3绝缘部，其配置于所述第1绝缘部和所述第2绝缘部之间，并具有自所述第1绝缘部朝向所述第2绝缘部逐渐变薄的厚度，所述导体层连续具有：第1导体部，其配置于所述第1绝缘部的所述厚度方向一侧面；以及第2导体部，其配置于所述第2绝缘部的所述厚度方向一侧面，并具有比所述第1导体部的厚度薄的厚度，所述第1导体部还配置于所述第2绝缘部和所述第3绝缘部的所述厚度方向一侧面，或者，所述第2导体部还配置于所述第1绝缘部和所述第3绝缘部的所述厚度方向一侧面。
在该布线电路基板中，能够由第1绝缘部和与其相对应的第1导体部这两层形成厚壁部分，并且，能够由第2绝缘部和与其相对应的第2导体部这两层形成与厚壁部分相比充分薄的薄壁部分。因此，能够利用厚壁部分和薄壁部分兼顾优异的弯曲性和优异的刚性。
另外，在该布线电路基板中，在第3绝缘部的厚度方向一侧面配置有第1导体部或第2导体部。也就是说，第1导体部和第2导体部的交界不配置于厚度变化的第3绝缘部的厚度方向一侧。因此，能够可靠地形成第1导体部与第2导体部的交界，能够抑制导体层的形状不良。
本发明(2)包含一种布线电路基板的制造方法，该布线电路基板的制造方法包括：第1工序，准备绝缘层；以及第2工序，将导体层配置于所述绝缘层的厚度方向一侧面，所述绝缘层连续具有：第1绝缘部；第2绝缘部，其具有比所述第1绝缘部的厚度薄的厚度；以及第3绝缘部，其配置于所述第1绝缘部和所述第2绝缘部之间，并具有自所述第1绝缘部朝向所述第2绝缘部逐渐变薄的厚度，所述导体层连续具有：第1导体部，其配置于所述第1绝缘部的所述厚度方向一侧面；以及第2导体部，其配置于所述第2绝缘部的所述厚度方向一侧面，并具有比所述第1导体部的厚度薄的厚度，所述第1导体部还配置于所述第2绝缘部和所述第3绝缘部的所述厚度方向一侧面，或者，所述第2导体部还配置于所述第1绝缘部和所述第3绝缘部的所述厚度方向一侧面，所述第2工序包括：第3工序，将具有与所述第2导体部的厚度相同的厚度的第1导体层配置于所述绝缘层的所述厚度方向一侧面；第4工序，将光致抗蚀剂配置于所述第1导体层的所述厚度方向一侧面的整个面；第5工序，通过对所述光致抗蚀剂进行曝光和显影，从而以所述第1导体部的反转图案形成抗镀层；第6工序，利用镀敷在所述第1导体层的自所述抗镀层暴露的所述厚度方向一侧面形成第2导体层，在所述第6工序中，以使所述第1导体层和所述第2导体层的总厚度与所述第1导体部的厚度相同的方式进行镀敷。
在该方法中，在第2工序中，在第3绝缘部的厚度方向一侧面配置第1导体部或第2导体部。也就是说，在第5工序中，不将抗镀层的端缘配置于厚度变化的第3绝缘部的厚度方向一侧，而配置于第1绝缘部或第2绝缘部的厚度方向一侧。因此，在光致抗蚀剂的显影中，能够抑制显影液的滞留的产生，而能够抑制抗镀层的显影残留的形成。其结果，能够可靠地形成第2导体层的端缘，能够抑制导体层的形状不良。
另外，能够由第1绝缘部和与其相对应的第1导体部这两层形成厚壁部分，并且，能够由第2绝缘部和与其相对应的第2导体部这两层形成与厚壁部分相比充分薄的薄壁部分。因此，能够利用厚壁部分和薄壁部分兼顾优异的弯曲性和优异的刚性。
本发明(3)包含一种布线电路基板的制造方法，该布线电路基板的制造方法包括：第1工序，准备绝缘层；以及第2工序，在所述绝缘层的所述厚度方向一侧面形成导体层，所述绝缘层连续具有：第1绝缘部；第2绝缘部，其具有比所述第1绝缘部的厚度薄的厚度；以及第3绝缘部，其配置于所述第1绝缘部和所述第2绝缘部之间，并具有自所述第1绝缘部朝向所述第2绝缘部逐渐变薄的厚度，所述导体层连续具有：第1导体部，其配置于所述第1绝缘部的所述厚度方向一侧面；以及第2导体部，其配置于所述第2绝缘部的所述厚度方向一侧面，并具有比所述第1导体部的厚度薄的厚度，所述第1导体部还配置于所述第2绝缘部和所述第3绝缘部的所述厚度方向一侧面，或者，所述第2导体部还配置于所述第1绝缘部和所述第3绝缘部的所述厚度方向一侧面，所述第2工序包括：第7工序，将具有与所述第1导体部的厚度相同的厚度的第3导体层配置于所述绝缘层的所述厚度方向一侧面；第8工序，在所述第3导体层的所述厚度方向一侧面以与所述第1导体部相同的图案形成抗蚀层；以及第9工序，对所述第3导体层的自所述抗蚀层暴露的所述厚度方向一侧部分进行蚀刻，在所述第9工序中，对所述第3导体层蚀刻从所述第1导体部的厚度中减去所述第2导体部的厚度得到的厚度的量。
在该方法中，在第2工序中，在第3绝缘部的厚度方向一侧面配置第1导体部或第2导体部。也就是说，在第8工序中，不将抗蚀层的端缘配置于厚度变化的第3绝缘部的厚度方向一侧，而配置于第1绝缘部或第2绝缘部的厚度方向一侧。因此，能够抑制蚀刻液的滞留的产生，从而能够在第3导体层中抑制由过度蚀刻而导致的凹部的形成。因此，能够抑制导体层的形状不良。
另外，能够由第1绝缘部和与其相对应的第1导体部这两层形成厚壁部分，并且，能够由第2绝缘部和与其相对应的第2导体部这两层形成与厚壁部分相比充分薄的薄壁部分。因此，能够利用厚壁部分和薄壁部分兼顾优异的弯曲性和优异的刚性。
根据本发明的布线电路基板，能够抑制导体层的形状不良，而且，能够兼顾优异的弯曲性和优异的刚性。
根据本发明的布线电路基板的制造方法，能够抑制导体层的形状不良，而且，能够兼顾优异的弯曲性和优异的刚性。
附图说明
图1表示本发明的布线电路基板的第1实施方式(第2布线部配置于第3基底部和第1基底部的上表面的方式)的局部放大剖视图。
图2A～图2D是图1所示的布线电路基板的制造方法的工序图，图2A表示准备基底绝缘层的第1工序，图2B表示配置第1导体层的第3工序，图2C表示配置光致抗蚀剂的第4工序、以及对光致抗蚀剂进行曝光的工序，图2D表示对光致抗蚀剂进行显影、形成抗镀层的第5工序。
图3E～图3G是接着图2D的、图1所示的布线电路基板的制造方法的工序图，图3E表示利用镀敷形成第2导体层的第6工序，图3F表示去除抗镀层的工序，图3G表示配置覆盖绝缘层的第10工序。
图4表示比较例1和比较例2的布线电路基板的局部放大剖视图。
图5A～图5D是图4所示的比较例1的布线电路基板的制造方法的部分工序图，图5A表示配置光致抗蚀剂的第4工序和对光致抗蚀剂进行曝光的工序，图5B表示对光致抗蚀剂进行显影并形成具有突出部的抗镀层的第5工序，图5C表示利用镀敷形成具有凹部的第2导体层的第6工序，图5D表示去除抗镀层的工序。
图6表示图1所示的布线电路基板的变形例(第1布线部配置于第3基底部和第2基底部的上表面的方式)的局部放大剖视图。
图7A～图7D是图6所示的布线电路基板的制造方法的部分工序图，图7A表示配置光致抗蚀剂的第4工序和对光致抗蚀剂进行曝光的工序，图7B表示对光致抗蚀剂进行显影并形成抗镀层的第5工序，图7C表示利用镀敷形成第2导体层的第6工序，图7D表示去除抗镀层的工序。
图8A～图8C是本发明的布线电路基板的制造方法的第2实施方式的部分工序图，图8A表示配置第3导体层的第7工序，图8B表示配置光致抗蚀剂并进行曝光的工序，图8C表示形成抗蚀层的第8工序。
图9D～图9E是接着图8C的本发明的布线电路基板的制造方法的第2实施方式的部分工序图，图9D表示对第2导体层的自抗蚀层暴露的上侧部分进行蚀刻的第9工序，图9E表示去除抗蚀层的工序。
图10A和图10B是比较例2的布线电路基板的制造方法的部分工序图，图10A表示形成抗蚀层的第8工序，图10B表示对第2导体层进行蚀刻并形成具有第2凹部的导体层的工序。
图11A～图11C是第2实施方式的变形例的部分工序图，图11A表示形成抗蚀层的工序，图11B表示对第2导体层的自抗蚀层暴露的上侧部分进行蚀刻的第9工序，图11C表示去除抗蚀层的工序。
具体实施方式
＜第1实施方式＞
参照图1～图3G依次说明本发明的布线电路基板及其制造方法的第1实施方式。
1.布线电路基板
该布线电路基板1具有沿长度方向(图1中的左右方向)延伸的大致平板形状。如图1所示，布线电路基板1沿上下方向(厚度方向上的一例子)依次包括作为绝缘层的一例子的基底绝缘层2、导体层3以及覆盖绝缘层10。
基底绝缘层2为布线电路基板1中的最下层。基底绝缘层2具有与布线电路基板1的俯视形状相同的俯视形状。另外，基底绝缘层2连续具有第1基底部5、第2基底部6以及第3基底部7，该第1基底部5为配置于长度方向一侧的第1绝缘部的一例子，该第2基底部6为相对于第1基底部5空开间隔地配置于长度方向另一侧的第2绝缘部的一例子，该第3基底部7为配置于第1基底部5和第2基底部6之间的第3绝缘部的一例子。
第1基底部5具有下表面和上表面，该下表面具有与长度方向平行的平坦面，该上表面在厚度方向上与下表面相对并具有与长度方向平行的平坦面。第1基底部5具有相对较厚的厚度T1。厚度T1为第1基底部5的上表面和下表面之间的最短长度。第1基底部5的厚度T1在整个长度方向上相同。以下的厚度依照上述的第1基底部5的厚度T1的定义。对于厚度T1的详细情况，后述进行说明。
第2基底部6具有下表面和上表面，该下表面具有与长度方向平行的平坦面，该上表面在厚度方向上与下表面相对并具有与长度方向平行的平坦面。在沿长度方向投影时，第2基底部6的上表面位于比第1基底部5的上表面靠下的位置。第2基底部6具有比第1基底部5的厚度T1薄的厚度T2(相对较薄的厚度)。第2基底部6的厚度T2在整个长度方向上相同。对于厚度T2的详细情况，后述进行说明。
第3基底部7具有下表面和上表面，该下表面具有与长度方向平行的平坦面，该上表面具有相对于长度方向倾斜的平坦面。第3基底部7中的沿下表面延伸的假想面与沿上表面延伸的假想面相互交叉。另外，第3基底部7的上表面以随着自长度方向一侧朝向另一侧去而向下表面靠近的方式倾斜。
第3基底部7的下表面连结第1基底部5的下表面的长度方向另一端缘和第2基底部6的下表面的长度方向一端缘。第3基底部7的上表面连结第1基底部5的上表面的长度方向另一端缘和第2基底部6的上表面的长度方向一端缘。
第3基底部7具有自第1基底部5朝向第2基底部6逐渐变薄的厚度T。
在俯视时，第3基底部7具有沿着与长度方向和厚度方向正交的宽度方向(图1中未图示，图1中的进深方向)较长地延伸的大致带形状。
基底绝缘层2例如由聚酰亚胺树脂、聚酰胺酰亚胺树脂、丙烯酸树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲酸乙二醇酯树脂、聚萘二甲酸乙二醇酯树脂、聚氯乙烯树脂等合成树脂等绝缘材料形成。
第1基底部5的厚度T1例如为5μm以上，优选为6μm以上，更优选为7μm以上，而且，例如为20μm以下。
第2基底部6的厚度T2薄于第1基底部5的厚度T1，具体而言，例如为9μm以下，优选为8μm以下，更优选为7μm以下，而且，例如为1μm以上。第1基底部5的厚度T1相对于第2基底部6的厚度T2的比(T1/T2)例如为1.1以上，优选为1.3以上，更优选为1.5以上，而且，例如为6以下。
第3基底部7的长度方向长度L1例如为5μm以上，优选为10μm以上，而且，例如为50μm以下，优选为30μm以下。
第3基底部7的上表面与第1基底部5的上表面所成的钝角的角度α’的补角α没有特殊限定，例如为5度以上，优选为10度以上，而且，例如，小于90度，优选为60度以下。另外，第3基底部7的上表面与第2基底部6的上表面所成的钝角的角度β’的补角β没有特殊限定，例如为5度以上，优选为10度以上，而且，例如小于90度，优选为60度以下。另外，优选的是，上述的补角α和补角β相同。
导体层3配置于基底绝缘层2的上表面。导体层3一体地包括沿长度方向延伸的布线4和与布线4的长度方向两端部连接的端子(未图示)。
布线4在宽度方向上相互隔开间隔地排列配置有多个。多个布线4为传输差动信号(读取信号和/或写入信号)的差动布线。另外，差动布线能够包含例如日本特开2016-167334号公报、日本特开2016-6705号公报等中记载的交错布线、例如TDMR(TwoDimensional Magnetic Recording：二维磁记录)所使用的布线等。另外，布线4的数量没有特殊限定，例如为2、4、6、8，或者，还可以超过8。
多个布线4分别连续具有作为第1导体部的一个例子的第1布线部8和作为第2导体部的一个例子的第2布线部9。
第1布线部8配置于布线4的长度方向一侧。具体而言，第1布线部8配置于第1基底部5的上表面。详细而言，第1布线部8配置于第1基底部5的长度方向另一端部以外的上表面。第1布线部8具有下表面和上表面，该下表面具有与长度方向平行的平坦面，该上表面在厚度方向上与下表面相对并具有与长度方向平行的平坦面。第1布线部8的下表面与第1基底部5的上表面相接触。
第1布线部8在整个长度方向上具有相同的厚度T3。对于厚度T3的详细情况，后述进行说明。
第2布线部9配置于布线4的长度方向另一侧，配置于第1布线部8的长度方向另一侧。另外，第2布线部9与第1布线部8的长度方向另一端缘相连续。第2布线部9自第1布线部8的长度方向另一端缘面的下侧部分朝向长度方向另一侧延伸。
而且，第2布线部9连续地配置于第2基底部6的上表面、第3基底部7的上表面以及第1基底部5的长度方向另一端部的上表面。第2布线部9具有与第2基底部6的上表面、第3基底部7的上表面以及第1基底部5的长度方向另一端部的上表面接触的下表面和在厚度方向上与该下表面相对的上表面。第2布线部9的下表面与第2基底部6的上表面、第3基底部7的上表面以及第1基底部5的长度方向另一端部的上表面接触，并追随上述的各基底部(第2基底部6、第3基底部7以及第1基底部5)的上表面。为了能够确保后述的厚度T4，第2布线部9的上表面相对于第2布线部9的下表面向上侧被隔开。
详细而言，第2布线部9的厚度T4在整个长度方向上相同。具体而言，配置于第1基底部5的长度方向另一端部的上表面的第2布线部9的上表面与第1基底部5的长度方向另一端部的上表面平行。另外，配置于第2基底部6的上表面的第2布线部9的上表面与第2基底部6的上表面平行。另一方面，配置于第3基底部7的上表面的第2布线部9的上表面具有与第3基底部7的上表面所具有的倾斜面平行的倾斜面。
配置于第1基底部5的长度方向另一端部的上表面的第2布线部9、配置于第2基底部6的上表面的第2布线部9以及配置于第3基底部7的上表面的第2布线部9均具有相同的厚度T4。
第2布线部9具有比第1布线部8的厚度T3薄的厚度T4。另外，第2布线部9的厚度T4在整个长度方向上相同。另外，对于厚度T4的详细情况，后述进行说明。
另外，由于布线4连续具有厚度不同的第1布线部8和第2布线部9，因此，第1布线部8的长度方向另一端部的上表面和第2布线部9的长度方向一端部的上表面构成高度差。
另外，上述的第1布线部8的上表面的长度方向另一端缘和第2布线部9的上表面的长度方向一端缘利用连结面20连结起来。该连结面20也构成上述的高度差。连结面20配置于第1基底部5之上。连结面20相对于第3基底部7向长度方向一侧偏移(偏置)地配置。连结面20为沿着厚度方向和宽度方向(图1中未图示，图1中的进深方向)延伸的平坦面。
导体层3例如由铜、镍、金、软钎料、或它们的合金等导体材料形成。
对于布线4的宽度以及布线4之间的间隔，根据用途和目的适当设定。
第1布线部8的厚度T3例如为6μm以上，优选为7μm以上，更优选为8μm以上，而且，例如为18μm以下。
第2布线部9的厚度T4薄于第1布线部8的厚度T3，具体而言，例如为8μm以下，优选为7μm以下，更优选为6μm以下，而且，例如为2μm以上。第1布线部8的厚度T3相对于第2布线部9的厚度T4的比(T3/T4)例如为1.1以上，优选为1.2以上，更优选为1.3以上，而且，例如为5以下。
另外，连结面20的厚度方向长度T5为从第1布线部8的厚度T3中减去第2布线部9的厚度T4得到的值(T3-T4)，具体而言，例如为1μm以上，优选为3μm以上，而且，例如为10μm以下，优选为8μm以下。连结面20的厚度方向长度T5相对于第1布线部8的厚度T3的比例如为1.1以上，优选为1.5以上，而且，例如为8以下，优选为5以下。
覆盖绝缘层10为布线电路基板1中的最上层。覆盖绝缘层10在基底绝缘层2之上覆盖布线4，具有使未图示的端子暴露的图案。覆盖绝缘层10由与基底绝缘层2相同的绝缘材料形成。覆盖绝缘层10的厚度例如为1μm以上，优选为3μm以上，例如为40μm以下，优选为10μm以下。
覆盖绝缘层10在整个长度方向上具有相同的厚度。
2.布线电路基板的制造方法
如图2A～图3G所示，布线电路基板1的制造方法依次包括：第1工序(参照图2A)，准备基底绝缘层2；第2工序(参照图2B～图3F)，在基底绝缘层2的上表面(厚度方向一侧面的一例子)配置导体层3；以及第10工序(参照图3G)，配置覆盖绝缘层10。
2-1.第1工序
如图2A所示，在第1工序中，以连续具有第1基底部5、第2基底部6以及第3基底部7的方式形成基底绝缘层2。
例如，在基材(未图示)上涂布感光性的绝缘材料而制备涂膜，接下来，隔着灰阶掩模(階調フォトマスク)对涂膜进行曝光，接着，根据需要在曝光后进行加热，然后对涂膜进行显影，由此，形成连续具有第1基底部5、第2基底部6以及第3基底部7的基底绝缘层2。
2-2.第2工序
第2工序包括第3工序(参照图2B)、第4工序(参照图2C)、第5工序(参照图2D)以及第6工序(参照图3E和图3F)。依次实施第3工序、第4工序、第5工序以及第6工序。
(A)第3工序
如图2B所示，在第3工序中，在基底绝缘层2的上表面配置具有与第2布线部9的厚度T4(参照图3E)相同的厚度T4的第1导体层11。
第1导体层11由与导体层3相同的导体材料形成。
例如，使用添加法在基底绝缘层2的上表面配置第1导体层11。具体而言，首先，在基底绝缘层2的上表面的整个面配置第1导体薄膜(未图示)。接着，在第1导体薄膜的上表面以导体层3的反转图案形成抗镀层(未图示)。接着，利用镀敷在第1导体薄膜的上表面的自抗镀层(未图示)暴露的部分以与导体层3相同的图案形成第1导体层11。
然后，依次去除抗镀层(未图示)和自第1导体层11暴露的第1导体薄膜(未图示)。
(B)第4工序
如图2C所示，在第4工序中，在第1导体层11的上表面的整个面配置光致抗蚀剂12。
作为光致抗蚀剂12，例如，可列举负型的光致抗蚀剂(负型光致抗蚀剂)，例如，可列举正型的光致抗蚀剂(正型光致抗蚀剂)，优选列举负型的光致抗蚀剂。光致抗蚀剂12包含干膜抗蚀剂(DFR)。
光致抗蚀剂12的厚度为在图3E所示的第6工序中配置的第2导体层14的厚度T5以上即可，没有特殊限定。
(C)第5工序
如图2C和图2D所示，在第5工序中，通过对光致抗蚀剂12进行曝光和显影，从而以第1布线部8的反转图案形成抗镀层13。
若光致抗蚀剂12为负型的光致抗蚀剂，则将包括与抗镀层13相对应的透光部分17和不与抗镀层13对应的遮光部分18在内的光掩模19配置于光致抗蚀剂12的上方。另外，透光部分17和遮光部分18的交界22相对配置于第1基底部5之上。交界22相对于第3基底部7向长度方向一侧偏移地配置。
接着，隔着光掩模19对光致抗蚀剂12进行曝光。接着，根据需要，在曝光后进行加热。
然后，通过对光致抗蚀剂12进行显影，使光致抗蚀剂12中的被曝光(感光)的部分残留，光致抗蚀剂12中的未曝光部分被去除。由此，形成具有第1布线部8(参照图3E)的反转图案的抗镀层13。抗镀层13形成于第1基底部5的长度方向另一侧端部的上表面、第3基底部7的上表面以及第2基底部6的上表面。
(D)第6工序
如图3E所示，在第6工序中，利用镀敷在第1导体层11的上表面的自抗镀层13暴露的部分形成第2导体层14。
第2导体层14由与导体层3相同的导体材料形成。
第2导体层14层叠于第1导体层11的上表面的自抗镀层13暴露的部分。
第2导体层14的厚度T5例如为1μm以上，优选为3μm以上，另外，例如为10μm以下，优选为8μm以下。
利用上述的镀敷，在自抗镀层13暴露的部分中，第1导体层11的厚度T4和第2导体层14的厚度T5的总厚度与第1布线部8的厚度T3相同。
由此，形成布线4，该布线4连续具有包括第1导体层11和第2导体层14的层叠体的第1布线部8和包括第1导体层11的第2布线部9。同时，形成与布线4连续的端子(未图示)。
然后，如图3F所示，在第6工序中，去除抗镀层13。
2-3.第10工序
如图3G所示，在第10工序中，利用公知的方法在基底绝缘层2之上以上述的图案配置覆盖绝缘层10。
由此，制造依次包括基底绝缘层2、导体层3以及覆盖绝缘层10的布线电路基板1。
＜第1实施方式的作用效果＞
根据图1所示的布线电路基板1，能够由第1基底部5和第1布线部8这两层形成厚壁部分，并且，能够由第2基底部6和与其相对应的第2布线部9这两层形成与厚壁部分相比充分薄的薄壁部分。因此，能够利用厚壁部分和薄壁部分兼顾优异的弯曲性和优异的刚性。
另外，在第3基底部7的上表面配置有第2布线部9。也就是说，第1布线部8和第2布线部9的边界不配置于厚度变化的第3基底部7的上表面、即配置于自第3基底部7向宽度方向一侧偏移地配置的第1基底部5的上表面。因此，能够可靠地形成第1布线部8和第2布线部9的交界，能够抑制导体层3的形状不良。
另一方面，如图4所示，对将第1布线部8的长度方向另一端缘(处的连结面20)配置于厚度变化的第3基底部7的上表面的比较例1进行研究。
在要制造图4所示的布线电路基板1时，在图5A所示的第4工序中，首先，以透光部分17与第3基底部7的长度方向另一端部和第2基底部6相对、遮光部分18与第3基底部7的长度方向一端部和第1基底部5相对的方式，将光掩模19配置于光致抗蚀剂12之上。也就是说，在将光掩模19配置于光致抗蚀剂12之上时，透光部分17和遮光部分18的交界22配置于第3基底部7之上。接着，隔着光掩模19对光致抗蚀剂12进行曝光。
然后，如图5B所示，对光致抗蚀剂12进行显影。具体而言，使显影液与光致抗蚀剂12接触。此时，应全部去除光致抗蚀剂12中未曝光部分(与遮光部分18相对的部分)。但是，在第3基底部7的上侧附近，由于第3基底部7的上表面具有倾斜面、以及配置于其上表面的第1导体层11的上表面也具有倾斜面，因此，显影液容易滞留。因此，在抗镀层13上，在其长度方向一端缘的下端部意外地残留(形成)向长度方向一侧突出(变尖)的突出部(尖锐部)21。
然后，如图5C所示，在第6工序中，在第1导体层11的上表面的自包含突出部21在内的抗镀层13暴露的部分进行镀敷。于是，在包括第1导体层11和第2导体层14的第1布线部8形成与突出部21相对应的第1凹部23。详细而言，在连结面20的下端部形成向长度方向一侧凹的第1凹部23。因此，连结面20的整个表面无法确保平坦面。
其结果，产生布线4的形状不良。
但是，在第1实施方式中，在第2工序中，如图3F所示，在第3基底部7的上表面配置第2布线部9。也就是说，如图2C所示，在第5工序中，将光掩模19中的透光部分17和遮光部分18的交界22配置于相对于第3基底部7向长度方向一侧偏移地配置的第1基底部5之上。因此，如图2D所示，不将抗镀层13的长度方向一端缘配置于厚度变化的第3基底部7的上表面，也就是说将抗镀层13的长度方向一端缘配置于相对于第3基底部7向长度方向一侧偏移、且上表面平坦的第1基底部5的上表面。于是，在光致抗蚀剂12的显影中，抑制上述的显影液的滞留的产生，而能够抑制图5B所示的突出部21的形成，进而能够抑制图5C所示的凹部23的形成。因此，能够可靠地将第1布线部8的长度方向一端缘所包含的连结面20形成为期望的形状，能够抑制布线4的形状不良。
＜第1实施方式的变形例＞
在变形例中，对与第1实施方式相同的构件和工序标注相同的附图标记，并省略其详细的说明。
如图1所示，在第1实施方式中，将连结面20配置于第1基底部5之上。也就是说，第2布线部9除了配置于第2基底部6的上表面以外，还配置于第3基底部7的上表面和第1基底部5的上表面。
但是，如图6所示，在该变形例中，连结面20配置于第2基底部6之上。也就是说，第1布线部8除了配置于第1基底部5的上表面以外，还配置于第3基底部7的上表面和第2基底部6的上表面。
另外，在该变形例中，第2布线部9不配置于第3基底部7的上表面和第1基底部5的上表面，而仅配置于第2基底部6的上表面。
在制造该图6所示的布线电路基板1时，如图7A所示，在第5工序中，将光掩模19中的透光部分17和遮光部分18的交界22相对配置于第2基底部6之上。也就是说，将交界22相对于第3基底部7向长度方向另一侧偏移地配置。然后，在对光致抗蚀剂12进行显影时，如图7B所示，抗镀层13的长度方向一端缘形成于第2基底部6的上表面。
如图7C所示，在第6工序中，利用镀敷在第1导体层11的上表面的自抗镀层13暴露的部分形成第2导体层14。
如图7D所示，然后，去除抗镀层13。
利用该变形例，也能够起到与第1实施方式相同的作用效果。具体而言，在该变形例中，如图6所示，在第3基底部7的上表面配置第1布线部8。也就是说，如图7A所示，在第5工序中，将光掩模19中的透光部分17和遮光部分18的交界22配置于第2基底部6之上。因此，如图7B所示，不将抗镀层13的长度方向一端缘配置于厚度变化的第3基底部7的上表面、而配置于相对于第3基底部7向长度方向另一侧偏移且上表面平坦的第2基底部6的上表面。于是，在光致抗蚀剂12的显影中，抑制上述的显影液的滞留的产生，而能够抑制图5B所示的突出部21的形成，进而能够抑制图5C所示的凹部23的形成。因此，能够可靠地将第1布线部8的长度方向一端缘所包含的连结面20形成为期望的形状，能够抑制布线4的形状不良。
＜第2实施方式＞
在第2实施方式中，对与第1实施方式相同的构件和工序标注相同的附图标记，并省略其详细的说明。
在第1实施方式中，在第2工序中，利用添加法形成了导体层3。
但是，如图8A～图9E所示，还能够利用消减法形成导体层3。
第2实施方式的第2工序包括第7工序(参照图8A和图8B)、第8工序(参照图8C)以及第9工序(参照图9D和图9E)。依次实施第7工序、第8工序、第9工序。
(A)第7工序
如图8A所示，在第7工序中，将具有与第1布线部8的厚度T3(参照图9D)相同的厚度T3的第3导体层15配置于基底绝缘层2的上表面。例如，将未图示的导体片借助粘接剂粘接于基底绝缘层2的上表面，然后，对导体片(未图示)进行蚀刻，形成第3导体层15。
(B)第8工序
如图8B和图8C所示，在第8工序中，在第3导体层15的上表面以与第1布线部8相同的图案形成抗蚀层16(参照图8C)。
具体而言，如图8B所示，首先，将光致抗蚀剂12以覆盖第3导体层15的上表面的整个面的方式配置于基底绝缘层2的上表面。
接着，以透光部分17与第1基底部5的长度方向一端部之上相对、遮光部分18与第1基底部5的长度方向另一端部、第3基底部7以及第2基底部6之上相对的方式，将光掩模19配置于光致抗蚀剂12之上。也就是说，在将光掩模19配置于光致抗蚀剂12之上时，透光部分17和遮光部分18的交界22配置于第1基底部5之上。也就是说，将交界22相对于第3基底部7向长度方向一侧偏移地配置。接着，隔着光掩模19对光致抗蚀剂12进行曝光。之后，对光致抗蚀剂12进行显影。
由此，以与第1布线部8相同的图案形成抗蚀层16。抗蚀层16的长度方向另一端缘配置于第1基底部5的上表面。也就是说，抗蚀层16的长度方向另一端缘相对于第3基底部7向长度方向另一侧偏移地配置。
(C)第9工序
如图9D所示，在第9工序中，对第3导体层15的自抗蚀层16暴露的上侧部分24(参照图8C)进行蚀刻。
具体而言，使一部分由抗蚀层16覆盖了的第3导体层15浸渍(暴露)于蚀刻液。
由此，去除第3导体层15中的自抗蚀层16暴露的上侧部分24(参照图8C)。
此时，对第3导体层15的上侧部分24蚀刻从第1布线部8的厚度T3中减去第2布线部9的厚度T4得到的厚度T5的量。
由此，形成导体层3。
＜第2实施方式的作用效果＞
如图4所示，对将第1布线部8的长度方向另一端缘(处的连结面20)配置于厚度变化的第3基底部7的上表面的布线电路基板1的制造方法(比较例2)进行研究。
在要利用消减法制造图4所示的布线电路基板1的导体层3时，在图10A所示的第8工序中，将抗蚀层16的长度方向另一端缘配置于第3基底部7的上表面。在俯视时，抗蚀层16的长度方向另一端缘与第3基底部7重叠。
接着，在图10B所示的第9工序中，在使第3导体层15浸渍(暴露)于蚀刻液时，在第3导体层15的自抗蚀层16的长度方向另一端缘暴露的上表面附近，由于配置于第3基底部7的上表面(倾斜面)的第3导体层15的上表面具有倾斜面，因此，容易产生蚀刻液的滞留。因此，如图10B所示，在与第3基底部7相对的第3导体层15形成由过度蚀刻引起的第2凹部25。因此，产生导体层3的形状不良。
但是，在第2实施方式中，如图8C所示，在第8工序中，不将抗蚀层16的长度方向另一端缘配置于厚度变化的第3基底部7的上表面、而配置于第1基底部5的上表面。因此，抑制上述的蚀刻液的滞留的产生，而能够抑制在第3导体层15中由于过度蚀刻而形成图10B所示的第2凹部25。因此，能够抑制导体层3的形状不良。
＜第2实施方式的变形例＞
在变形例中，对与第1实施方式和第2实施方式相同的构件和工序标注相同的附图标记，并省略其详细的说明。
还能够与第2实施方式的方法相同地制造图6所示的布线电路基板1，该布线电路基板1的第1布线部8除配置于第1基底部5的上表面以外，还配置于第3基底部7的上表面和第2基底部6的上表面。
在布线电路基板1的制造方法中，如图11A所示，在第8工序中，将抗蚀层16的长度方向另一端缘配置于第2基底部6的上表面。
如图11B所示，在第9工序中，对第3导体层15的自抗蚀层16暴露的上侧部分24(参照图11A)进行蚀刻。
然后，如图11C所示，去除抗蚀层16。
由此，形成导体层3。
利用该变形例，也能够起到与第2实施方式相同的作用效果。
＜第1实施方式和第2实施方式的变形例＞
能够适当组合上述的第1实施方式和第2实施方式，例如，在第1实施方式中的由图2B表示的第3工序中，利用镀敷形成了第1导体层11，例如，还能够利用对导体片进行的蚀刻形成第1导体层11。
另外，在第2实施方式中的图8A所示的第7工序中，利用对导体片进行的蚀刻形成了第3导体层15，例如，还能够利用镀敷形成第3导体层15。
而且，在上述的说明中，将厚度不同的第1布线部8和第2布线部9设为布线，例如，还能够将厚度不同的第1导体部和第2导体部设为未图示的端子。
而且，在第1实施方式和第2实施方式中，作为本发明的布线电路基板的一个例子，列举了包括基底绝缘层2、导体层3以及覆盖绝缘层10的布线电路基板1。但是，例如，如图1和图6的假想线所示，还能够列举在基底绝缘层2的下表面还设有金属支承层26、且包括金属支承层26、基底绝缘层2、导体层3以及覆盖绝缘层10的带电路的悬挂基板30。而且，还能够列举包括基底绝缘层2、导体层3、覆盖绝缘层10以及作为加强层的金属支承层26的柔性布线电路基板。
利用这些变形例也能够起到与上述的第1实施方式和第2实施方式相同的作用效果。
另外，作为本发明的例示的实施方式而提供了上述说明，但这些仅为单纯的示例，并不限定地解释本发明。对于该技术领域的技术人员而言明确的本发明的变形例包含在权利要求书中。

Claims (3)

1.一种布线电路基板，其特征在于，
该布线电路基板包括：
绝缘层；以及
导体层，其配置于所述绝缘层的厚度方向一侧面，
所述绝缘层连续具有：
第1绝缘部；
第2绝缘部，其具有比所述第1绝缘部的厚度薄的厚度；以及
第3绝缘部，其配置于所述第1绝缘部和所述第2绝缘部之间，并具有自所述第1绝缘部朝向所述第2绝缘部逐渐变薄的厚度，
所述导体层连续具有：
第1导体部，其配置于所述第1绝缘部的所述厚度方向一侧面，所述第1导体部的表面与所述第1绝缘部的表面相接触；以及
第2导体部，其配置于所述第2绝缘部的所述厚度方向一侧面，并具有比所述第1导体部的厚度薄的厚度，所述第2导体部的表面与所述第2绝缘部的表面相接触，
所述第1导体部还配置于所述第2绝缘部和所述第3绝缘部的所述厚度方向一侧面，所述第1导体部的表面与所述第2绝缘部以及所述第3绝缘部的表面相接触，或者，
所述第2导体部还配置于所述第1绝缘部和所述第3绝缘部的所述厚度方向一侧面，所述第2导体部的表面与所述第1绝缘部以及所述第3绝缘部的表面相接触。
2.一种布线电路基板的制造方法，其特征在于，
该布线电路基板的制造方法包括：
第1工序，准备绝缘层；以及
第2工序，将导体层配置于所述绝缘层的厚度方向一侧面，
所述绝缘层连续具有：
第1绝缘部；
第2绝缘部，其具有比所述第1绝缘部的厚度薄的厚度；以及
第3绝缘部，其配置于所述第1绝缘部和所述第2绝缘部之间，并具有自所述第1绝缘部朝向所述第2绝缘部逐渐变薄的厚度，
所述导体层连续具有：
第1导体部，其配置于所述第1绝缘部的所述厚度方向一侧面，所述第1导体部的表面与所述第1绝缘部的表面相接触；以及
第2导体部，其配置于所述第2绝缘部的所述厚度方向一侧面，并具有比所述第1导体部的厚度薄的厚度，所述第2导体部的表面与所述第2绝缘部的表面相接触，
所述第1导体部还配置于所述第2绝缘部和所述第3绝缘部的所述厚度方向一侧面，所述第1导体部的表面与所述第2绝缘部以及所述第3绝缘部的表面相接触，或者，
所述第2导体部还配置于所述第1绝缘部和所述第3绝缘部的所述厚度方向一侧面，所述第2导体部的表面与所述第1绝缘部以及所述第3绝缘部的表面相接触，
所述第2工序包括：
第3工序，将具有与所述第2导体部的厚度相同的厚度的第1导体层配置于所述绝缘层的所述厚度方向一侧面；
第4工序，将光致抗蚀剂配置于所述第1导体层的所述厚度方向一侧面的整个面；
第5工序，通过对所述光致抗蚀剂进行曝光和显影，从而以所述第1导体部的反转图案形成抗镀层；
第6工序，利用镀敷在所述第1导体层的自所述抗镀层暴露的所述厚度方向一侧面形成第2导体层，
在所述第6工序中，以使所述第1导体层和所述第2导体层的总厚度与所述第1导体部的厚度相同的方式进行镀敷。
3.一种布线电路基板的制造方法，其特征在于，
该布线电路基板的制造方法包括：
第1工序，准备绝缘层；以及
第2工序，在所述绝缘层的厚度方向一侧面形成导体层，
所述绝缘层连续具有：
第1绝缘部；
第2绝缘部，其具有比所述第1绝缘部的厚度薄的厚度；以及
第3绝缘部，其配置于所述第1绝缘部和所述第2绝缘部之间，并具有自所述第1绝缘部朝向所述第2绝缘部逐渐变薄的厚度，
所述导体层连续具有：
第1导体部，其配置于所述第1绝缘部的所述厚度方向一侧面，所述第1导体部的表面与所述第1绝缘部的表面相接触；以及
第2导体部，其配置于所述第2绝缘部的所述厚度方向一侧面，并具有比所述第1导体部的厚度薄的厚度，所述第2导体部的表面与所述第2绝缘部的表面相接触，
所述第1导体部还配置于所述第2绝缘部和所述第3绝缘部的所述厚度方向一侧面，所述第1导体部的表面与所述第2绝缘部以及所述第3绝缘部的表面相接触，或者，
所述第2导体部还配置于所述第1绝缘部和所述第3绝缘部的所述厚度方向一侧面，所述第2导体部的表面与所述第1绝缘部以及所述第3绝缘部的表面相接触，
所述第2工序包括：
第7工序，将具有与所述第1导体部的厚度相同的厚度的第3导体层配置于所述绝缘层的所述厚度方向一侧面；
第8工序，在所述第3导体层的所述厚度方向一侧面以与所述第1导体部相同的图案形成抗蚀层；以及
第9工序，对所述第3导体层的自所述抗蚀层暴露的所述厚度方向一侧部分进行蚀刻，
在所述第9工序中，对所述第3导体层蚀刻从所述第1导体部的厚度中减去所述第2导体部的厚度得到的厚度的量。
CN201711066323.0A 2016-11-02 2017-11-02 布线电路基板及其制造方法 Active CN108024442B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016214814A JP6778585B2 (ja) 2016-11-02 2016-11-02 配線回路基板およびその製造方法
JP2016-214814 2016-11-02

Publications (2)

Publication Number Publication Date
CN108024442A CN108024442A (zh) 2018-05-11
CN108024442B true CN108024442B (zh) 2022-05-24

Family

ID=62022147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711066323.0A Active CN108024442B (zh) 2016-11-02 2017-11-02 布线电路基板及其制造方法

Country Status (3)

Country Link
US (1) US10021780B2 (zh)
JP (1) JP6778585B2 (zh)
CN (1) CN108024442B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6802688B2 (ja) * 2016-11-02 2020-12-16 日東電工株式会社 配線回路基板
JP7019657B2 (ja) * 2019-12-10 2022-02-15 日東電工株式会社 配線回路基板の製造方法
TWI762885B (zh) * 2020-03-19 2022-05-01 恆勁科技股份有限公司 半導體封裝載板及其製法與封裝製程

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104219872A (zh) * 2013-05-28 2014-12-17 日东电工株式会社 配线电路基板

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
JP3725991B2 (ja) 1999-03-12 2005-12-14 株式会社日立グローバルストレージテクノロジーズ 磁気ディスク装置
JP4316786B2 (ja) 2000-11-21 2009-08-19 日東電工株式会社 配線回路基板およびその製造方法
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
JP4083638B2 (ja) * 2003-07-30 2008-04-30 東北パイオニア株式会社 フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法
US7142395B2 (en) * 2004-05-14 2006-11-28 Hutchinson Technology Incorporated Method for making noble metal conductive leads for suspension assemblies
JP3972211B2 (ja) * 2004-09-03 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2006165269A (ja) * 2004-12-07 2006-06-22 Nitto Denko Corp 配線回路基板
JP4799902B2 (ja) 2005-04-27 2011-10-26 日東電工株式会社 配線回路基板および配線回路基板の製造方法
US7829793B2 (en) * 2005-09-09 2010-11-09 Magnecomp Corporation Additive disk drive suspension manufacturing using tie layers for vias and product thereof
JP4224056B2 (ja) * 2005-12-22 2009-02-12 株式会社東芝 基板検査方法、プリント配線板および電子回路装置
US8323771B1 (en) * 2007-08-15 2012-12-04 Amkor Technology, Inc. Straight conductor blind via capture pad structure and fabrication method
JP2009135388A (ja) * 2007-10-30 2009-06-18 Hitachi Chem Co Ltd 回路接続方法
JP4523051B2 (ja) * 2008-05-09 2010-08-11 日東電工株式会社 配線回路基板の製造方法
JP5136311B2 (ja) 2008-09-11 2013-02-06 大日本印刷株式会社 サスペンション用基板
JP5174785B2 (ja) 2009-11-10 2013-04-03 日東電工株式会社 配線回路基板
JP5591602B2 (ja) 2010-06-24 2014-09-17 日本発條株式会社 フレキシャ及びその配線部形成方法
JP6029813B2 (ja) * 2010-10-07 2016-11-24 日東電工株式会社 回路付サスペンション基板
JP5752948B2 (ja) * 2011-02-01 2015-07-22 日東電工株式会社 回路付サスペンション基板
JP5143266B1 (ja) * 2011-09-30 2013-02-13 株式会社東芝 フレキシブルプリント配線板の製造装置および製造方法
JP5829100B2 (ja) * 2011-10-27 2015-12-09 日東電工株式会社 配線回路基板
JP5084944B1 (ja) * 2011-11-28 2012-11-28 日東電工株式会社 配線回路基板
JP5938223B2 (ja) * 2012-02-10 2016-06-22 日東電工株式会社 配線回路基板およびその製造方法
JP6085168B2 (ja) * 2012-12-26 2017-02-22 日東電工株式会社 回路付きサスペンション基板およびその製造方法
TW201436662A (zh) * 2013-03-13 2014-09-16 Hon Hai Prec Ind Co Ltd 電路板
JP6228454B2 (ja) * 2013-12-26 2017-11-08 日東電工株式会社 回路付サスペンション基板およびその製造方法
JP2016170838A (ja) * 2015-03-12 2016-09-23 株式会社東芝 サスペンションアッセンブリ、ヘッドサスペンションアッセンブリ、およびこれを備えたディスク装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104219872A (zh) * 2013-05-28 2014-12-17 日东电工株式会社 配线电路基板

Also Published As

Publication number Publication date
JP6778585B2 (ja) 2020-11-04
US20180124912A1 (en) 2018-05-03
CN108024442A (zh) 2018-05-11
JP2018074073A (ja) 2018-05-10
US10021780B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
JP4607612B2 (ja) 配線回路基板およびその製造方法
CN108024442B (zh) 布线电路基板及其制造方法
JP2009094361A (ja) Ｃｏｆ基板
JP2006310491A (ja) 配線回路基板および配線回路基板の製造方法
JP2016192244A (ja) 配線回路基板およびその製造方法
JP4887232B2 (ja) 配線回路基板の製造方法
CN104219872A (zh) 配线电路基板
US7646611B2 (en) Printed circuit board and manufacturing method thereof
KR20110009790A (ko) 플렉서블 인쇄 회로 기판 및 그 제조 방법
CN109429442B (zh) 电路板及其制作方法
JP5486459B2 (ja) 配線回路基板
JP2007115321A (ja) 配線回路基板
CN103841772A (zh) 布线电路基板及其制造方法
JP4934101B2 (ja) 配線回路基板の製造方法
JP4326014B2 (ja) 回路基板とその製造方法
WO2022176599A1 (ja) 配線板の製造方法、及び、フレキシブルプリント配線板
JP2006165269A (ja) 配線回路基板
CN109429428B (zh) 电路板及其制作方法
JP2006013160A (ja) 配線回路基板および半導体装置
CN114641136A (zh) 电路板的铜层凸台制作方法及电路板
KR101231525B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN115426788A (zh) 印制电路板及其制作方法
CN113939112A (zh) 电路板的制造方法及电路板
KR101262584B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP4473847B2 (ja) フレキシブル配線回路基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant