CN113939112A - 电路板的制造方法及电路板 - Google Patents

电路板的制造方法及电路板 Download PDF

Info

Publication number
CN113939112A
CN113939112A CN202010668386.9A CN202010668386A CN113939112A CN 113939112 A CN113939112 A CN 113939112A CN 202010668386 A CN202010668386 A CN 202010668386A CN 113939112 A CN113939112 A CN 113939112A
Authority
CN
China
Prior art keywords
layer
circuit
circuit pattern
pattern
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010668386.9A
Other languages
English (en)
Inventor
周琼
刘瑞武
郭志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN202010668386.9A priority Critical patent/CN113939112A/zh
Publication of CN113939112A publication Critical patent/CN113939112A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

一种电路板的制造方法，该方法包括：提供一线路基板，线路基板包括基材层及设于基材层表面的第一线路图形，第一线路图形包括与基材层连接的第一端部和相对第一端部设置的第二端部；于基材层表面形成第一覆盖层，第一覆盖层包覆基材层的表面及第一线路图形的表面，于第一覆盖层对应第一线路图形的区域形成第一开口，第二端部于第一开口露出；于第二端部电镀以形成第二线路图形，使第一线路图形与第二线路图形电性连接以形成导电线路层；至少于第一覆盖层的表面形成第二覆盖层，获得所述电路板。另，本发明还提供一种电路板。

Description

电路板的制造方法及电路板
技术领域
本发明涉及一种电路板的制造方法及电路板。
背景技术
随着电子设备的不断发展，对电路板提出了更高的需求。一方面，在电路板上集成的功能元件数量越来越多，对电路板线路的电流导通能力和电路板本身承载能力的要求相应提高；另一方面，随着电子产品朝轻薄短小的趋势发展，对电路板线路的精细化程度要求也越来越高。因此，厚铜细间距的电路板应运而生。
但现有技术中制作厚铜细间距的电路板的方法难以满足品质要求，首先，在贴覆盖膜时，由于铜线路较厚，导致铜线路底部容易出现填胶不足的现象；另外，在对铜线路进行表面处理(如化学镀金)时，线路间隙中容易残留金颗粒，对于细间距的电路板而言，金颗粒残留容易造成短路，而且，由于铜线路较厚，覆盖膜厚度会增加，导致曝光时底部聚合不完全，显影时侧蚀严重，后续表面处理时容易造成渗镀或夹杂异物，导致微短路。
发明内容
有鉴于此，有必要提供一种厚铜细间距电路板的制造方法。
另，本发明还提供一种电路板。
本发明提供一种电路板的制造方法，包括步骤：
提供一线路基板，所述线路基板包括一基材层及设置于所述基材层表面的第一线路图形，所述第一线路图形包括与所述基材层连接的第一端部和相对所述第一端部设置的第二端部；
于所述基材层表面形成第一覆盖层，所述第一覆盖层包覆所述基材层的表面及所述第一线路图形的表面，于所述第一覆盖层对应所述第一线路图形的区域形成第一开口，所述第二端部于所述第一开口露出；
于所述第二端部上电镀以形成第二线路图形，使得所述第一线路图形与所述第二线路图形电性连接以形成导电线路层；以及
至少于所述第一覆盖层的表面形成第二覆盖层，从而获得所述电路板。
进一步，所述第二线路图形的线路宽度小于或等于所述第一线路图形的线路宽度。
进一步，所述第二线路图形包括多个焊垫以及除所述焊垫之外的主体线路，所述第二覆盖层还覆盖所述主体线路，所述第二覆盖层中设有多个第二开口，所述焊垫于所述第二开口露出。
进一步，形成所述第二覆盖层后，还包括：
于所述焊垫上形成表面处理层。
进一步，所述表面处理层形成于所述焊垫的侧壁以及所述焊垫远离所述第一覆盖层的顶面。
进一步，所述第一覆盖层包括胶层、CVL和感光性覆盖膜中的至少一种，所述第二覆盖层包括CVL、感光性覆盖膜和防焊层中的至少一种。
本发明还提供一种电路板，所述电路板包括一线路基板、至少一第一覆盖层、至少一第二线路图形和至少一第二覆盖层，所述线路基板包括一基材层以及设置于所述基材层表面的第一线路图形，所述第一线路图形包括与所述基材层连接的第一端部和相对所述第一端部设置的第二端部；
所述第一覆盖层包覆所述基材层的表面和所述第一线路图形的表面，所述第一覆盖层对应所述第一线路图形的区域设有第一开口，所述第二端部于所述第一开口露出；
所述第二线路图形设置于所述第二端部，所述第一线路图形与所述第二线路图形电性连接以形成导电线路层；
所述第二覆盖层至少覆盖于所述第一覆盖层的表面。
进一步，所述第二线路图形的线路宽度小于或等于所述第一线路图形的线路宽度。
进一步，所述第二线路图形包括多个焊垫以及除所述焊垫之外的主体线路，所述第二覆盖层还覆盖所述主体线路，所述焊垫露出所述第二覆盖层。
进一步，所述焊垫上设置有表面处理层。
本发明提供的线路板的制造方法具有以下优点：
1.通过分次制作线路图形结合分次覆盖覆盖层，可以使单一线路图形的厚度较薄，便于覆盖层将线路间距尤其是细间距填充满，不会出现底部缺胶或者气泡等现象。
2.分次形成线路图形，只需要最上面一层的线路图像进行镀层处理，化金的纵深度不会太深，提高了药水交换性，不会形成长金短路的现象。
3.通过分次制作覆盖膜的方式，每次形成的覆盖层都能充分曝光聚合，避免了在显影的过程中，出现覆盖层侧蚀的现象，避免在侧蚀的部位夹杂异物或长金，提升了产品的品质。
附图说明
图1为本发明实施例提供的线路基板的示意图。
图2为图1所示的线路基板设置第一覆盖层后的示意图。
图3为图2所示的第一覆盖层上设置第一开口的示意图
图4为图3所示的第一线路图形上设置第二线路图形的示意图。
图5为本发明一实施例提供的电路板的示意图。
图6为图5所示的第二覆盖层上设置第二开口的示意图。
图7为本发明另一实施例提供的电路板的示意图。
图8为图6所示的第二覆盖层上设置第二开口的俯视图。
图9为本发明另一实施例提供的电路板的俯视图。
主要元件符号说明
电路板 1000
线路基板 10
基材层 11
第一线路图形 12
第一端部 121
第二端部 122
第一覆盖层 20
第一开口 21
第二线路图形 30
焊垫 31
第二覆盖层 40
第二开口 41
表面处理层 50
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
本发明实施例提供一种电路板的制造方法，包括步骤：
步骤S1，请参阅图1，提供一线路基板10，所述线路基板10包括一基材层11及凸出设置于所述基材层11表面上的第一线路图形12，所述第一线路图形12包括与所述基材层11连接的第一端部121和相对所述第一端部121设置的第二端部122。
本实施方式中，所述第一线路图形12通过减成法(subtractive)工艺制得。具体地，可首先提供具有所述基材层11和一铜箔层(图未示)的覆铜基板，然后通过压膜曝光显影蚀刻去膜等制程得到所述第一线路图形12。因此，所述第一线路图形12的厚度较薄。
所述线路基板10可以为单面电路板，也可以为双面电路板。本实施方式中，所述线路基板10为单面电路板。
可以理解的是，当所述线路基板10为双面电路板时，则电路板的相对的两面均形成有所述第一线路图形12。
步骤S2，请参阅图1至图3，于所述基材层11表面形成第一覆盖层20，所述第一覆盖层20包覆所述基材层11的表面及所述第一线路图形12的表面，所述第一覆盖层20的厚度大于所述第一线路图形12的厚度，于所述第一覆盖层20对应所述第一线路图形12的区域形成第一开口21，所述第二端部122于所述第一开口21露出。
所述第一开口21的宽度等于所述第一线路图形12的宽度，进而使所述第二端部122完全由所述第一开口21露出。此时由于所述第一线路图形12厚度较薄，所述第一覆盖层20能够充分填充进所述第一线路图形12的线路间距内，所述第一线路图形12靠近所述基材层11的底部不会出现缺胶或者气泡等缺陷，有效提升了覆盖层的填充性。本实施方式中，所述第一覆盖层20包括但不局限于纯胶层，或保护膜(CVL)、感光性覆盖膜或聚酰亚胺膜。
本实施方式中，所述第一覆盖层20的厚度大于所述第一线路图形12的厚度，所述第一覆盖层20采用印刷或贴合的方式覆盖在所述基材层11露出的表面和所述第一线路图形12的表面。
本实施方式中，对所述第一覆盖层20进行曝光和显影，从而在所述第一覆盖层20中形成所述第一开口21，所述第一开口21与所述第一线路图形12相对应，使得所述第一线路图形12能从所述第一开口21露出。
本实施方式中，对所述第一覆盖层20进行曝光和显影的具体过程为：采用具有与所述线路基板10上的所述第一线路图形12的分布相同图形的底片对所述第一覆盖层20进行曝光，使得覆盖于每个所述第一线路图形12上的所述第一覆盖层20未被紫外光照射，其他部分的所述第一覆盖层20被紫外光照射而发生聚合反应。再进行显影，当显影液与所述第一覆盖层20相接触时，未发生聚合反应的部分(即未曝光的部分)所述第一覆盖层20被显影液溶解，即在所述第一线路图形12上的所述第一覆盖层20形成所述第一开口21。
在另一实施方式中，可采用激光镭射方式在所述第一覆盖层20对应所述第一线路图形12的区域形成所述第一开口21。
步骤S3，请参阅图1、图3与图4，于所述第二端部122上电镀以形成第二线路图形30，使得所述第一线路图形12与所述第二线路图形30电性连接以形成导电线路层。
可以理解的是，在所述第一线路图形12上电镀一层所述第二线路图形30，使得最终形成的所述导电线路层可以具有较大的厚度。
通过分次制作线路图形，为防止两层线路偏位，第二线路图形30的线路宽度要小于或等于所述第一线路图形12的线路宽度。本实施方式中，依据线路宽度不同，所述第二线路图形30的线宽较第一线路图形12的线宽单边要小0-30um。
步骤S5，请参阅图5，至少于所述第一覆盖层20的表面形成第二覆盖层40。
本实施方式中，所述第二覆盖层40采用印刷或贴合的方式覆盖在所述第一覆盖层20暴露出的表面和所述第二线路图形30的表面。
本实施方式中，所述第二覆盖层40包括但不局限于保护膜(CVL)，或感光性覆盖膜或防焊层。具体地，所述第二覆盖层40为防焊层。
本发明的另一实施方式中，在步骤S5之后还包括：
步骤S6，请参阅图5、图6与图8，在所述第二覆盖层40上形成多个第二开口41，所述第二线路图形30包括多个焊垫31以及除所述焊垫31之外的主体线路，所述第二覆盖层40还覆盖所述主体线路，所述焊垫31于所述第二开口41露出。因此，后续可以在所述焊垫31上焊接电子元件。可以理解的是，由于所述第二覆盖层40的厚度应略大于所述第二线路图形30的厚度。由于第二覆盖层40只需覆盖所述第二线路图形30的主体线路，不需另外覆盖第一线路图形12，因此，使得所述第二覆盖层40能够充分填充至所述第二线路图形30的间隙内，所述第二线路图形30靠近所述第一覆盖层20的底部不会出现缺胶或者气泡等缺陷，有效提升了覆盖层的填充性，而且保证了所述第二线路图形30上覆盖的所述第二覆盖层40的厚度，不会使位于所述第二线路图形30的间隙内所述第二覆盖层40出现下陷，造成所述第二线路图形30上的覆盖层过薄或缺失。
本实施方式中，对所述第二覆盖层40进行曝光和显影，从而在所述第二覆盖层40中形成多个所述第二开口41，每一所述第二开口41均与一所述焊垫31相对应，使得每个所述焊垫31均能从对应的所述第二开口41露出。
本实施方式中，对所述第二覆盖层40进行曝光和显影的具体过程为：采用具有与所述第二线路图形30上的所述焊垫31的分布相同图形的底片对所述第二覆盖层40进行曝光，使得覆盖于每个所述焊垫31上的所述第二覆盖层40未被紫外光照射，其他部分的所述第二覆盖层40被紫外光照射而发生聚合反应。再进行显影，当显影液与所述第二覆盖层40相接触时，未发生聚合反应的部分(即未曝光的部分)所述第二覆盖层40被显影液溶解，即在每个所述焊垫31上的所述第二覆盖层40形成所述第二开口41，从而使所述焊垫31露出。本实施方式中，形成的所述第二开口41的宽度要大于所述焊垫31的宽度，可以为后续的表面处理提供便利。
步骤S7，请参阅图7与图9，在从所述第二开口41露出的所述焊垫31裸露的表面形成表面处理层50。
本实施方式中，所述表面处理层50为镍金镀层，具体采用化镍金工艺形成于所述焊垫31的表面的。具体的化镍金过程为：将步骤S6得到的线路板置于化金槽内，在从每个所述第二开口41露出的所述焊垫31上形成镍金层。形成的镍金层的厚度通过调整化金时间的长短进行调解。
在本实施例中，只需要在露出的所述焊垫31的表面形成所述表面处理层50，而且由于不需要对第一线路图形12进行表面处理，使得所述表面处理层50位于所述焊垫31的侧表面的纵深度较浅，提高了药水的交换性，避免线距间长金造成短路的现象，提高电路板的品质。
而且，由于是通过分次制作覆盖膜的方式，每次形成的覆盖膜都能充分曝光聚合，避免了在显影的过程中，出现覆盖层侧蚀的现象。尤其是第二覆盖层40，由于其厚度较薄，能够充分曝光，在进行显影时，不会产生侧蚀，避免出现细小的缝隙。这样，在表面处理时，所述镍金层只形成于所述焊垫31的表面，从而能够有效地防止夹杂异物或长金现象的发生。
请参阅图7，为本发明实施例提供的一种采用上述电路板制造方法制造的电路板1000，一并参阅图1至图6、图8与图9，所述电路板1000包括一线路基板10、至少一第一覆盖层20、至少一第二线路图形30和至少一第二覆盖层40，所述线路基板10包括一基材层11以及凸出设置于所述基材层11表面的第一线路图形12，所述第一线路图形12包括与所述基材层11连接的第一端部121和相对所述第一端部121设置的第二端部122；所述第一覆盖层20包覆所述基材层11的表面和所述第一线路图形12的表面，所述第一覆盖层20对应所述第一线路图形12的区域形成有第一开口21，且所述第二端部122于所述第一开口21露出；所述第二线路图形30设置于所述第二端部122，所述第一线路图形12与所述第二线路图形30电性连接以形成导电线路层；所述第二覆盖层40至少覆盖于所述第一覆盖层20的表面。
本实施方式中，所述第一开口21的宽度等于所述第一线路图形12的线路宽度。
本实施方式中，所述第二线路图形30的线路宽度小于或等于所述第一线路图形12的线路宽度。
如图5至图9所示，本实施方式中，所述第二线路图形30包括多个焊垫31以及除所述焊垫31之外的主体线路，所述第二覆盖层40还覆盖所述主体线路，所述焊垫31露出所述第二覆盖层40，所述焊垫31上设置有表面处理层50，所述表面处理层50为化镍金层。
与现有技术相比，本发明提供的电路板的制造方法具有以下优点：
1.通过分次制作线路图形结合分次覆盖覆盖层，可以使单一线路图形的厚度较薄，便于覆盖层将线路间距尤其是细间距填充满，不会出现底部缺胶或者气泡等现象。
2.分次形成线路图形，只需要最上面一层的线路图像进行镀层处理，化金的纵深度不会太深，提高了药水交换性，不会形成长金短路的现。
3.通过分次制作覆盖膜的方式，每次形成的覆盖层都能充分曝光聚合，避免了在显影的过程中，出现覆盖层侧蚀的现象，避免在侧蚀的部位夹杂异物或长金，提升了产品的品质。
另外，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明的保护范围。

Claims (10)

1.一种电路板的制造方法，其特征在于，包括步骤：
提供一线路基板，所述线路基板包括一基材层及设置于所述基材层表面的第一线路图形，所述第一线路图形包括与所述基材层连接的第一端部和相对所述第一端部设置的第二端部；
于所述基材层表面形成第一覆盖层，所述第一覆盖层包覆所述基材层的表面及所述第一线路图形的表面，于所述第一覆盖层对应所述第一线路图形的区域形成第一开口，所述第二端部于所述第一开口露出；
于所述第二端部上电镀以形成第二线路图形，使得所述第一线路图形与所述第二线路图形电性连接以形成导电线路层；以及
至少于所述第一覆盖层的表面形成第二覆盖层，从而获得所述电路板。
2.如权利要求1所述的制造方法，其特征在于，所述第二线路图形的线路宽度小于或等于所述第一线路图形的线路宽度。
3.如权利要求1所述的制造方法，其特征在于，所述第二线路图形包括多个焊垫以及除所述焊垫之外的主体线路，所述第二覆盖层还覆盖所述主体线路，所述第二覆盖层中设有多个第二开口，所述焊垫于所述第二开口露出。
4.如权利要求3所述的制造方法，其特征在于，形成所述第二覆盖层后，还包括：
于所述焊垫上形成表面处理层。
5.如权利要求4所述的制造方法，其特征在于，所述表面处理层形成于所述焊垫的侧壁以及所述焊垫远离所述第一覆盖层的顶面。
6.如权利要求1所述的制造方法，其特征在于，所述第一覆盖层包括胶层、保护膜、感光性覆盖膜、聚酰亚胺膜中的至少一种，所述第二覆盖层包括保护膜、感光性覆盖膜和防焊层中的至少一种。
7.一种电路板，其特征在于，所述电路板包括一线路基板、至少一第一覆盖层、至少一第二线路图形和至少一第二覆盖层，所述线路基板包括一基材层以及设置于所述基材层表面的第一线路图形，所述第一线路图形包括与所述基材层连接的第一端部和相对所述第一端部设置的第二端部；
所述第一覆盖层包覆所述基材层的表面和所述第一线路图形的表面，所述第一覆盖层对应所述第一线路图形的区域设有第一开口，所述第二端部于所述第一开口露出；
所述第二线路图形设置于所述第二端部，所述第一线路图形与所述第二线路图形电性连接以形成导电线路层；
所述第二覆盖层至少覆盖于所述第一覆盖层的表面。
8.如权利要求7所述的电路板，其特征在于，所述第二线路图形的线路宽度小于或等于所述第一线路图形的线路宽度。
9.如权利要求7所述的电路板，其特征在于，所述第二线路图形包括多个焊垫以及除所述焊垫之外的主体线路，所述第二覆盖层还覆盖所述主体线路，所述焊垫露出所述第二覆盖层。
10.如权利要求9所述的电路板，其特征在于，所述焊垫上设置有表面处理层。
CN202010668386.9A 2020-07-13 2020-07-13 电路板的制造方法及电路板 Pending CN113939112A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010668386.9A CN113939112A (zh) 2020-07-13 2020-07-13 电路板的制造方法及电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010668386.9A CN113939112A (zh) 2020-07-13 2020-07-13 电路板的制造方法及电路板

Publications (1)

Publication Number Publication Date
CN113939112A true CN113939112A (zh) 2022-01-14

Family

ID=79273612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010668386.9A Pending CN113939112A (zh) 2020-07-13 2020-07-13 电路板的制造方法及电路板

Country Status (1)

Country Link
CN (1) CN113939112A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1456034A (zh) * 2000-07-27 2003-11-12 盖尔麦公司 包括导电迹线、焊盘和微通孔的电路制作方法和使用这种方法制造高集成密度的印刷电路和多层组件
CN1961623A (zh) * 2004-06-01 2007-05-09 富士胶片株式会社 多层电路板及其制造方法
US20110155441A1 (en) * 2009-12-31 2011-06-30 Unimicron Technology Corp. Circuit board and process for fabricating the same
CN110996535A (zh) * 2019-11-25 2020-04-10 景旺电子科技(龙川)有限公司 一种利用加成法制作线路层阶梯铜厚铜基线路板的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1456034A (zh) * 2000-07-27 2003-11-12 盖尔麦公司 包括导电迹线、焊盘和微通孔的电路制作方法和使用这种方法制造高集成密度的印刷电路和多层组件
CN1961623A (zh) * 2004-06-01 2007-05-09 富士胶片株式会社 多层电路板及其制造方法
US20110155441A1 (en) * 2009-12-31 2011-06-30 Unimicron Technology Corp. Circuit board and process for fabricating the same
CN110996535A (zh) * 2019-11-25 2020-04-10 景旺电子科技(龙川)有限公司 一种利用加成法制作线路层阶梯铜厚铜基线路板的方法

Similar Documents

Publication Publication Date Title
US8124880B2 (en) Circuit board and method for manufacturing thereof
US20090084595A1 (en) Printed circuit board and manufacturing method of the same
KR100990618B1 (ko) 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법
US20150313015A1 (en) Wiring board
EP1951012B1 (en) Method of manufacturing a wiring board including electroplating
WO2018211733A1 (ja) プリント配線板及びその製造方法
CN112312662A (zh) 一种精细线路印制电路板的制作方法
CN108024442B (zh) 布线电路基板及其制造方法
KR100789531B1 (ko) 리지드-플렉서블 인쇄회로기판의 제조방법
CN103098565B (zh) 元器件内置基板
US20090008133A1 (en) Patterned Circuits and Method for Making Same
CN113939112A (zh) 电路板的制造方法及电路板
CN216217750U (zh) 一种电镀式阶梯焊盘pcb
JPH09232741A (ja) プリント配線板
US6800816B2 (en) Wiring circuit board having bumps and method of producing same
KR100498977B1 (ko) Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법
KR20010065115A (ko) 인쇄회로기판 제조방법
JPH01145891A (ja) ハンダバンプ付き回路基板の製造方法
KR20110043898A (ko) 극미세 회로를 갖는 인쇄회로기판 제조 방법
CN211580301U (zh) 一种具有厚铜精细线路的柔性线路板
KR20080100111A (ko) 고밀도 패키지 기판 제조 방법
JP2022176709A (ja) プリント配線板
KR100652132B1 (ko) 인쇄 회로 기판 및 이의 제작 방법
JP2004281752A (ja) 片面回路基板の製造方法及び片面回路基板
JP2004072027A (ja) 突起電極付き配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination