JP2004281752A - 片面回路基板の製造方法及び片面回路基板 - Google Patents
片面回路基板の製造方法及び片面回路基板 Download PDFInfo
- Publication number
- JP2004281752A JP2004281752A JP2003071796A JP2003071796A JP2004281752A JP 2004281752 A JP2004281752 A JP 2004281752A JP 2003071796 A JP2003071796 A JP 2003071796A JP 2003071796 A JP2003071796 A JP 2003071796A JP 2004281752 A JP2004281752 A JP 2004281752A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- wiring pattern
- circuit board
- manufacturing
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】チップと基板との狭ピッチ接合化に必要なチップへのバンプ形成工程を無くすために、従来の基板作成工程において、工程数をわずかに増やすだけで、チップ接続用バンプ付き片面回路基板の製造方法およびチップ接続用バンプ付き片面回路基板を提供する。
【解決手段】電解メッキ用リードとしての金属板にメッキレジストを形成後、最終的にチップ接続用端子となる部分の金属板に、レーザー照射もしくは、部分エッチングを行い、電解メッキにより配線パターンを形成し、その上に絶縁膜を形成し、最後に金属板をエッチングにより除去する。
【選択図】 図1
【解決手段】電解メッキ用リードとしての金属板にメッキレジストを形成後、最終的にチップ接続用端子となる部分の金属板に、レーザー照射もしくは、部分エッチングを行い、電解メッキにより配線パターンを形成し、その上に絶縁膜を形成し、最後に金属板をエッチングにより除去する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体チップを搭載する片面回路基板の製造方法に関するものである。
【0002】
【従来の技術】
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。これらの電子機器に使用される半導体パッケージは、小型化かつ多ピン化してきており、また、半導体パッケージを含めた電子部品を実装する、実装用基板も小型化してきている。さらには電子機器への収納性を高めるため、リジット基板とフレキシブル基板を積層し一体化して、折り曲げを可能としたリジットフレックス基板が、実装用基板として使われるようになってきている。
【0003】
半導体パッケージはその小型化に伴って、従来のようなリードフレームを使用した形態のパッケージでは、小型化に限界がきているため、最近では回路基板上にチップを実装したものとして、BGA(Ball Grid Array)や、CSP(Chip Scale Package)と言った、エリア実装型の新しいパッケージ方式が提案されている。これらの半導体パッケージにおいて、従来型半導体パッケージのリードフレームの機能を有する、半導体パッケージ用基板と呼ばれる、プラスチックやセラミックス等各種材料を使って構成される、基板の端子と半導体チップの電極との電気的接続方法として、ワイヤーボンディング方式やTAB(Tape Automated Bonding)方式、さらにはFC(Frip Chip)方式などが知られているが、最近では、半導体パッケージの小型化に有利なFC接続方式を用いた、BGAやCSPの構造が盛んに提案されている。これに伴い、半導体パッケージに用いられる基板はより高密度化、高信頼性が要求されている。このような基板の配線パターンを形成する方法として、銅箔をエッチングする方法(サブトラクティブ法)、電解メッキをする方法(アディティブ法)等があり、配線密度の高密度化に対応可能なアディティブ法が特に注目され始めている。また、チップと基板の接合方法は、半田バンプによるものが大多数であったが、配線密度の高密度化に伴い、スタッドバンプやメッキバンプ、バンプレス等による方法の検討が行われている。
上記の接合方法のスタッドバンプもしくはメッキバンプによる方法を行うには、従来、チップ側にバンプを形成しており、この工程を行うことにより、生産性が悪くなり、製造コストが高くなるという問題点があった。(非特許文献1参照)
【0004】
この問題に対して基板側にチップ接続用バンプを形成するという方法が非特許文献1に記載されている。しかし、ここに記載されている方法は、基板作成後に、メッキレジストを形成しチップ接続用端子部のみにメッキを行いバンプを形成している。この方法を行うには、絶縁基材に現像液及びレジスト剥離液耐性が必要であり、使用することができる絶縁基材が限られてしまう。
【0005】
【非特許文献1】
電子技術 1999―9 p.29―35
【0006】
【発明が解決しようとする課題】
本発明の目的は、絶縁基材に現像液耐性等の制限を必要としずに、チップ接続用バンプ付き片面回路基板を提供するにある。
【0007】
【課題を解決するための手段】
本発明は、
[1] (1A)キャリヤ金属板にパターンニングされたメッキレジストを形成し、
(1B)チップとの接続端子となる部分の金属板にレーザーで深さが1〜10μmの穴を開け、
(1C)電解メッキにより所定の配線パターンを形成し、
(1D)メッキレジストを剥離後、所定の配線パターンが形成されたキャリヤ金属板を配線パターン面が内側になるようにして絶縁基材と重ね合わせ配線パターンを絶縁基材内に埋め込み、
(1E)キャリヤ金属板をエッチング除去する、
ことを特徴とする片面回路基板の製造方法、
[2] [1]項において、(1A)と(1B)の順番が逆である片面回路基板の製造方法、
[3] 深さ1〜10μmの穴を開けるレーザーの径が10〜100μmφ、もしくは10〜100μm□である[1]又は[2]項記載の片面回路基板の製造方法、
[4] (4A)キャリヤ金属板にチップとの接続端子となる部分のみパターンニングされたエッチングレジストを形成し、
(4B)金属板のメッキレジストが形成されている面のみを接続端子となる部分の金属板を1〜10μmエッチングを行い、
(4C)メッキレジストを剥離後、配線パターンがパターンニングされたメッキレジストを形成し、
(4D)電解メッキにより所定の配線パターンを形成し、
(4E)メッキレジストを剥離後、所定の配線パターンが形成されたキャリヤ金属板を配線パターン面が内側になるようにして絶縁基材と重ね合わせ配線パターンを絶縁基材内に埋め込み、
(4F)キャリヤ金属板をエッチング除去する、ことを特徴とする片面回路基板の製造方法、
[5] 配線パターンを電解メッキにより形成する工程が、金、ニッケル、銅をこの順に電解メッキする工程である[1]〜[4]項のいずれか1項に記載の片面回路基板の製造方法、
[6] 使用する金属板の厚みが、20〜100μmである[1]〜[5]項のいずれか1項に記載の片面回路基板の製造方法、
[7] [1]〜[6]項のいずれか1項に記載の製造方法により製造された片面回路基板である。
【0008】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明するが、本発明はこれによって何ら限定されるものではない。
【0009】
図1は、本発明の一実施例の製造工程を示す断面図である。まず、金属板1上にパターニングされたメッキレジスト2を形成する(図1(a))。金属板1の材質は、この製造方法に適するものであればどのようなものでも良いが、特に、使用される薬液に対して耐性を有するものであって、最終的にエッチングにより除去可能であることが必要である。そのような金属板1の材質としては、例えば、銅、銅合金、42合金、ニッケル等が挙げられる。また、使用する金属板の厚みは、20〜100μmが好ましく、より好ましくは20〜50μmである。厚みが前記下限未満では支持性が不足し、工程中でシワになったり折れ曲がったりしてハンドリングが難しく、前記上限を超えると後にエッチングで除去する工程で時間がかかり生産性が悪い。金属板1上にパターニングするメッキレジストは、例えば、金属板上に紫外線感光性のドライフィルムレジストをラミネートし、ネガフィルム等を用いて選択的に感光し、その後現像することにより形成できる。次に、メッキレジストがパターニングされており、かつ、最終的にチップ接続端子部となる箇所3の金属板に、レーザーを用いて深さ1〜10μmのバンプ形成用凹み5を形成する。この時用いるレーザー径は、チップの端子に対応する大きさであればよいが、好ましくは10〜100μmφ、もしくは10〜100μm□が良い。レーザー径が前記下限未満では、電解メッキ時にメッキ液が入り込まない可能性が有り、前記上限を超えると高密度配線には適さない。また、この際、他のパターン部4には、凹みを形成しない。レーザーには、CO2、UV−YAG、エキシマレーザーが使用できる。
【0010】
次に、金属板1を電解メッキ用リード(給電用電極)として、金属板1とは異なる金属による配線パターン6を電解メッキにより形成する(図1(b))。この時、レーザーによるバンプ形成用凹み部分5もメッキがされる。ここで形成する配線パターンは、1種類の金属によるものでも良いが、例えば、金、ニッケル、銅という順番に電解メッキを行うことによる3種類の金属によるものでも良い。この時、金メッキは、レジスト金属としての役割がある。なお、レジスト金属を形成する目的は、金属板をエッチングする際に使用する薬液により、配線パターンが浸食・腐食されるのを防ぐことである。ニッケルメッキは、金メッキパターンと後に形成する銅配線パターン間での、金―銅拡散を防ぐ目的である。銅メッキは、低抵抗で安定しているので配線パターンとしての役割がある。
【0011】
次に、メッキレジストを除去し(図1(c))、形成した配線パターン上に絶縁層7を形成する(図1(d))。絶縁層7を構成する樹脂は、この製造方法に適するものであればどのようなものでも使用できる。また、絶縁層7の形成は、使用する樹脂に応じて適した方法で良く、樹脂ワニスを印刷、カーテンコート、バーコート等の方法で直接塗布したり、ドライフィルムタイプの樹脂を真空ラミネート、真空プレス等の方法で積層する方法が挙げられる。
【0012】
次に、金属板1をエッチングにより除去する(図1(e))。
以上の工程により、配線密度の高密度化に対応したチップ接続用バンプ付き片面回路基板を製造することができる。
【0013】
図2は、本発明の他の一実施例の製造工程を示す断面図である。まず、金属板8上に最終的にチップ接続端子部となる部分のみパターニングされたエッチングレジスト9を形成する(図2(a))。金属板8の材質は、上記、金属板1と同様である。金属板8上にパターニングするエッチングレジスト9は、例えば、金属板8上に紫外線感光性のドライフィルムレジストをラミネートし、ネガフィルム等を用いて選択的に感光し、その後現像することにより形成できる。
【0014】
次に、エッチングレジスト9の形成されていない部分10にエッチングを行い、金属板8に1〜10μmのバンプ形成用凹み11を形成する。
次に、エッチングレジスト9を剥離し、再度、金属板8上に最終的な回路パターン12がパターンニングされたメッキレジスト13を形成する(図2(b))。
【0015】
次に、金属板8を電解メッキ用リード(給電用電極)として、金属板8とは異なる金属による配線パターン14を電解メッキにより形成する(図2(c))。この時、前記エッチングによる凹み部分11もメッキがされる。ここで形成する配線パターンは、前記配線パターン6と同様である。
次に、メッキレジスト13を除去し(図2(d))、形成した配線パターン14上に絶縁層15を形成する(図2(e))。絶縁層15を構成する樹脂及び形成法は、前記、絶縁層7と同様である。
【0016】
次に、金属板8をエッチングにより除去する(図2(f))。
以上の工程により、配線密度の高密度化に対応したチップ接続用バンプ付き片面回路基板を製造することができる。
前記2種類の方法で作成したチップ接続用バンプ付き片面回路基板は、チップ接続用端子部に1〜10μmの均一な高さのバンプが形成された片面回路基板である。
【0017】
本発明による片面回路基板の製造方法及び片面回路基板の特徴は、レーザーもしくは、部分エッチングを用いることにより、チップへのバンプ形成を必要としないチップ接続用バンプ付き片面回路基板を製造することができ、チップ接続用端子部に1〜10μmの均一な高さのバンプが形成された片面回路基板を提供することができる。
【0018】
【実施例】
実施例1
25μm厚の電解ニッケル箔(福田金属箔粉工業製、NIF−MT−25:商品名)をニッケル粗化液(メック製、NR−1870:商品名)を用いて表面処理し、次に、ネガタイプのドライフィルムレジスト(JSR製、FDR−2500:商品名)をロールラミネートし、所定のガラスマスクを用いて露光を行い、現像液(三菱ガス化学製、EF105A:商品名)を用いて現像し、チップ接続用端子部のみパターンニングされたメッキレジストを形成した。次に、ニッケルエッチング液(メック製、NH−1862:商品名)を用いて、メッキレジストが形成されていない部分を2μm削り、最終的にチップ接続用端子部になる部分のみに2μmの凹みを形成した。次に、レジスト剥離液(三菱ガス化学製、R−100:商品名)を用いてレジストを除去し、再度ネガタイプのドライフィルムレジスト(JSR製、FDR−2500:商品名)をロールラミネートし、所定のガラスマスクを用いて露光を行い、現像液(三菱ガス化学製、EF105A:商品名)を用いて現像し、最終的な回路パターンがパターンニングされたメッキレジストを形成した。次に、電解ニッケル箔を電解メッキ用リードとして、金を電解メッキにより電流密度0.5A/dm2で3μm形成し、次に、バリア層としてニッケルを電解メッキにより電流密度2.0A/dm2で0.5μm形成し、さらに電流密度3.0A/dm2で電解銅メッキすることにより配線パターンを形成した。配線パターンは、線幅/線間/厚み=20μm/20μm/7μmとした。次に、レジスト剥離液(三菱ガス化学製、R−100:商品名)を用いてレジストを除去し、銅粗化液(旭電化工業製、SO−G:商品名)を用いて銅配線パターンを粗化した後、絶縁層としてシリコーン変性ポリイミドフィルムを真空プレスにより配線パターンの凹凸を埋め込みながら成形し、50μm厚の絶縁基材を形成した。この時の真空プレスの条件は、140℃、3.97MPaである。最後にニッケルエッチング液(メック製、NH−1862:商品名)を用いて電解ニッケル箔を除去して、チップ接続用端子部に高さ2μmのバンプが形成された片面回路基板を得ることができた。
【0019】
このようにして得られた片面回路基板と、NCFとメッキバンプ無しチップを用いてFCボンダー(澁谷工業製、DB200:商品名)で接合評価を行ったところ、50箇所ある基板の端子とチップの電極をすべて導通させることができた。
【0020】
実施例2
25μm厚の電解ニッケル箔(福田金属箔粉工業製、NIF−MT−25:商品名)をニッケル粗化液(メック製、NR−1870:商品名)を用いて表面処理し、次に、ネガタイプのドライフィルムレジスト(JSR製、FDR−2500:商品名)をロールラミネートし、所定のガラスマスクを用いて露光を行い、現像液(三菱ガス化学製、EF105A:商品名)を用いて現像し、最終的な回路パターンがパターンニングされたメッキレジストを形成した。次に、UV−YAGレーザー(三菱電機製、ML605LDX:商品名)を用いてチップとの接続端子となる部分の金属板に深さ2μmφの穴を開け、次に、電解ニッケル箔を電解メッキ用リードとして、金を電解メッキにより電流密度0.5A/dm2で3μm形成し、次に、バリア層としてニッケルを電解メッキにより電流密度2.0A/dm2で0.5μm形成し、さらに電流密度3.0A/dm2で電解銅メッキすることにより配線パターンを形成した。配線パターンは、線幅/線間/厚み=20μm/20μm/7μmとした。次に、レジスト剥離液(三菱ガス化学製、R−100:商品名)を用いてレジストを除去し、銅粗化液(旭電化工業製、SO−G:商品名)を用いて銅配線パターンを粗化した後、絶縁層としてシリコーン変性ポリイミドフィルムを真空プレスにより配線パターンの凹凸を埋め込みながら成形し、50μm厚の絶縁基材を形成した。この時の真空プレスの条件は、140℃、3.97MPaである。最後にニッケルエッチング液(メック製、NH−1862:商品名)を用いて電解ニッケル箔を除去して、チップ接続用端子部に高さ2μmのバンプが形成された片面回路基板を得ることができた。
【0021】
このようにして得られた片面回路基板と、NCFとメッキバンプ無しチップを用いてFCボンダー(澁谷工業製、DB200:商品名)で接合評価を行ったところ、50箇所ある基板の端子とチップの電極をすべて導通させることができた。
【0022】
比較例1
25ミクロン厚の電解ニッケル箔(福田金属箔粉工業製、NIF−MT−25:商品名)をニッケル粗化液(メック製、NR−1870:商品名)を用いて表面処理し、次に、ドライフィルムレジスト(JSR製、FDR−2500:商品名)をロールラミネートし、所定のガラスマスクを用いて露光を行い、現像液(三菱ガス化学製、EF105A:商品名)を用いて現像し、配線パターンの形成に必要なメッキレジストを形成した。次に、電解ニッケル箔を電解メッキ用リードとして、金を電解メッキにより電流密度0.5A/dm2で1μm形成し、次に、バリア層としてニッケルを電解メッキにより電流密度2.0A/dm2で2μm形成し、さらに電流密度3.0A/dm2で電解銅メッキすることにより配線パターンを形成した。配線パターンは、線幅/線間/厚み=20μm/20μm/7μmとした。次に、レジスト剥離液(三菱ガス化学製、R−100:商品名)を用いてレジストを除去し、銅粗化液(旭電化工業製、SO−G:商品名)を用いて銅配線パターンを粗化した後、絶縁層としてシリコーン変性ポリイミドフィルムを真空プレスにより配線パターンの凹凸を埋め込みながら成形し、50μm厚の絶縁膜を形成した。この時の真空プレスの条件は、140℃、3.97MPaである。最後にニッケルエッチング液(メック製、NH−1862:商品名)を用いて電解ニッケル箔を除去して、平坦な片面回路基板を作成した。
【0023】
このようにして得られた片面回路基板と、NCFとメッキバンプ無しチップを用いて、FCボンダー(澁谷工業製、DB200:商品名)で接合評価を行ったところ、50箇所ある基板の端子とチップの電極においてすべて導通させることができなかった。
【0024】
【発明の効果】
本発明によれば、絶縁基材に特別な耐性が必要なく、チップ接続用端子部にバンプが付いた片面回路基板を製造し、得ることができ、狭ピッチ接合におけるチップへのバンプ形成を必要としない、チップバンプレス接合を可能にすることができる。
【0025】
【図面の簡単な説明】
【図1】本発明の実施形態による片面回路基板の製造方法の一例を示す断面図である。
【図2】本発明の実施形態による片面回路基板の製造方法の一例を示す断面図である。
【符号の説明】
1.金属板
2.メッキレジスト
3.最終的にチップ接続端子部となる箇所
4.チップ接続端子部以外のパターン部
5.バンプ形成用凹み
6.配線パターン
7.絶縁層
8.金属板
9.(バンプ形成用凹み作成用)エッチングレジスト
10.最終的にチップ接続端子部となる箇所
11.バンプ形成用凹み
12.回路パターン
13.(配線パターン作成用)メッキレジスト
14.配線パターン
15.絶縁層
【発明の属する技術分野】
本発明は、半導体チップを搭載する片面回路基板の製造方法に関するものである。
【0002】
【従来の技術】
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。これらの電子機器に使用される半導体パッケージは、小型化かつ多ピン化してきており、また、半導体パッケージを含めた電子部品を実装する、実装用基板も小型化してきている。さらには電子機器への収納性を高めるため、リジット基板とフレキシブル基板を積層し一体化して、折り曲げを可能としたリジットフレックス基板が、実装用基板として使われるようになってきている。
【0003】
半導体パッケージはその小型化に伴って、従来のようなリードフレームを使用した形態のパッケージでは、小型化に限界がきているため、最近では回路基板上にチップを実装したものとして、BGA(Ball Grid Array)や、CSP(Chip Scale Package)と言った、エリア実装型の新しいパッケージ方式が提案されている。これらの半導体パッケージにおいて、従来型半導体パッケージのリードフレームの機能を有する、半導体パッケージ用基板と呼ばれる、プラスチックやセラミックス等各種材料を使って構成される、基板の端子と半導体チップの電極との電気的接続方法として、ワイヤーボンディング方式やTAB(Tape Automated Bonding)方式、さらにはFC(Frip Chip)方式などが知られているが、最近では、半導体パッケージの小型化に有利なFC接続方式を用いた、BGAやCSPの構造が盛んに提案されている。これに伴い、半導体パッケージに用いられる基板はより高密度化、高信頼性が要求されている。このような基板の配線パターンを形成する方法として、銅箔をエッチングする方法(サブトラクティブ法)、電解メッキをする方法(アディティブ法)等があり、配線密度の高密度化に対応可能なアディティブ法が特に注目され始めている。また、チップと基板の接合方法は、半田バンプによるものが大多数であったが、配線密度の高密度化に伴い、スタッドバンプやメッキバンプ、バンプレス等による方法の検討が行われている。
上記の接合方法のスタッドバンプもしくはメッキバンプによる方法を行うには、従来、チップ側にバンプを形成しており、この工程を行うことにより、生産性が悪くなり、製造コストが高くなるという問題点があった。(非特許文献1参照)
【0004】
この問題に対して基板側にチップ接続用バンプを形成するという方法が非特許文献1に記載されている。しかし、ここに記載されている方法は、基板作成後に、メッキレジストを形成しチップ接続用端子部のみにメッキを行いバンプを形成している。この方法を行うには、絶縁基材に現像液及びレジスト剥離液耐性が必要であり、使用することができる絶縁基材が限られてしまう。
【0005】
【非特許文献1】
電子技術 1999―9 p.29―35
【0006】
【発明が解決しようとする課題】
本発明の目的は、絶縁基材に現像液耐性等の制限を必要としずに、チップ接続用バンプ付き片面回路基板を提供するにある。
【0007】
【課題を解決するための手段】
本発明は、
[1] (1A)キャリヤ金属板にパターンニングされたメッキレジストを形成し、
(1B)チップとの接続端子となる部分の金属板にレーザーで深さが1〜10μmの穴を開け、
(1C)電解メッキにより所定の配線パターンを形成し、
(1D)メッキレジストを剥離後、所定の配線パターンが形成されたキャリヤ金属板を配線パターン面が内側になるようにして絶縁基材と重ね合わせ配線パターンを絶縁基材内に埋め込み、
(1E)キャリヤ金属板をエッチング除去する、
ことを特徴とする片面回路基板の製造方法、
[2] [1]項において、(1A)と(1B)の順番が逆である片面回路基板の製造方法、
[3] 深さ1〜10μmの穴を開けるレーザーの径が10〜100μmφ、もしくは10〜100μm□である[1]又は[2]項記載の片面回路基板の製造方法、
[4] (4A)キャリヤ金属板にチップとの接続端子となる部分のみパターンニングされたエッチングレジストを形成し、
(4B)金属板のメッキレジストが形成されている面のみを接続端子となる部分の金属板を1〜10μmエッチングを行い、
(4C)メッキレジストを剥離後、配線パターンがパターンニングされたメッキレジストを形成し、
(4D)電解メッキにより所定の配線パターンを形成し、
(4E)メッキレジストを剥離後、所定の配線パターンが形成されたキャリヤ金属板を配線パターン面が内側になるようにして絶縁基材と重ね合わせ配線パターンを絶縁基材内に埋め込み、
(4F)キャリヤ金属板をエッチング除去する、ことを特徴とする片面回路基板の製造方法、
[5] 配線パターンを電解メッキにより形成する工程が、金、ニッケル、銅をこの順に電解メッキする工程である[1]〜[4]項のいずれか1項に記載の片面回路基板の製造方法、
[6] 使用する金属板の厚みが、20〜100μmである[1]〜[5]項のいずれか1項に記載の片面回路基板の製造方法、
[7] [1]〜[6]項のいずれか1項に記載の製造方法により製造された片面回路基板である。
【0008】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明するが、本発明はこれによって何ら限定されるものではない。
【0009】
図1は、本発明の一実施例の製造工程を示す断面図である。まず、金属板1上にパターニングされたメッキレジスト2を形成する(図1(a))。金属板1の材質は、この製造方法に適するものであればどのようなものでも良いが、特に、使用される薬液に対して耐性を有するものであって、最終的にエッチングにより除去可能であることが必要である。そのような金属板1の材質としては、例えば、銅、銅合金、42合金、ニッケル等が挙げられる。また、使用する金属板の厚みは、20〜100μmが好ましく、より好ましくは20〜50μmである。厚みが前記下限未満では支持性が不足し、工程中でシワになったり折れ曲がったりしてハンドリングが難しく、前記上限を超えると後にエッチングで除去する工程で時間がかかり生産性が悪い。金属板1上にパターニングするメッキレジストは、例えば、金属板上に紫外線感光性のドライフィルムレジストをラミネートし、ネガフィルム等を用いて選択的に感光し、その後現像することにより形成できる。次に、メッキレジストがパターニングされており、かつ、最終的にチップ接続端子部となる箇所3の金属板に、レーザーを用いて深さ1〜10μmのバンプ形成用凹み5を形成する。この時用いるレーザー径は、チップの端子に対応する大きさであればよいが、好ましくは10〜100μmφ、もしくは10〜100μm□が良い。レーザー径が前記下限未満では、電解メッキ時にメッキ液が入り込まない可能性が有り、前記上限を超えると高密度配線には適さない。また、この際、他のパターン部4には、凹みを形成しない。レーザーには、CO2、UV−YAG、エキシマレーザーが使用できる。
【0010】
次に、金属板1を電解メッキ用リード(給電用電極)として、金属板1とは異なる金属による配線パターン6を電解メッキにより形成する(図1(b))。この時、レーザーによるバンプ形成用凹み部分5もメッキがされる。ここで形成する配線パターンは、1種類の金属によるものでも良いが、例えば、金、ニッケル、銅という順番に電解メッキを行うことによる3種類の金属によるものでも良い。この時、金メッキは、レジスト金属としての役割がある。なお、レジスト金属を形成する目的は、金属板をエッチングする際に使用する薬液により、配線パターンが浸食・腐食されるのを防ぐことである。ニッケルメッキは、金メッキパターンと後に形成する銅配線パターン間での、金―銅拡散を防ぐ目的である。銅メッキは、低抵抗で安定しているので配線パターンとしての役割がある。
【0011】
次に、メッキレジストを除去し(図1(c))、形成した配線パターン上に絶縁層7を形成する(図1(d))。絶縁層7を構成する樹脂は、この製造方法に適するものであればどのようなものでも使用できる。また、絶縁層7の形成は、使用する樹脂に応じて適した方法で良く、樹脂ワニスを印刷、カーテンコート、バーコート等の方法で直接塗布したり、ドライフィルムタイプの樹脂を真空ラミネート、真空プレス等の方法で積層する方法が挙げられる。
【0012】
次に、金属板1をエッチングにより除去する(図1(e))。
以上の工程により、配線密度の高密度化に対応したチップ接続用バンプ付き片面回路基板を製造することができる。
【0013】
図2は、本発明の他の一実施例の製造工程を示す断面図である。まず、金属板8上に最終的にチップ接続端子部となる部分のみパターニングされたエッチングレジスト9を形成する(図2(a))。金属板8の材質は、上記、金属板1と同様である。金属板8上にパターニングするエッチングレジスト9は、例えば、金属板8上に紫外線感光性のドライフィルムレジストをラミネートし、ネガフィルム等を用いて選択的に感光し、その後現像することにより形成できる。
【0014】
次に、エッチングレジスト9の形成されていない部分10にエッチングを行い、金属板8に1〜10μmのバンプ形成用凹み11を形成する。
次に、エッチングレジスト9を剥離し、再度、金属板8上に最終的な回路パターン12がパターンニングされたメッキレジスト13を形成する(図2(b))。
【0015】
次に、金属板8を電解メッキ用リード(給電用電極)として、金属板8とは異なる金属による配線パターン14を電解メッキにより形成する(図2(c))。この時、前記エッチングによる凹み部分11もメッキがされる。ここで形成する配線パターンは、前記配線パターン6と同様である。
次に、メッキレジスト13を除去し(図2(d))、形成した配線パターン14上に絶縁層15を形成する(図2(e))。絶縁層15を構成する樹脂及び形成法は、前記、絶縁層7と同様である。
【0016】
次に、金属板8をエッチングにより除去する(図2(f))。
以上の工程により、配線密度の高密度化に対応したチップ接続用バンプ付き片面回路基板を製造することができる。
前記2種類の方法で作成したチップ接続用バンプ付き片面回路基板は、チップ接続用端子部に1〜10μmの均一な高さのバンプが形成された片面回路基板である。
【0017】
本発明による片面回路基板の製造方法及び片面回路基板の特徴は、レーザーもしくは、部分エッチングを用いることにより、チップへのバンプ形成を必要としないチップ接続用バンプ付き片面回路基板を製造することができ、チップ接続用端子部に1〜10μmの均一な高さのバンプが形成された片面回路基板を提供することができる。
【0018】
【実施例】
実施例1
25μm厚の電解ニッケル箔(福田金属箔粉工業製、NIF−MT−25:商品名)をニッケル粗化液(メック製、NR−1870:商品名)を用いて表面処理し、次に、ネガタイプのドライフィルムレジスト(JSR製、FDR−2500:商品名)をロールラミネートし、所定のガラスマスクを用いて露光を行い、現像液(三菱ガス化学製、EF105A:商品名)を用いて現像し、チップ接続用端子部のみパターンニングされたメッキレジストを形成した。次に、ニッケルエッチング液(メック製、NH−1862:商品名)を用いて、メッキレジストが形成されていない部分を2μm削り、最終的にチップ接続用端子部になる部分のみに2μmの凹みを形成した。次に、レジスト剥離液(三菱ガス化学製、R−100:商品名)を用いてレジストを除去し、再度ネガタイプのドライフィルムレジスト(JSR製、FDR−2500:商品名)をロールラミネートし、所定のガラスマスクを用いて露光を行い、現像液(三菱ガス化学製、EF105A:商品名)を用いて現像し、最終的な回路パターンがパターンニングされたメッキレジストを形成した。次に、電解ニッケル箔を電解メッキ用リードとして、金を電解メッキにより電流密度0.5A/dm2で3μm形成し、次に、バリア層としてニッケルを電解メッキにより電流密度2.0A/dm2で0.5μm形成し、さらに電流密度3.0A/dm2で電解銅メッキすることにより配線パターンを形成した。配線パターンは、線幅/線間/厚み=20μm/20μm/7μmとした。次に、レジスト剥離液(三菱ガス化学製、R−100:商品名)を用いてレジストを除去し、銅粗化液(旭電化工業製、SO−G:商品名)を用いて銅配線パターンを粗化した後、絶縁層としてシリコーン変性ポリイミドフィルムを真空プレスにより配線パターンの凹凸を埋め込みながら成形し、50μm厚の絶縁基材を形成した。この時の真空プレスの条件は、140℃、3.97MPaである。最後にニッケルエッチング液(メック製、NH−1862:商品名)を用いて電解ニッケル箔を除去して、チップ接続用端子部に高さ2μmのバンプが形成された片面回路基板を得ることができた。
【0019】
このようにして得られた片面回路基板と、NCFとメッキバンプ無しチップを用いてFCボンダー(澁谷工業製、DB200:商品名)で接合評価を行ったところ、50箇所ある基板の端子とチップの電極をすべて導通させることができた。
【0020】
実施例2
25μm厚の電解ニッケル箔(福田金属箔粉工業製、NIF−MT−25:商品名)をニッケル粗化液(メック製、NR−1870:商品名)を用いて表面処理し、次に、ネガタイプのドライフィルムレジスト(JSR製、FDR−2500:商品名)をロールラミネートし、所定のガラスマスクを用いて露光を行い、現像液(三菱ガス化学製、EF105A:商品名)を用いて現像し、最終的な回路パターンがパターンニングされたメッキレジストを形成した。次に、UV−YAGレーザー(三菱電機製、ML605LDX:商品名)を用いてチップとの接続端子となる部分の金属板に深さ2μmφの穴を開け、次に、電解ニッケル箔を電解メッキ用リードとして、金を電解メッキにより電流密度0.5A/dm2で3μm形成し、次に、バリア層としてニッケルを電解メッキにより電流密度2.0A/dm2で0.5μm形成し、さらに電流密度3.0A/dm2で電解銅メッキすることにより配線パターンを形成した。配線パターンは、線幅/線間/厚み=20μm/20μm/7μmとした。次に、レジスト剥離液(三菱ガス化学製、R−100:商品名)を用いてレジストを除去し、銅粗化液(旭電化工業製、SO−G:商品名)を用いて銅配線パターンを粗化した後、絶縁層としてシリコーン変性ポリイミドフィルムを真空プレスにより配線パターンの凹凸を埋め込みながら成形し、50μm厚の絶縁基材を形成した。この時の真空プレスの条件は、140℃、3.97MPaである。最後にニッケルエッチング液(メック製、NH−1862:商品名)を用いて電解ニッケル箔を除去して、チップ接続用端子部に高さ2μmのバンプが形成された片面回路基板を得ることができた。
【0021】
このようにして得られた片面回路基板と、NCFとメッキバンプ無しチップを用いてFCボンダー(澁谷工業製、DB200:商品名)で接合評価を行ったところ、50箇所ある基板の端子とチップの電極をすべて導通させることができた。
【0022】
比較例1
25ミクロン厚の電解ニッケル箔(福田金属箔粉工業製、NIF−MT−25:商品名)をニッケル粗化液(メック製、NR−1870:商品名)を用いて表面処理し、次に、ドライフィルムレジスト(JSR製、FDR−2500:商品名)をロールラミネートし、所定のガラスマスクを用いて露光を行い、現像液(三菱ガス化学製、EF105A:商品名)を用いて現像し、配線パターンの形成に必要なメッキレジストを形成した。次に、電解ニッケル箔を電解メッキ用リードとして、金を電解メッキにより電流密度0.5A/dm2で1μm形成し、次に、バリア層としてニッケルを電解メッキにより電流密度2.0A/dm2で2μm形成し、さらに電流密度3.0A/dm2で電解銅メッキすることにより配線パターンを形成した。配線パターンは、線幅/線間/厚み=20μm/20μm/7μmとした。次に、レジスト剥離液(三菱ガス化学製、R−100:商品名)を用いてレジストを除去し、銅粗化液(旭電化工業製、SO−G:商品名)を用いて銅配線パターンを粗化した後、絶縁層としてシリコーン変性ポリイミドフィルムを真空プレスにより配線パターンの凹凸を埋め込みながら成形し、50μm厚の絶縁膜を形成した。この時の真空プレスの条件は、140℃、3.97MPaである。最後にニッケルエッチング液(メック製、NH−1862:商品名)を用いて電解ニッケル箔を除去して、平坦な片面回路基板を作成した。
【0023】
このようにして得られた片面回路基板と、NCFとメッキバンプ無しチップを用いて、FCボンダー(澁谷工業製、DB200:商品名)で接合評価を行ったところ、50箇所ある基板の端子とチップの電極においてすべて導通させることができなかった。
【0024】
【発明の効果】
本発明によれば、絶縁基材に特別な耐性が必要なく、チップ接続用端子部にバンプが付いた片面回路基板を製造し、得ることができ、狭ピッチ接合におけるチップへのバンプ形成を必要としない、チップバンプレス接合を可能にすることができる。
【0025】
【図面の簡単な説明】
【図1】本発明の実施形態による片面回路基板の製造方法の一例を示す断面図である。
【図2】本発明の実施形態による片面回路基板の製造方法の一例を示す断面図である。
【符号の説明】
1.金属板
2.メッキレジスト
3.最終的にチップ接続端子部となる箇所
4.チップ接続端子部以外のパターン部
5.バンプ形成用凹み
6.配線パターン
7.絶縁層
8.金属板
9.(バンプ形成用凹み作成用)エッチングレジスト
10.最終的にチップ接続端子部となる箇所
11.バンプ形成用凹み
12.回路パターン
13.(配線パターン作成用)メッキレジスト
14.配線パターン
15.絶縁層
Claims (7)
- (1A)キャリヤ金属板にパターンニングされたメッキレジストを形成し、
(1B)チップとの接続端子となる部分の金属板にレーザーで深さが1〜10μmの穴を開け、
(1C)電解メッキにより所定の配線パターンを形成し、
(1D)メッキレジストを剥離後、所定の配線パターンが形成されたキャリヤ金属板を配線パターン面が内側になるようにして絶縁基材と重ね合わせ配線パターンを絶縁基材内に埋め込み、
(1E)キャリヤ金属板をエッチング除去する、ことを特徴とする片面回路基板の製造方法。 - 請求項1において、(1A)と(1B)の順番が逆である片面回路基板の製造方法。
- 深さ1〜10μmの穴を開けるレーザーの径が10〜100μmφ、もしくは10〜100μm□である請求項1、又は2記載の片面回路基板の製造方法。
- (4A)キャリヤ金属板にチップとの接続端子となる部分のみパターンニングされたエッチングレジストを形成し、
(4B)金属板のメッキレジストが形成されている面のみを接続端子となる部分の金属板を1〜10μmエッチングを行い、
(4C)メッキレジストを剥離後、配線パターンがパターンニングされたメッキレジストを形成し、
(4D)電解メッキにより所定の配線パターンを形成し、
(4E)メッキレジストを剥離後、所定の配線パターンが形成されたキャリヤ金属板を配線パターン面が内側になるようにして絶縁基材と重ね合わせ配線パターンを絶縁基材内に埋め込み、
(4F)キャリヤ金属板をエッチング除去する、ことを特徴とする片面回路基板の製造方法。 - 配線パターンを電解メッキにより形成する工程が、金、ニッケル、銅をこの順に電解メッキする工程である請求項1〜4いずれか1項に記載の片面回路基板の製造方法。
- 使用する金属板の厚みが、20〜100μmである請求項1〜5いずれか1項に記載の片面回路基板の製造方法。
- 請求項1〜6いずれか1項に記載の製造方法により製造された片面回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003071796A JP2004281752A (ja) | 2003-03-17 | 2003-03-17 | 片面回路基板の製造方法及び片面回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003071796A JP2004281752A (ja) | 2003-03-17 | 2003-03-17 | 片面回路基板の製造方法及び片面回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004281752A true JP2004281752A (ja) | 2004-10-07 |
Family
ID=33288146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003071796A Pending JP2004281752A (ja) | 2003-03-17 | 2003-03-17 | 片面回路基板の製造方法及び片面回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004281752A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010035509A1 (ja) * | 2008-09-29 | 2010-04-01 | 凸版印刷株式会社 | リードフレーム基板の製造方法と半導体装置 |
CN105097571A (zh) * | 2015-06-11 | 2015-11-25 | 矽力杰半导体技术(杭州)有限公司 | 芯片封装方法及封装组件 |
WO2023223641A1 (ja) * | 2022-05-20 | 2023-11-23 | パナソニックIpマネジメント株式会社 | 実装基板、及び、実装基板の製造方法 |
-
2003
- 2003-03-17 JP JP2003071796A patent/JP2004281752A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010035509A1 (ja) * | 2008-09-29 | 2010-04-01 | 凸版印刷株式会社 | リードフレーム基板の製造方法と半導体装置 |
JP2010086983A (ja) * | 2008-09-29 | 2010-04-15 | Toppan Printing Co Ltd | リードフレーム型基板の製造方法と半導体装置 |
US8546940B2 (en) | 2008-09-29 | 2013-10-01 | Toppan Printing Co., Ltd. | Manufacturing method of lead frame substrate and semiconductor apparatus |
US8703598B2 (en) | 2008-09-29 | 2014-04-22 | Toppan Printing Co., Ltd. | Manufacturing method of lead frame substrate |
CN105097571A (zh) * | 2015-06-11 | 2015-11-25 | 矽力杰半导体技术(杭州)有限公司 | 芯片封装方法及封装组件 |
CN105097571B (zh) * | 2015-06-11 | 2018-05-01 | 合肥矽迈微电子科技有限公司 | 芯片封装方法及封装组件 |
WO2023223641A1 (ja) * | 2022-05-20 | 2023-11-23 | パナソニックIpマネジメント株式会社 | 実装基板、及び、実装基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
KR101551898B1 (ko) | 배선 기판, 반도체 장치 및 이들의 제조 방법 | |
US7670962B2 (en) | Substrate having stiffener fabrication method | |
KR100427794B1 (ko) | 다층 배선 기판의 제조 방법 | |
KR101077380B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR19990035858A (ko) | 전기 회로상에 영구 결속을 위한 돌출 금속 접촉부 형성 방법 | |
US20070099342A1 (en) | Method and Structure for an Organic Package with Improved BGA Life | |
US8186043B2 (en) | Method of manufacturing a circuit board | |
JP2013070043A (ja) | 片面プリント配線板およびその製造方法 | |
TWI252721B (en) | Method of manufacturing double-sided printed circuit board | |
KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
US11923282B2 (en) | Wiring substrate | |
JP2004281752A (ja) | 片面回路基板の製造方法及び片面回路基板 | |
JP2004214252A (ja) | 片面回路基板の製造方法 | |
JP4193479B2 (ja) | 素子実装基板の製造方法 | |
JP2006054322A (ja) | キャビティ構造プリント配線板とその製造方法及び実装構造 | |
JP5222663B2 (ja) | 配線基板及び半導体パッケージ | |
JP3497774B2 (ja) | 配線基板とその製造方法 | |
JP3759755B2 (ja) | 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法 | |
KR20090065609A (ko) | 플립 칩 실장을 위한 솔더 형성 방법 | |
JP4112445B2 (ja) | バンプ付基板の製造方法 | |
JP2004072027A (ja) | 突起電極付き配線基板の製造方法 | |
TW201831066A (zh) | 線路板結構 |