KR20090065609A - 플립 칩 실장을 위한 솔더 형성 방법 - Google Patents
플립 칩 실장을 위한 솔더 형성 방법 Download PDFInfo
- Publication number
- KR20090065609A KR20090065609A KR1020070132993A KR20070132993A KR20090065609A KR 20090065609 A KR20090065609 A KR 20090065609A KR 1020070132993 A KR1020070132993 A KR 1020070132993A KR 20070132993 A KR20070132993 A KR 20070132993A KR 20090065609 A KR20090065609 A KR 20090065609A
- Authority
- KR
- South Korea
- Prior art keywords
- ccl
- solder
- copper foil
- layer
- copper
- Prior art date
Links
- 229910000679 solder Inorganic materials 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title abstract description 6
- 238000005516 engineering process Methods 0.000 title description 4
- 239000010410 layer Substances 0.000 claims abstract description 55
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000011889 copper foil Substances 0.000 claims abstract description 34
- 238000007747 plating Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000010949 copper Substances 0.000 claims abstract description 20
- 229910052802 copper Inorganic materials 0.000 claims abstract description 19
- 239000011241 protective layer Substances 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229920005992 thermoplastic resin Polymers 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 abstract description 9
- 239000002184 metal Substances 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 238000004544 sputter deposition Methods 0.000 abstract description 6
- 239000010931 gold Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000004696 Poly ether ether ketone Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229920002530 polyetherether ketone Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000012815 thermoplastic material Substances 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/074—Stacked arrangements of non-apertured devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 반도체 칩을 기판에 솔더를 이용해서 직접 실장하는 플립 칩(flip chip) 기술에 관한 것으로, 패드 위에 솔더를 형성하는 방법에 관한 것이다.
본 발명은 반도체 다이를 기판에 플립 칩 접합하도록 하는 솔더를 형성하는 방법에 있어서, 동박 피복된 레이어(CCL)의 표면 전체에 대해 동도금을 수행하여 절연층 측면에 대해서도 동박을 피복하는 단계, 상기 CCL의 표면 위에 형성한 드라이 필름을 패턴 형성함으로써 선택적으로 동박을 노출하고 솔더 도금과 동도금을 수행함으로써 솔더와 동박 패드를 형성하는 단계, 드라이 필름을 박리 제거한 CCL에 제1 절연층과 동박을 정렬하고 적층하는 단계, 상기 솔더 및 동박 패드 위에 적층된 제1 절연층을 선택적으로 개구하고 동도금을 진행하여 상기 솔더 및 동박 패드와 전기적으로 접속된 동박 회로를 외층 표면에 형성하는 단계, 기판의 상층 및 하층 표면에 보호층을 도포하고 습식 식각을 진행함으로써 CCL 층의 측면에 도포된 동박을 제거하는 단계, 상기 기판의 측면을 가압하여 CCL을 필오프 벗겨 냄으로써, CCL 상하에 적층된 두 개의 기판을 CCL로부터 분리하는 단계를 포함하는 솔더 형성 방법을 제공한다.
플립 칩, 기판, 솔더, SIP, SOP.
Description
본 발명은 반도체 칩을 기판에 솔더를 이용해서 직접 실장하는 플립 칩(flip chip) 기술에 관한 것으로, 패드 위에 솔더를 형성하는 방법에 관한 것이다. 본 발명에 따른 솔더 형성 기술은 플립 칩 시 사용되는 솔더 온 패드(solder on pad; SoP) 및 표면 실장(SMT; surface mount technology) 솔더용 패드를 형성하는데 적용될 수 있다.
최근 들어, 고밀도 실장을 위하여 모듈 패키지 및 표면 실장형 패키지가 소형화되고 박막화 되어가고 있다. 이에 따라 TSOP(thin small outline package), UTSOP(ultra Thin small outline package) 등의 소형 박형 패키지가 개발되고 있으며, 실리콘 칩은 표면 실장형으로 기판의 표면에 실장된다. 이와같이 반도체 칩(반도체 다이)을 하나의 패키지 기판에 수직 또는 수평 방향으로 탑재하기 위해서는, 반도체 칩을 솔더 범프(solder bump)를 통해 플립 칩(flip chip) 방식으로 접합하는 기술을 사용하고 있다.
도1a 내지 도1h는 종래 기술에 따라 기판에 솔더를 형성하는 과정을 나타낸 도면이다.
도1a를 참조하면, 절연층 수지와 동박 회로를 다층 적층하여 형성한 기판(100)이 도시되어 있으며, 관통홀(10) 및 비아홀(20)이 도시되어 있다. 이어서, 기판의 일 표면에 메탈 스퍼터링(도1b)을 진행하여 스퍼터 메탈층(25)을 형성하고, 드라이필름(30)을 도포하고 노광 현상 공정을 진행하여 드라이 필름을 패턴 형성한다(도1c). 이어서, 도금 공정을 진행하여 범프 도금(40)을 노출된 동박 위에 형성한다(도1d).
그리고 나면, 드라이 필름(30)을 박리하고(도1e) Ni/Au 도금(45)과 솔더 도금(50)을 진행한다(도1f). 이어서, 드라이 필름(60)을 박리 제거하고 스퍼터 메탈층(25)을 제거한다(도1g). 그리고 나면, 범프 도금 위에 Ni/Au 도금(45)과 솔더 도금(25)이 피복된 솔더(110)가 형성되는데, 리플로우 프로세스를 통해 도1h에서와 같이 솔더를 동그랗게 볼 형태로 가공한다.
도2a 내지 도2i는 또 다른 종래 기술로서 전해 도금을 이용해서 솔더를 형성하는 공법을 나타낸 도면이다. 우선, 동박이 피복된 레진층(CCL; copper cladded layer; 200)에 드라이 필름(30)을 도포하고 패턴 형성하여 홀가공을 진행한다(도2b). 이어서, SAP 도금을 진행하여 관통홀을 충진하고(도2c), 드라이 필름을 박리하고 플래시 에칭(flash etching)을 통해 드라이 필름 하부에 존재하고 있었던 동박을 제거한다(도2d). 이어서, 외층 RCC를 적층하고(도2e) Cu 개구를 진행하고 플라즈마 에칭을 진행하여 도2f와 같은 단면을 형성한다. 이어서, 화학동 급전 회로(220)를 형성하고(도2g) 소프트 Ni/Au 도금 및 드라이필름 박리 및 식각을 진행 한다(도2h). 마지막으로, 플라즈마 클리닝과 검사 과정을 거쳐 포장 실장된다.
그런데, 도1a 내지 도1h에 도시한 종래 기술의 경우, 도전층 형성을 위해서 고비용의 메탈 스퍼터링 프로세스(도1b)가 필요한 단점이 있고, 솔더(110)와 솔더(110) 사이에 댐이 없으므로 플립칩 접합 시에 솔더(SoP)가 서로 전기적으로 단락될 위험이 상존하고 있으며, 도1f의 솔더 도금 과정에서 도금의 편차 관리가 용이하지 않은 기술적 한계가 있다. 또한, 도2a 내지 도2i의 전해 처리 공정 기술은 전해 도금을 위하여 별도의 급전용 배선 공정이 필요하므로 생산 단가가 상승하는 단점이 있다.
따라서, 본 발명의 제1 목적은 도전층 형성을 위하여 메탈 스퍼터링 공정 및 후속 단계에서 이를 박리하는 공정이 필요없는 솔더 형성 방법을 제공하는 데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 솔더(SoP) 사이의 전기적 단락의 발생을 최소화하여 피치 간격을 미세화할 수 있는 솔더 형성 방법을 제공하는 데 있다.
본 발명의 제3 목적은 상기 제1 및 제2 목적에 부가하여, 전해 도금 처리를 위해 별도의 급전 공정이 필요 없는 솔더 형성 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 동박이 피복된 레이어(CCL) 상에 패턴을 형성하고 솔더 도금으로 패턴 내부에 솔더를 형성하고 적층, 레이저 가공 및 동도금을 통하여 패드를 형성하고 전기적 도금을 달성하는 것을 특징으로 하고 있다.
본 발명은 반도체 다이를 기판에 플립 칩 접합하도록 하는 솔더를 형성하는 방법에 있어서, (a) 동박 피복된 레이어(CCL)의 표면 전체에 대해 동도금을 수행하여 절연층 측면에 대해서도 동박을 피복하는 단계; (b) 상기 CCL의 표면 위에 형성한 드라이 필름을 패턴 형성함으로써 선택적으로 동박을 노출하고 솔더 도금과 동도금을 수행함으로써 솔더와 동박 패드를 형성하는 단계; (c) 드라이 필름을 박리 제거한 CCL에 제1 절연층과 동박을 정렬하고 적층하는 단계; (d) 상기 솔더 및 동박 패드 위에 적층된 제1 절연층을 선택적으로 개구하고 동도금을 진행하여 상기 솔더 및 동박 패드와 전기적으로 접속된 동박 회로를 외층 표면에 형성하는 단계; (e) 상기 단계 (d)에 의해 가공된 CCL에 대해 필요 시에 외층 회로를 적층하고 동박 회로를 형성하는 단계; (f) 상기 단계 (d) 또는 (e)까지 진행된 CCL에 대해 상층 및 하층 표면에 보호층을 도포하고 습식 식각을 진행함으로써 CCL 층의 측면에 도포된 동박을 제거하는 단계; 및 (g) 상기 기판의 측면을 가압하여 CCL을 필오프 벗겨 냄으로써, CCL 상하에 적층된 두 개의 기판을 CCL로부터 분리하는 단계를 포함하는 솔더 형성 방법을 제공한다.
이상과 같이, 본 발명은 고가의 메탈 스퍼터링 공정, 전해 도금 처리를 위한 고가의 급전 공정 및 패드 처리를 사용하지 않으므로 저렴한 생산 단가로 고신뢰성 의 솔더를 형성할 수 있다.
이하에서는, 첨부 도면 도3a 내지 도3j를 참조하여 본 발명에 따른 솔더 형성 방법을 상세히 설명한다.
도3a 내지 도3j는 본 발명의 양호한 실시예에 따른 솔더 제조 공법을 나타낸 도면이다.
도3a를 참조하면, 동박(501)이 절연층(502)의 상하 양쪽 표면에 피복된 레이어(copper cladded layer; 통상 당업계에서는 "CCL"이라 칭하고 있다; 500)에서 시작된다. 캐리어 역할로서 CCL(500)에 대해 전기 동도금을 진행하여 CCL의 상부면과 하부면은 물론 측면 절연층 위에도 전기 동도금 층(504)을 형성한다(도3b).
이어서, 드라이 필름(D/F; 30)을 도포하고 현상, 식각 공정을 진행하여 도3c와 같이 선택적으로 동도금 층(504)을 노출하도록 드라이 필름에 패턴을 형성한다. 이어서, 솔더(506)와 동박 패드(507)을 도금 공정을 통해 형성한다. 본 발명의 양호한 실시예로서, 솔더(506)는 주석, 은 또는 이들의 합금을 통해 형성할 수 있으며, 드라이 필름(30)은 제거 된다(도3e).
이어서, 절연층(510)과 동박(511)으로 구성된 외층(520)을 적층하고 동박 패드(507) 위에 절연층을 개구하고 동도금을 진행한 후 패턴을 형성 식각함으로써 동박 회로(525)를 형성한다(도3g). 한편, 추가로 외층 기판(535)를 적층하고 동박 회로를 패턴 형성함으로써 다층 기판을 형성하고(도3h), 감광성 솔더 레지스트(545)를 도포하고 선택적으로 동박 패드(555)가 노출되도록 한 후 금도금을 진행 하요 금도금 층(565)을 형성한다.
그리고 나면, 알칼리 에칭 용액에 기판을 담구어서 기판의 측면에 붙어 있는 노출된 동도금 층을 식각 제거한다(도3i). 이어서, 코어 CCL 층을 옆으로 측면으로 약간의 힘을 주면 CCL 층을 분리층으로 해서 두 개의 기판으로 필 오프(peel off) 된다(도3j). 즉, CCL 층(500)은 도3a 내지 도3i까지의 공정을 진행하는 동안 캐리어로서의 역할을 할 뿐이며 최종적으로 도3j 단계에서 필 오프 되면서 솔더가 형성된 두 개의 기판을 생산하게 된다.
본 발명의 양호한 실시예로서 도3f의 단계에서 절연층(510)은 열가소성 수지를 사용할 수 있다. 여기서, 열가소성(thermoplastic) 수지층(130)의 양호한 실시예로서 PEEK(polyetheretherketone) 시스템을 사용할 수 있으며, 미쓰비시 플라스틱 산업 주식회사 또는 히타치 화성 주식회사의 이부끼(Ibuki) 자재를 사용할 수 있다. 이부끼 자재는 약 350℃ 부근에서 용융되며 솔더에 대하여 저항성(resistance)을 가지고 있다.
본 발명의 양호한 실시예에 따라, 도3f의 단계에서 절연층(510) 자재로 열가소성 수지를 사용하게 되면, 최총적으로 도3j의 솔더(506)은 열가소성 수지를 자재로 하는 절연층(510)에 의해 둘러싸이게 되므로 후속 플립칩 공정 단계에서 솔더와 솔더 사이에 열가소성 수지가 댐 열할을 하게 되어 솔더 사이의 전기적 단락을 미연에 방지할 수 있다. 더욱이, 본 발명의 양호한 실시예에 따라, 도3f의 단계에서 절연층(510) 자재로 열가소성 수지를 사용하게 되면, 반도체 칩의 스터드 범프와 솔더 범프를 서로 정렬하여 가열 가압함으로써 플립 칩 접합이 이루어질 때에, 패 드 사이에는 열가소성 수지층이 열에 의해 용융되어 밀봉 봉지하게 되므로 추가로 언더 필 잉크 공정을 수행하지 않아도 밀봉 봉지되는 효과가 있다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명은 종래 기술과 달리 메탈 스퍼터링 공정, 전해 도금을 위한 급전 회로 형성과 같은 고가의 단위 공정을 생략할 수 있도록 하므로, 피치 간격도 미세화할 수 있는 저비용 고신뢰성의 플립칩을 위한 솔더를 형성할 수 있다.
도1a 내지 도1h는 종래 기술에 따라 기판에 솔더를 형성하는 과정을 나타낸 도면.
도2a 내지 도2i는 또 다른 종래 기술로서 전해 도금을 이용해서 솔더를 형성하는 공법을 나타낸 도면.
도3a 내지 도3j는 본 발명의 양호한 실시예에 따른 솔더 제조 공법을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
10: 관통홀
15: Ni/Au 도금
20: 비아홀
25: 메탈층
30: 드라이 필름
40: 범프 도금
50: 솔더 도금
100: 기판
110, 506: 솔더
120: 솔더 범프
510: 절연층
545: 솔더 레지스트
555: 동박 패드
565: 금도금 층
Claims (2)
- 반도체 다이를 기판에 플립 칩 접합하도록 하는 솔더를 형성하는 방법에 있어서,(a) 동박 피복된 레이어(CCL)의 표면 전체에 대해 동도금을 수행하여 절연층 측면에 대해서도 동박을 피복하는 단계;(b) 상기 CCL의 표면 위에 형성한 드라이 필름을 패턴 형성함으로써 선택적으로 동박을 노출하고 솔더 도금과 동도금을 수행함으로써 솔더와 동박 패드를 형성하는 단계;(c) 드라이 필름을 박리 제거한 CCL에 제1 절연층과 동박을 정렬하고 적층하는 단계;(d) 상기 솔더 및 동박 패드 위에 적층된 제1 절연층을 선택적으로 개구하고 동도금을 진행하여 상기 솔더 및 동박 패드와 전기적으로 접속된 동박 회로를 외층 표면에 형성하는 단계;(e) 상기 단계 (d)에 의해 가공된 CCL에 대해 필요 시에 외층 회로를 적층하고 동박 회로를 형성하는 단계;(f) 상기 단계 (d) 또는 (e)까지 진행된 CCL에 대해 상층 및 하층 표면에 보호층을 도포하고 습식 식각을 진행함으로써 CCL 층의 측면에 도포된 동박을 제거하는 단계; 및(g) 상기 기판의 측면을 가압하여 CCL을 필오프 벗겨 냄으로써, CCL 상하에 적층된 두 개의 기판을 CCL로부터 분리하는 단계를 포함하는 솔더 형성 방법.
- 제1항에 있어서, 상기 제1 절연층은 열가소성 수지인 것을 특징으로 하는 솔더 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070132993A KR100925666B1 (ko) | 2007-12-18 | 2007-12-18 | 플립 칩 실장을 위한 솔더 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070132993A KR100925666B1 (ko) | 2007-12-18 | 2007-12-18 | 플립 칩 실장을 위한 솔더 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090065609A true KR20090065609A (ko) | 2009-06-23 |
| KR100925666B1 KR100925666B1 (ko) | 2009-11-10 |
Family
ID=40993850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070132993A KR100925666B1 (ko) | 2007-12-18 | 2007-12-18 | 플립 칩 실장을 위한 솔더 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100925666B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160001828A (ko) | 2014-06-27 | 2016-01-07 | 대덕전자 주식회사 | 인쇄회로기판 제조방법 |
| KR20160001831A (ko) | 2014-06-27 | 2016-01-07 | 대덕전자 주식회사 | 인쇄회로기판 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3655336B2 (ja) * | 1995-01-31 | 2005-06-02 | 株式会社東芝 | 印刷配線板の製造方法および印刷配線板 |
| JP4538373B2 (ja) | 2005-05-23 | 2010-09-08 | 日本特殊陶業株式会社 | コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法 |
| JP4452222B2 (ja) | 2005-09-07 | 2010-04-21 | 新光電気工業株式会社 | 多層配線基板及びその製造方法 |
| TWI295550B (en) * | 2005-12-20 | 2008-04-01 | Phoenix Prec Technology Corp | Structure of circuit board and method for fabricating the same |
-
2007
- 2007-12-18 KR KR1020070132993A patent/KR100925666B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160001828A (ko) | 2014-06-27 | 2016-01-07 | 대덕전자 주식회사 | 인쇄회로기판 제조방법 |
| KR20160001831A (ko) | 2014-06-27 | 2016-01-07 | 대덕전자 주식회사 | 인쇄회로기판 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100925666B1 (ko) | 2009-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8207450B2 (en) | Printed circuit board comprising metal bumps integrated with connection pads | |
| JP3990962B2 (ja) | 配線基板の製造方法 | |
| KR101168263B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| TWI474450B (zh) | 封裝載板及其製作方法 | |
| JP2016208007A (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
| KR20170009128A (ko) | 회로 기판 및 그 제조 방법 | |
| US20120126423A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2015026722A (ja) | バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法 | |
| TW201427522A (zh) | 承載電路板、承載電路板的製作方法及封裝結構 | |
| TW201417196A (zh) | 晶片封裝基板和結構及其製作方法 | |
| KR20160032985A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
| JP2008016817A (ja) | 埋立パターン基板及びその製造方法 | |
| JP2006019591A (ja) | 配線基板の製造方法および配線基板 | |
| KR20150135046A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
| JP2015144157A (ja) | 回路基板、電子装置及び電子装置の製造方法 | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
| KR100925666B1 (ko) | 플립 칩 실장을 위한 솔더 형성 방법 | |
| KR100951574B1 (ko) | 코어리스 패키지 기판의 솔더 형성 방법 | |
| KR20120108279A (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2005243986A (ja) | 配線基板の製造方法 | |
| KR100997880B1 (ko) | 칩 내장 기판의 패드와 기판을 접속 제조하는 방법 및 이를적용한 다기능 인쇄회로기판 | |
| KR100942772B1 (ko) | 솔더 레지스트와 언더필 잉크 주입 공정이 생략된 플립 칩실장 기술 | |
| KR101067063B1 (ko) | 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 | |
| KR100974244B1 (ko) | 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131023 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20151102 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20191031 Year of fee payment: 11 |