KR20160001831A - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20160001831A
KR20160001831A KR1020140079425A KR20140079425A KR20160001831A KR 20160001831 A KR20160001831 A KR 20160001831A KR 1020140079425 A KR1020140079425 A KR 1020140079425A KR 20140079425 A KR20140079425 A KR 20140079425A KR 20160001831 A KR20160001831 A KR 20160001831A
Authority
KR
South Korea
Prior art keywords
copper
copper foil
pad
layer
plating layer
Prior art date
Application number
KR1020140079425A
Other languages
English (en)
Inventor
전찬일
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020140079425A priority Critical patent/KR20160001831A/ko
Publication of KR20160001831A publication Critical patent/KR20160001831A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 베이스동박 위에 소정의 회로패턴이 전사된 드라이필름 마스크를 피복한 다음, 표면이 노출된 동박 위에 니켈도금층을 형성한 후 동도금을 진행해서 구리 포스트를 형성하는 것을 특징으로 한다.
본 발명은 니켈도금층 위에 동도금층을 형성함으로써, 가사 동도금이 균일하게 이루어지지 않아 구리포스트의 높이에 편차가 발생하였다 하더라도, 나중에 베이스동박을 식각하는 단계에서 니켈도금층이 염화동 용액에 대한 에치 배리어 역할을 하게 되어서, 볼패드가 식각되어 사라지는 문제가 발생하지 않는다.

Description

인쇄회로기판 제조방법{METHOD FOR MANUFACTURING A CIRCUIT BOARD}
본 발명은 인쇄회로기판(PCB; Printed Circuit Board) 제조방법에 관한 것으로, 특히 구리 포스트를 구비한 SMS(single metal substrate) 기판에 관한 것이다. 더욱 상세하게는, 본 발명은 SMS 기판에서 볼 패드(ball pad) 도금편차로 인해 발생하는 미싱볼(missing solder ball) 문제를 해결하기 위한 새로운 인쇄회로기판 제조공법에 관한 것이다.
반도체 칩과 같은 다이(die)를 기판에 실장하는 방법으로서 FBGA(Fine Ball Grid Array) 방식이 사용되고 있다. 일반적으로 2층(2L) FBGA 기판은 상층표면에 와이어본딩패드를 구비하고, 하층표면에는 볼패드를 구비한 2층의 형태를 취하고 있다.
한편, SMS 기판은 상층표면에 와이어본딩패드를 구비하고 있는 점은 동일하지만, 하층표면이 동박(Cu)으로 완전히 덮여 있는 특징이 있다. 즉, 일반 FBGA 기판의 하층표면의 볼패드는 에폭시 위로 드러나 있으나, SMS 기판에서는 볼패드가 에폭시 속으로 매립(embed)되어 있으며, 볼패드 위에 다시 베이스동박이 피복되어 있는 것을 특징으로 한다.
여기서, 베이스동박은 기판이 휘는 문제(워피지; warpage)를 방지하기도 하고 볼패드를 보호하는 역할을 수행하며, 나중에 볼패드 위에 솔더볼을 올려 접합을 하고자 할 경우에는 베이스동박을 식각하여 제거함으로써 매립된 볼패드 면을 노출시킨다.
도1a 및 도1b는 각각 일반적인 FBGA 기판과 SMS 기판을 나타낸 도면이다. 도1a를 참조하면, 일반적인 FBGA의 경우 볼패드(10)가 에폭시(15) 위로 드러나 있음을 확인할 수 있다. 도1b를 참조하면, SMS 기판의 경우 볼패드(10) 위에 베이스동박(20)이 형성되어 있음을 알 수 있다.
그런데, 종래기술에 있어서 볼패드를 형성하기 위하여 동도금을 해야할 두께가 약 30 ㎛ 이상이 되는데, 동도금과정에 도금이 올라가야 할 면적이 전체 기판면적 중 25% 이하로 적어 동도금이 기판전체에 대해 균일하게 되지 않는 문제가 있다. 즉, 작은 면적 위에 높은 두께로 도금을 올리려고 하다보니 도금편차가 발생하는 것이다. 도2a 및 도2b는 각각 정상 SMS 기판에 솔더볼을 올린 모습과 불량 SMS에 솔더볼을 올린 모습을 나타낸 사진이다.
그 결과, 나중에 베이스동박을 식각해서 볼패드를 노출하고 솔더볼을 올리는 단계에서, 도2a에 도시된 바와 같이 정상적인 높이로 동도금이 된 경우에는 베이스동박 에칭을 하더라도 볼패드(10)가 남아 있게 되는데, 도2b에 도시한 바와 같이 도금이 덜 되어서 동도금 높이가 낮은 볼패드(10)의 경우에는 패드(10)가 모두 식각되어 사라져 버리는 문제가 발생하게 된다.
그 결과, 솔더볼(25)은 볼패드에 접합되는 것이 아니라, 접합 유효 면적이 상대적으로 작은 비아홀(35) 입구 부근에 올라가게 되므로, 결국 동(Cu)과 솔더볼 사이의 밀착력이 불량해져서 미싱볼 문제가 발생하게 된다.
1. 특허공개 제10-2011-0025250호. 2. 특허공개 제10-2009-0065609호.
본 발명의 제1 목적은 SMS 기판에 있어서 도금편차에 의해 미싱볼 문제가 발생하지 않도록 하는 회로기판 제조공법을 제공하는데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, SMS 기판에 있어서 동도금 편차로 인하여 구리 포스트의 높이에 편차가 발생하지 않도록 하는 회로기판 제조공법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명은 베이스동박 위에 소정의 회로패턴이 전사된 드라이필름 마스크를 피복한 다음, 표면이 노출된 동박 위에 니켈도금층을 형성한 후 동도금을 진행해서 구리 포스트를 형성하는 것을 특징으로 한다.
본 발명은 니켈도금층 위에 동도금층을 형성함으로써, 가사 동도금이 균일하게 이루어지지 않아 구리포스트의 높이에 편차가 발생하였다 하더라도, 나중에 베이스동박을 식각하는 단계에서 니켈도금층이 염화동 용액에 대한 에치 배리어 역할을 하게 되어서, 볼패드가 식각되어 사라지는 문제가 발생하지 않는다.
본 발명은 니켈도금층과 동도금층으로 구성된 볼패드를 제작한 후, 드라이필름을 박리 제거한다. 이어서, 절연층과 동박을 적층하고 레이저 비이홀을 제작한 후 동으로 비아홀을 충진한다. 이어서, 외층에 형성된 동박에 대해 이미지 프로세스를 진행함으로써 외층 회로와 와이어본딩패드를 형성하고, 솔더레지스트를 도포한다.
본 발명의 양호한 실시예로서 양면기판을 사용할 경우, 양면기판을 두개로 분리하면 상층표면에는 와이어본딩패드가 형성되어 있고, 하층에는 볼패드와 그 위에 베이스동박이 피복된 구조를 얻게 된다.
본 발명은 니켈도금층 위에 동도금층을 형성하여 구리 포스트를 형성함으로써, 가사 동도금이 균일하게 이루어지지 않아 구리포스트의 높이에 편차가 발생하였다 하더라도, 나중에 베이스동박을 식각하는 단계에서 니켈도금층이 염화동 용액에 대한 에치 배리어 역할을 하게 되어서, 볼패드가 식각되어 사라지는 문제가 발생하지 않는다.
도1a 및 도1b는 각각 일반적인 FBGA 기판과 SMS 기판을 나타낸 도면.
도2a 및 도2b는 각각 정상 SMS 기판에 솔더볼을 올린 모습과 불량 SMS에 솔더볼을 올린 모습을 나타낸 사진.
도3a 내지 도3k는 본 발명에 따른 SMS 기판을 제조하는 방법을 나타낸 도면.
본 발명은 인쇄회로기판을 제조하는 방법에 있어서, (a) 베이스동박 위에 드라이필름을 피복하고 패턴을 전사하여 마스크를 형성하는 단계; (b) 상기 마스크에 의해 표면이 노출된 베이스동박 위에 니켈도금층을 형성하는 단계; (c) 상기 마스크를 피복한 상태에서 동도금을 실시하여 상기 니켈도금층 위에 동도금층을 형성하는 단계; (d) 상기 마스크를 박리 제거함으로써 상기 베이스동박 위에 니켈도금층과 동도금층으로 구성된 제1 패드를 형성하는 단계를 포함하는 인쇄회로기판 제조방법을 제공한다.
본 발명은 위의 단계 (e)에 후속하여, (f) 절연층과 동박을 적층하고 가열가압 라미네이트 하는 단계; (g) 상기 동박과 절연층을 레이저 드릴하여, 제1패드를 구성하는 동도금층 표면이 노출되도록 비아홀을 형성하는 단계; (h) 비아홀이 충진되도록 동도금을 실시하여 외층 표면에 동도금층을 형성하고, 상기 동도금층에 대해 이미지 프로세스를 진행해서 제2 패드를 형성하는 단계; 및 (i) 상기 제2 패드 위에 솔더레지스트를 인쇄하는 단계를 더 포함하는 인쇄회로기판 제조방법을 제공한다.
본 발명은 절연층의 상부 표면에 피복된 동박에 패턴을 전사하여 형성한 제1 패드; 동도금층과 니켈도금층으로 구성되고, 상기 동도금층은 상기 제1 패드와 동(Cu)으로 충진된 비아홀로 접속되고, 상기 니켈도금층은 하부의 베이스동박과 접속된 제2 패드; 및 상기 제2 패드의 니켈도금층과 접하고 바닥면을 형성하는 베이스동박으로 구성된 인쇄회로기판을 제공한다.
이하, 첨부도면 3a 내지 도3k를 참조하여 본 발명에 따른 인쇄회로기판 제조방법을 상세히 설명한다.
도3a를 참조하면, 본 발명의 양호한 실시예로서 양면기판(double substrate)에서 공정을 시작한다. 양면기판(100)은 코어(100b) 위에 베이스동박(100a, 100c)이 피복되어 있는 구조로서, 코어(100b)와 베이스동박(100a, 100c)이 접착제에 의해 붙어 있어서, 베이스동박(100a, 100c)을 코어(100b)로부터 쉽게 벗겨낼 수 있는 기판이다.
도3b를 참조하면, 양면기판(100) 위에 드라이필름(110)을 피복하고 소정의 회로패턴에 따라 사진, 현상, 식각 등 일련의 이미지 프로세스를 진행함으로써 회로패턴을 드라이필름에 전사한다. 즉, 본 발명의 양호한 실시예로서, 패턴전사한 드라이필름(110)을 마스크로 하는 MSAP(modified semi-additive process) 공정을 적용할 수 있다. MSAP 공정에 관한 설명은 본원 출원인의 선행기술 대한민국 특허공개 제10-2011-0025250호에 상술되어 있다.
도3c를 참조하면, 노출된 베이스동박(10a, 10c)의 표면 위에 얇은 두께의 니켈(Ni)을 도금하여 니켈도금층(120)을 형성한다. 니켈도금층(120)은 염화동에 대해 동(Cu)에 비해 식각률이 낮으므로, 에치 배리어의 역할을 한다.
도3d를 참조하면, 드라이필름 마스크(110)을 그대로 피복한 상태에서 니켈도금을 실시해서, 니켈도금층(120) 위에 동도금층(130)을 형성한다. 이때에, 동도금 편차가 발생할 수 있으므로, 도3d의 도면에 동도금층(130) 또는 구리 포스트의 높이를 서로 달리 도시하였다.
이어서, 드라이필름(110)을 박리 제거하면 도3e에 도시된 대로, 베이스동박(100a,100c) 위에 니켈도금층(120)과 동도금층(130)으로 구성된 볼패드가 만들어진다. 여기서, 볼패드를 구리 포스트라 불러도 무방하다.
도3f를 참조하면, 절연층(140)과 동박(150)을 차례로 적층하여 가열가압 라미네이트한다. 도3g를 참조하면, 레이저 드릴공법을 적용해서 비아홀(151)을 형성한다. 도3h를 참조하면, 동도금을 실시하여 내부의 볼패드(130)를 잇는 동도금층(160)을 외층에 형성한다.
도3i를 참조하면, 사진, 현상, 식각 등 일련의 이미지 프로세스를 진행해서 동도금층(160)에 패턴을 전사함으로써 외층에 회로와 패드를 형성한다. 이때에 와이어본딩패드가 제작된다. 이어서, 도3j를 참조하면, 표면에 솔더레지스트(170)를 인쇄하여 표면을 보호한다. 마지막으로, 양면기판을 분리하면 도3l에 도시한 대로 상하 양 쪽에 두 개의 구조물을 얻게 된다.
도3i을 참조하면, 후속하여 베이스동박(100a)을 식각 제거하더라도, 염화동 에칭 과정에 니켈도금층(120)이 에치 배리어 역할을 하므로, 볼패드를 구성하는 동도금층(130)의 두께편차가 발생하더라도 볼패드가 사라져버리는 문제는 발생하지않는다.
도4a 및 도4b는 종래기술에 따른 SMS 기판의 문제점을 나타낸 도면이다. 도4a를 참조하면, 동도금 과정에서 발생한 도금편차로 인하여 좌측에 도시된 볼패드(130a)의 두께가 우측의 볼패드(130b)보다 높이가 낮다.
도4b를 참조하면, 종래기술의 경우, 후속 공정에서 베이스동박(100a)을 염화동으로 식각하는 과정에서, 좌측의 볼패드(130a)는 두께가 얇아 식각되어 사라져 버렸음을 알 수 있다. 따라서, 이 상태에서 솔더볼을 올릴 경우 우측에는 정상적인 볼패드(130b) 위에 솔더볼이 올라가게 되고, 충분한 표면을 제공하기 때문에 접합력에 문제가 발생하지 않는다. 반면에, 좌측의 볼패드(130a)는 사라져버렸으므로, 솔더볼은 좁은 사이즈의 비아홀 입구 위에 얹히게 되어 접합력이 불량해서 미싱볼이 발생하게 되는 것이다.
도5a 및 도5b는 본 발명에 따른 SMS 기판을 도시하고 있다. 도5a를 참조하면, 동도금 과정에서 발생한 도금편차로 인하여 좌측에 도시된 볼패드(130a)의 두께가 우측의 볼패드(130b)보다 높이가 낮다.
도5b를 참조하면, 후속 공정에서 베이스동박(100a)을 염화동으로 식각하는 과정에서, 본 발명의 경우 볼패드의 하부에 니켈도금층(120)이 배리어로 작용을 하기 때문에 가사 높이 편차가 존재한다 하더라도 에칭으로 인해 동도금층(130a, 130b)이 사라지지 않는다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
본 발명은 니켈도금층 위에 동도금층을 형성하여 구리 포스트를 형성함으로써, 가사 동도금이 균일하게 이루어지지 않아 구리포스트의 높이에 편차가 발생하였다 하더라도, 나중에 베이스동박을 식각하는 단계에서 니켈도금층이 염화동 용액에 대한 에치 배리어 역할을 하게 되어서, 볼패드가 식각되어 사라지는 문제가 발생하지 않는다.
10 : 볼패드
25 : 솔더볼
35 : 비아홀
100 : 양면기판
100b : 코어
100a,100c : 베이스동박
110 : 드라이필름
120 : 니켈도금층
130,160 : 동도금층
170 : 솔더레지스트

Claims (4)

  1. 인쇄회로기판을 제조하는 방법에 있어서,
    (a) 베이스동박 위에 드라이필름을 피복하고 패턴을 전사하여 마스크를 형성하는 단계;
    (b) 상기 마스크에 의해 표면이 노출된 베이스동박 위에 니켈도금층을 형성하는 단계;
    (c) 상기 마스크를 피복한 상태에서 동도금을 실시하여 상기 니켈도금층 위에 동도금층을 형성하는 단계;
    (d) 상기 마스크를 박리 제거함으로써 상기 베이스동박 위에 니켈도금층과 동도금층으로 구성된 제1 패드를 형성하는 단계
    를 포함하는 인쇄회로기판 제조방법.
  2. 제1항에 있어서, 상기 단계 (e)에 후속하여,
    (f) 절연층과 동박을 적층하고 가열가압 라미네이트 하는 단계;
    (g) 상기 동박과 절연층을 레이저 드릴하여, 제1패드를 구성하는 동도금층 표면이 노출되도록 비아홀을 형성하는 단계;
    (h) 비아홀이 충진되도록 동도금을 실시하여 외층 표면에 동도금층을 형성하고, 상기 동도금층에 대해 이미지 프로세스를 진행해서 제2 패드를 형성하는 단계; 및
    (i) 상기 제2 패드 위에 솔더레지스트를 인쇄하는 단계
    를 더 포함하는 인쇄회로기판 제조방법.
  3. 제1항에 있어서, 상기 베이스동박은 양면기판의 베이스동박인 것을 특징으로 하는 인쇄회로기판 제조방법.
  4. 절연층의 상부 표면에 피복된 동박에 패턴을 전사하여 형성한 제1 패드;
    동도금층과 니켈도금층으로 구성되고, 상기 동도금층은 상기 제1 패드와 동(Cu)으로 충진된 비아홀로 접속되고, 상기 니켈도금층은 하부의 베이스동박과 접속된 제2 패드; 및
    상기 제2 패드의 니켈도금층과 접하고 바닥면을 형성하는 베이스동박
    으로 구성된 인쇄회로기판.
KR1020140079425A 2014-06-27 2014-06-27 인쇄회로기판 제조방법 KR20160001831A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140079425A KR20160001831A (ko) 2014-06-27 2014-06-27 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140079425A KR20160001831A (ko) 2014-06-27 2014-06-27 인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR20160001831A true KR20160001831A (ko) 2016-01-07

Family

ID=55168589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140079425A KR20160001831A (ko) 2014-06-27 2014-06-27 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR20160001831A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090065609A (ko) 2007-12-18 2009-06-23 대덕전자 주식회사 플립 칩 실장을 위한 솔더 형성 방법
KR20110025250A (ko) 2009-09-04 2011-03-10 아페리오(주) 미세 피치의 구리 범프 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090065609A (ko) 2007-12-18 2009-06-23 대덕전자 주식회사 플립 칩 실장을 위한 솔더 형성 방법
KR20110025250A (ko) 2009-09-04 2011-03-10 아페리오(주) 미세 피치의 구리 범프 제조 방법

Similar Documents

Publication Publication Date Title
JP4146864B2 (ja) 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
TWI307142B (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
JP5101451B2 (ja) 配線基板及びその製造方法
JP6465386B2 (ja) 配線基板及び電子部品装置と配線基板の製造方法及び電子部品装置の製造方法
JP4980295B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
US9793250B2 (en) Package board, method for manufacturing the same and package on package having the same
JP2007281301A (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2012235166A (ja) 配線基板及びその製造方法
US20200227344A1 (en) Semiconductor package substrate and method for manufacturing same
TWI643532B (zh) 電路板結構及其製造方法
KR20110025250A (ko) 미세 피치의 구리 범프 제조 방법
CN104766832B (zh) 制造半导体封装基板的方法及用其制造的半导体封装基板
JP6904055B2 (ja) 半導体ic内蔵基板及びその製造方法
TWI531291B (zh) 承載板及其製作方法
KR20160001827A (ko) 인쇄회로기판 제조방법
US20090124043A1 (en) Method of manufacturing a package board
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR20160001831A (ko) 인쇄회로기판 제조방법
TWI658557B (zh) 線路載板及其製造方法
JP2015204379A (ja) プリント配線板
KR20160001828A (ko) 인쇄회로기판 제조방법
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application