TWI658557B - 線路載板及其製造方法 - Google Patents
線路載板及其製造方法 Download PDFInfo
- Publication number
- TWI658557B TWI658557B TW106114228A TW106114228A TWI658557B TW I658557 B TWI658557 B TW I658557B TW 106114228 A TW106114228 A TW 106114228A TW 106114228 A TW106114228 A TW 106114228A TW I658557 B TWI658557 B TW I658557B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit
- solder
- circuit layer
- carrier board
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229910000679 solder Inorganic materials 0.000 claims abstract description 74
- 125000006850 spacer group Chemical group 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 229920001187 thermosetting polymer Polymers 0.000 claims description 6
- 238000003466 welding Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 4
- 230000004308 accommodation Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 239000008393 encapsulating agent Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 238000003825 pressing Methods 0.000 claims 1
- 238000005452 bending Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
一種線路載板，包括一絕緣層、分別位於所述絕緣層兩側表面的第一線路層、第二線路層、以及位於所述第一線路層一側表面包覆所述第一線路層的第一防焊層、位於所述第二線路層一側表面包覆所述第二線路層的第二防焊層，所述絕緣層中部間斷而形成一第一間隔部，所述第二防焊層對應所述第一間隔部形成一第二間隔部，所述第一間隔部和第二間隔部相互貫通且共同形成一容置區，一晶片設置於所述容置區中與所述第一線路層電連接。
Description
本發明涉及一種線路載板，特別涉及一種薄型可彎折的線路載板及其製造方法。
如今，為了滿足各種電子設備的功能多元化發展，線路載板以其輕薄、線路密度高等優勢得到了廣泛的應用。
習知地，薄型線路載板由於其厚度較薄，因此在製程中容易造成彎折或者翹曲等現象，而且在後續的封裝製程中同樣容易產生此問題。因此，對於薄型線路載板來說，如何避免其製程中產生彎折或者翹曲等現象顯得尤為重要。
有鑑於此，本發明提供一種厚度較薄製程良率高的線路載板及其製造方法。
一種線路載板，包括一絕緣層、分別位於所述絕緣層兩側表面的第一線路層、第二線路層、以及位於所述第一線路層一側表面包覆所述第一線路層的第一防焊層、位於所述第二線路層一側表面包覆所述第二線路層的第二防焊層，所述絕緣層中部間斷而形成一第一間隔部，所述第二防焊層對應所述第一間隔部形成一第二間隔部，所述第一間隔部和第二間隔部相互貫通且共同形成一容置區，一晶片設置於所述容置區中與所述第一線路層電連接。
一種線路載板的製造方法，包括如下步驟：提供一第一承載板，所述第一承載板包括一第一基底以及設置於所述第一基底一側表面的第一覆銅層；在所述第一承載板的第一覆銅層上形成第一感光層，並通過曝光顯影技術使得所述第一感光層上形成若干第一缺口；在所述第一缺口中鍍設一厚度均勻的第一金屬層；
清除所述第一感光層，從而使得所述第一金屬層完全暴露而形成第一線路層；在所述第一線路層上形成一第一防焊層；在所述第一防焊層外依次壓合形成一層熱隔離膜、第二承載板，所述第二承載板包括第二基底以及形成於所述第二基底兩側表面的第二覆銅層；將所述第一承載板從所述第一線路層、第一防焊層上分離；進一步蝕刻所述第一線路層，從而使得所述第一線路層的外表面低於所述第一防焊層的外表面；在所述第一線路層外形成一絕緣層，所述絕緣層中部隔斷形成一第一間隔部；通過鐳射在所述絕緣層上開設形成多個導電孔；在所述絕緣層的第二表面壓合形成一第二感光層；通過曝光顯影技術，使得所述第二感光層上形成若干第二缺口；在所述第二缺口中鍍設形成第二金屬層；清除所述第二感光層從而完全暴露出所述第二金屬層而形成第二線路層；在所述第二線路層外形成第二防焊層，使得所述第二防焊層對應所述第一間隔部位置開設形成第二間隔部，所述第二間隔部以及所述第一間隔部相互貫通且共同形成一容置區，所述第二防焊層上包括多個焊接孔；在所述容置區中設置一晶片，使得所述晶片與所述第一線路層電連接；在所述容置區中填充封裝膠體以包覆所述晶片，以及在所述第二防焊層的焊接孔中鍍設形成焊球；將所述第二承載板與所述第一防焊層分離。
100‧‧‧線路載板
10‧‧‧絕緣層
20‧‧‧第一線路層
30‧‧‧第二線路層
20a‧‧‧第一金屬層
30a‧‧‧第二金屬層
40‧‧‧第一防焊層
50‧‧‧第二防焊層
101‧‧‧第一表面
102‧‧‧第二表面
103‧‧‧導電孔
104‧‧‧第一間隔部
501‧‧‧第二間隔部
21‧‧‧焊墊
51‧‧‧焊接孔
80‧‧‧焊球
60‧‧‧晶片
70‧‧‧封裝膠體
200‧‧‧第一承載板
210‧‧‧第一基底
220‧‧‧第一覆銅層
300‧‧‧第一感光層
400‧‧‧熱隔離膜
500‧‧‧第二承載板
600‧‧‧第二感光層
601‧‧‧第二缺口
圖1所示為本發明一實施例中所述線路載板示意圖。
圖2-19所示為本發明所述線路載板的製造方法示意圖。
如圖1所示，本發明所述線路載板100包括一絕緣層10、分別位於所述絕緣層10兩側表面的第一線路層20、第二線路層30、位於所述第一線路層20一側表面包覆所述第一線路層20的第一防焊層40、以及位於所述第二線路層30一側表面包覆所述第二線路層30的第二防焊層50。
所述絕緣層10由可彎折的熱固型的防焊油墨組成，其厚度較薄且具有較好的柔性。在本發明實施例中，所述絕緣層10的厚度位於15-50微米之間。所述絕緣層10具有第一表面101及與所述第一表面101相對的第二表面102。所述絕緣層10上開設有貫穿第一表面101、第二表面102的的若干導電孔103。
在本發明實施例中，所述導電孔103的橫截面呈梯形，其孔徑自第一表面101朝向第二表面102方向逐漸增加。所述絕緣層10中部間斷而形成一第一間隔部104。
所述第一線路層20設置於所述絕緣層10的第一表面101上。所述第一線路層20具有多個焊墊21。所述焊墊21相應地位於所述第一間隔部104處且不位於所述第一間隔部104之內。
所述第二線路層30設置於所述絕緣層10的第二表面102上。所述第二線路層30通過所述導電孔103與所述第一線路層20電連接。
所述第一防焊層40由絕緣材料製成，其包覆所述第一線路層20。
所述第二防焊層50同為絕緣材料，其可與所述第一防焊層40的材料相同。所述第二防焊層50填充於所述第二線路層30中，所述第二防焊層50上開設有多個焊接孔51，用於填充焊料而形成焊球80。
第二防焊層50對應所述絕緣層10的第一間隔部104均斷開而形成一第二間隔部501，所述第一間隔部104、以及所述第二間隔部501共同形成一容置區150。
進一步地，還包括一設置於所述容置區中的晶片60。所述晶片60的電極與所述第一線路層20的多個焊墊21對應電連接。
進一步地，所述容置區150中進一步填充有封裝膠體70。所述封裝膠體70包覆所述晶片60。
在本發明所述線路載板100中，所述絕緣層10由可彎折的熱固型的防焊油墨組成，其厚度較薄且具有較好的柔性，因此不但可減小絕緣層10自身的厚度，而且增加了線路載板100的柔性，避免形成所述第一線路層20、第二線路層30時候發生翹曲、彎折等現象。進一步地，本發明所述線路載板100通過開設形成容置區，使得所述晶片60設置於所述容置區內與第一線路層20電連接，從而進一步地降低了線路載板100的厚度。
如圖2-19所示，本發明所述線路載板100的製造方法，包括如下步驟：
步驟一：如圖2所示，提供一第一承載板200。
所述第一承載板200包括一第一基底210以及設置於所述第一基底210一側表面的第一覆銅層220。所述第一承載板200的厚度位於150-300μm之間。所述第一覆銅層220的厚度小於所述第一基底210的厚度。
步驟二：如圖3所示，在所述第一承載板200的第一覆銅層220上形成第一感光層300，並通過曝光顯影技術使得所述第一感光層300上形成若干第一缺口310。
步驟三：如圖4所示，在所述第一缺口310中鍍設一厚度均勻的第一金屬層20a。
步驟四：如圖5所示，清除所述第一感光層300，從而使得所述第一金屬層20a完全暴露而形成第一線路層20。
所述第一線路層20具有多個焊墊21。
步驟五：如圖6所示，在所述第一線路層20上形成一第一防焊層40。
所述第一防焊層40為絕緣材料，其包覆所述第一線路層20。
步驟六：如圖7所示，在所述第一防焊層40外依次壓合形成一熱隔離膜400、第二承載板500。
所述熱隔離膜400位於所述第一防焊層40與所述第二承載板500之間。所述第二承載板500包括第二基底510以及形成於所述第二基底510兩側表面的第二覆銅層520。所述第二承載板500的材質與所述第一承載板200的材質相同。所述第二覆銅層520的厚度小於所述第二基底510的厚度。
步驟七：如圖8所示，將所述第一承載板200從所述第一線路層20、第一防焊層40分離。
步驟八：如圖9所示，進一步蝕刻所述第一線路層20，從而使得所述第一線路層20的外表面低於所述第一防焊層40的外表面。
步驟九：如圖10所示，在所述第一線路層20外形成一絕緣層10。
所述絕緣層10由可彎折的熱固型的防焊油墨組成，其厚度較薄而且具有較好的柔性。在本發明實施例中，所述絕緣層10的厚度位於15-50微米之間。所述絕緣層10具有第一表面101及與第一表面101相對的第二表面102。所述絕緣層10中部隔斷形成一第一間隔部104。
步驟十：如圖11所示，通過鐳射在所述絕緣層10上開設形成多個導電孔103。
所述導電孔103的橫截面呈梯形，其孔徑自第一表面101朝向第二表面102方向逐漸增加。
在本步驟中，依據製程需要，開設形成所述導電孔103之前還進一步可以包括在所述絕緣層10的第二表面102上形成一層導電結合層。
步驟十一：如圖12所示，在所述絕緣層10的第二表面壓合形成一第二感光層600。
所述第二感光層600包覆所述絕緣層10的第二表面102以及所述間隔部104。
步驟十二：如圖13所示，通過曝光顯影技術，使得所述第二感光層600上形成若干第二缺口601。
步驟十三：如圖14所示，在所述第二缺口601中鍍設形成第二金屬層30a。
步驟十四：如圖15所示，清除所述第二感光層600從而完全暴露出所述第二金屬層30a而形成第二線路層30。
步驟十五：如圖16所示，在所述第二線路層30外形成第二防焊層50，以及使得所述第二防焊層50對應所述第一間隔部104位置開設形成第二間隔部501。
所述第二防焊層50填充於所述第二線路層30上，且所述第二防焊層50上包括多個焊接孔51。所述第二間隔部501以及所述第一間隔部104相互貫通且共同形成一容置區150。
步驟十六：如圖17所示，在所述容置區150中設置一晶片60，所述晶片60與所述第一線路層20的焊墊21電連接。
步驟十七：如圖18所示，在所述容置區中填充封裝膠體70以包覆所述晶片60，以及在所述第二防焊層50的焊接孔51中鍍設形成焊球80。
步驟十八：如圖19所示，將所述第二承載板500與所述第一防焊層40分離，從而製得本發明所述線路載板100。
在本發明所述線路載板100的製造方法中，通過在所述第一承載板200和第二承載板500而鍍設形成第一線路層20和第二線路層30，因此可以製作更為細化的第一線路層20和第二線路層30。另外，所述絕緣層10採用可彎折的熱固型的防焊油墨組成，其厚度較薄而且柔性較好，因此不但可減小絕緣層10自身的厚度，同時避免了所述第一承載板200、第二承載板500在拆除或分離時因應力集中而造成第一線路層20、第二線路層30發生翹、彎折等現象。
進一步地，本發明所述線路載板100通過開設形成容置區，使得所述晶片60設置於所述容置區內與第一線路層20電連接，從而進一步地降低了線路載板100的厚度。
可以理解的是，對於本領域的普通技術人員來說，可以根據本發明的技術構思做出其它各種相應的改變與變形，而所有這些改變與變形都應屬於本發明的權利要求的保護範圍。
Claims (9)
- 一種線路載板，包括一絕緣層、分別位於所述絕緣層兩側表面的第一線路層、第二線路層、以及位於所述第一線路層一側表面包覆所述第一線路層的第一防焊層、位於所述第二線路層一側表面包覆所述第二線路層的第二防焊層，其改良在於：所述絕緣層中部間斷而形成一第一間隔部，所述第二防焊層對應所述第一間隔部形成一第二間隔部，所述第一間隔部和第二間隔部相互貫通且共同形成一容置區，一晶片設置於所述容置區中，所述第一線路層具有多個焊墊，所述焊墊被所述第一防焊層包覆，所述晶片通過所述焊墊與所述第一線路層電連接。
- 如申請專利範圍第1項所述線路載板，其中：所述絕緣層由可彎折的熱固型防焊油墨組成，所述絕緣層的厚度位於15-50μm之間。
- 如申請專利範圍第1項所述線路載板，其中：所述絕緣層具有第一表面及與所述第一表面相對的第二表面，所述第一線路層設置於所述絕緣層的第一表面上，所述第二線路層設置於所述絕緣層的第二表面上，所述絕緣層上開設有貫穿第一表面、第二表面的若干導電孔。
- 如申請專利範圍第3項所述線路載板，其中：所述第二線路層通過所述導電孔與所述第一線路層電連接。
- 如申請專利範圍第1項所述線路載板，其中：所述第二防焊層填充於所述第二線路層中，所述第二防焊層上開設有多個焊接孔，用於填充焊料而形成焊球。
- 如申請專利範圍第1項所述線路載板，其中：所述容置區中進一步填充有封裝膠體，所述封裝膠體包覆所述晶片。
- 一種線路載板的製造方法，包括如下步驟：提供一第一承載板，所述第一承載板包括一第一基底以及設置於所述第一基底一側表面的第一覆銅層；在所述第一承載板的第一覆銅層上形成第一感光層，並通過曝光顯影技術使得所述第一感光層上形成若干第一缺口；在所述第一缺口中鍍設一厚度均勻的第一金屬層；清除所述第一感光層，從而使得所述第一金屬層完全暴露而形成第一線路層，所述第一線路層具有多個焊墊；在所述第一線路層上形成一第一防焊層，包括所述焊墊在內的所述第一線路層被所述第一防焊層包覆；在所述第一防焊層外依次壓合形成一層熱隔離膜、第二承載板，所述第二承載板包括第二基底以及形成於所述第二基底兩側表面的第二覆銅層；將所述第一承載板從所述第一線路層、第一防焊層上分離；進一步蝕刻所述第一線路層，從而使得所述第一線路層的外表面低於所述第一防焊層的外表面；在所述第一線路層外形成一絕緣層，所述絕緣層中部隔斷形成一第一間隔部；通過鐳射在所述絕緣層上開設形成多個導電孔；在所述絕緣層的第二表面壓合形成一第二感光層；通過曝光顯影技術，使得所述第二感光層上形成若干第二缺口；在所述第二缺口中鍍設形成第二金屬層；清除所述第二感光層從而完全暴露出所述第二金屬層而形成第二線路層；在所述第二線路層外形成第二防焊層，使得所述第二防焊層對應所述第一間隔部位置開設形成第二間隔部，所述第二間隔部以及所述第一間隔部相互貫通且共同形成一容置區，所述第二防焊層上包括多個焊接孔；在所述容置區中設置一晶片，使得所述晶片通過所述焊墊與所述第一線路層電連接；在所述容置區中填充封裝膠體以包覆所述晶片，以及在所述第二防焊層的焊接孔中鍍設形成焊球；將所述第二承載板與所述第一防焊層分離。
- 如申請專利範圍第7項所述線路載板的製造方法，其中：所述第一承載板的厚度位於150-300μm之間，且所述第一覆銅層的厚度小於所述第一基底的厚度。
- 如申請專利範圍第7項所述線路載板的製造方法，其中：所述絕緣層由可彎折的熱固型防焊油墨組成，所述絕緣層的厚度位於15-50μm之間。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710093630.1A CN108461405B (zh) | 2017-02-21 | 2017-02-21 | 线路载板及其制造方法 |
| ??201710093630.1 | 2017-02-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201832337A TW201832337A (zh) | 2018-09-01 |
| TWI658557B true TWI658557B (zh) | 2019-05-01 |
Family
ID=63228847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106114228A TWI658557B (zh) | 2017-02-21 | 2017-04-28 | 線路載板及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108461405B (zh) |
| TW (1) | TWI658557B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110265365A (zh) * | 2019-06-12 | 2019-09-20 | 江门建滔电子发展有限公司 | 一种高耐热封装载板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060017151A1 (en) * | 2004-07-26 | 2006-01-26 | Samsung Electro-Mechanics Co., Ltd. | BGA package board and method for manufacturing the same |
| TW201113312A (en) * | 2009-07-06 | 2011-04-16 | Showa Denko Kk | Thermosetting composition for protective film for wiring board |
| US20140083744A1 (en) * | 2012-09-26 | 2014-03-27 | Zhen Ding Technology Co., Ltd. | Printed circuit board and method for manufacturing same |
| US20150024552A1 (en) * | 2013-07-22 | 2015-01-22 | Zhen Ding Technology Co., Ltd. | Substrate, chip package and method for manufacturing substrate |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789383B (zh) * | 2009-01-23 | 2012-03-21 | 欣兴电子股份有限公司 | 具有凹穴结构的封装基板的制作方法 |
| CN104244582A (zh) * | 2013-06-13 | 2014-12-24 | 宏启胜精密电子(秦皇岛)有限公司 | 埋入式高密度互连印刷电路板及其制作方法 |
| CN104241219B (zh) * | 2014-08-26 | 2019-06-21 | 日月光半导体制造股份有限公司 | 元件嵌入式封装结构和其制造方法 |
| CN106298692B (zh) * | 2015-04-24 | 2019-02-01 | 碁鼎科技秦皇岛有限公司 | 芯片封装结构的制作方法 |
-
2017
- 2017-02-21 CN CN201710093630.1A patent/CN108461405B/zh active Active
- 2017-04-28 TW TW106114228A patent/TWI658557B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060017151A1 (en) * | 2004-07-26 | 2006-01-26 | Samsung Electro-Mechanics Co., Ltd. | BGA package board and method for manufacturing the same |
| TW201113312A (en) * | 2009-07-06 | 2011-04-16 | Showa Denko Kk | Thermosetting composition for protective film for wiring board |
| US20140083744A1 (en) * | 2012-09-26 | 2014-03-27 | Zhen Ding Technology Co., Ltd. | Printed circuit board and method for manufacturing same |
| US20150024552A1 (en) * | 2013-07-22 | 2015-01-22 | Zhen Ding Technology Co., Ltd. | Substrate, chip package and method for manufacturing substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201832337A (zh) | 2018-09-01 |
| CN108461405A (zh) | 2018-08-28 |
| CN108461405B (zh) | 2020-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4361826B2 (ja) | 半導体装置 | |
| JP4171499B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
| JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
| JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
| JP2008227348A (ja) | 半導体装置及びその製造方法 | |
| JP2015211194A (ja) | プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法 | |
| US20150144384A1 (en) | Packaging substrate and fabrication method thereof | |
| TWI582861B (zh) | 嵌埋元件之封裝結構及其製法 | |
| JP5357239B2 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
| TWI523587B (zh) | 封裝基板與電子組裝體 | |
| JP6417142B2 (ja) | 半導体装置及びその製造方法 | |
| TWI624011B (zh) | 封裝結構及其製法 | |
| TWI658557B (zh) | 線路載板及其製造方法 | |
| TW201603216A (zh) | 封裝結構及其製法 | |
| JP2009260165A (ja) | 半導体装置 | |
| JP4759041B2 (ja) | 電子部品内蔵型多層基板 | |
| JP4638657B2 (ja) | 電子部品内蔵型多層基板 | |
| TWI591739B (zh) | 封裝堆疊結構之製法 | |
| TWI392071B (zh) | 封裝結構及其製法 | |
| JP2018006450A (ja) | 電子部品内蔵基板及びその製造方法と電子部品装置 | |
| TWI631684B (zh) | 中介基板及其製法 | |
| JP2016063002A (ja) | 半導体装置およびその製造方法 | |
| TW201446086A (zh) | 封裝結構及其製作方法 | |
| TWI541952B (zh) | 半導體封裝件及其製法 | |
| JP4514538B2 (ja) | 回路装置およびその製造方法 |