JP4112445B2 - バンプ付基板の製造方法 - Google Patents
バンプ付基板の製造方法 Download PDFInfo
- Publication number
- JP4112445B2 JP4112445B2 JP2003199031A JP2003199031A JP4112445B2 JP 4112445 B2 JP4112445 B2 JP 4112445B2 JP 2003199031 A JP2003199031 A JP 2003199031A JP 2003199031 A JP2003199031 A JP 2003199031A JP 4112445 B2 JP4112445 B2 JP 4112445B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- plating
- support member
- bumps
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、バンプ付基板の製造方法に関する。
【0002】
【従来の技術】
半導体パッケージの小型化は、リードフレームを使用するような従来のパッケージでは限界に近づいてきている。そのため、近年では回路基板上に半導体素子を実装するものとして、BGA(Ball Grid Array)や、CSP(Chip Scale Package)のようなエリア実装型の新しいパッケージ方式が提案されている。
【0003】
エリア実装型の半導体パッケージでは、基板の端子と半導体素子の電極との電気的接続方法として、ワイヤーボンディング方式やTAB(Tape Automated Bonding)方式、さらにはFC(Frip Chip)方式などが採用されている。さらに、半導体パッケージの小型化に有利なFC方式を用いた、BGAやCSPの構造が盛んに提案されている。これに伴い、半導体パッケージに用いられる基板には、より高密度化、高信頼性が要求されている。このような基板の配線パターンを形成する方法として、銅箔をエッチングする方法(サブトラクティブ法)、電解メッキをする方法(アディティブ法)等があり、配線密度の高密度化に対応可能なアディティブ法が特に注目され始めている。
【0004】
また、半導体素子と基板との接合方法は、半田バンプによるものが大多数であったが、配線密度の高密度化に伴い、スタッドバンプやメッキバンプ、バンプレス等による方法の検討が行われている。
スタッドバンプ、メッキバンプによる接合方法では、従来、半導体素子側にバンプを形成しており、この工程を行うことにより、生産性が悪くなり、製造コストが高くなるという問題点があった。(例えば、非特許文献1参照)
【0005】
これに対して、基板側に半導体素子接続用のバンプを形成するという方法が提案されている(例えば、非特許文献1)。この方法は、基板を作製した後に、メッキレジストを形成し、半導体素子接続用の端子部のみにメッキを行い、バンプを形成するものである。
しかし、この方法を行うには、絶縁基材に現像液及びレジスト剥離液耐性が必要であり、使用することができる絶縁基材が限られてしまう。
【0006】
さらに特許文献1には、金属板上にあらかじめ凹部または凸部を設けておき、少なくとも一部が前記凹部または凸部上に配置されるように配線パターンを形成し、配線基板上に絶縁層を形成し、前記絶縁層上に前記配線パターンを転写、固着することにより電子部品と電気的に接続するための凸部を有した回路基板を製造する方法が開示されている。この方法によれば半導体素子接続用バンプ付基板を製造できるが、基板に凸部を形成するために必要な金属板上への凹部もしくは、凸部の形成方法が記載されていない。
【0007】
【非特許文献1】
電子技術 1999―9 p.29―35
【特許文献1】
特開平9−139560公報
【0008】
【発明が解決しようとする課題】
本発明の目的は、生産性に優れたバンプ付き基板の製造方法を提供することである。
【0009】
【課題を解決するための手段】
このような目的は、下記(1)〜(9)に記載の本発明により達成される。
(1)バンプ付き基板を製造する方法であって、支持部材の片面の所定の位置に第1のめっきレジストを形成する工程と、前記支持部材の第1のめっきレジストが形成されている面にダミー層を形成する工程と、前記第1のめっきレジストを除去して前記支持部材まで貫通した第1の空隙部を形成する工程と、さらに第2のめっきレジストを形成する工程と、前記第2のめっきレジストを除去して前記支持部材まで貫通した前記第1の空隙部および前記ダミー層まで貫通した第2の空隙部を形成する工程と、前記第1の空隙部および第2の空隙部に金属めっきをする工程と、前記第2のめっきレジストを除去する工程と、前記ダミー層側から前記金属めっきを覆うように絶縁層を形成する工程と、前記支持部材とダミー層とを除去する工程とを有することを特徴とするバンプ付き基板の製造方法。
(2)前記支持部材の厚さは、20〜100μmである上記(1)に記載のバンプ付き基板の製造方法。
(3)前記支持部材は、金属板である上記(1)または(2)に記載のバンプ付き基板の製造方法。
(4)前記金属板を構成する金属は、ニッケルである上記(3)に記載のバンプ付き基板の製造方法。
(5)前記ダミー層は、金属層である上記(1)ないし(4)のいずれかに記載のバンプ付き基板の製造方法。
(6)前記金属層を構成する金属は、ニッケルである上記(5)に記載のバンプ付き基板の製造方法。
(7)前記支持部材を構成する金属と前記ダミー層を構成する金属とは、同種類のものである上記(3)ないし(6)のいずれかに記載のバンプ付き基板の製造方法。
(8)前記ダミー層の厚さは、1〜50μmである上記(1)ないし(7)のいずれかに記載のバンプ付き基板の製造方法。
(9)前記金属めっきは、金、ニッケルおよび銅がこの順に構成されているものである上記(1)ないし(8)のいずれかに記載のバンプ付き基板の製造方法。
【0010】
【発明の実施の形態】
以下、本発明のバンプ付き基板の製造方法について詳細に説明する。
本発明のバンプ付き基板の製造方法は、バンプ付き基板を製造する方法であって、支持部材の片面の所定の位置に第1のめっきレジストを形成する工程と、前記支持部材の第1のめっきレジストが形成されている面にダミー層を形成する工程と、前記第1のめっきレジストを除去して前記支持部材まで貫通した第1の空隙部を形成する工程と、さらに第2のめっきレジストを形成する工程と、前記第2のめっきレジストを除去して前記支持部材まで貫通した前記第1の空隙部および前記ダミー層まで貫通した第2の空隙部を形成する工程と、前記第1の空隙部および第2の空隙部に金属めっきをする工程と、前記第2のめっきレジストを除去する工程と、前記ダミー層側から前記金属めっきを覆うように絶縁層を形成する工程と、前記支持部材とダミー層とを除去する工程とを有することを特徴とするものである。
【0011】
以下、本発明のバンプ付き基板の製造方法について好適な実施の形態に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
図1〜図3は、本発明のバンプ付き基板11の製造方法の実施形態を示す断面図である。
図3(b)は、絶縁層10にバンプが形成された回路部8と、回路部9とを有するバンプ付き基板11を示す断面図である。
【0012】
本発明のバンプ付き基板の製造方法では、ステップA(図1)として所定の空隙部6、7を有する支持部材1を形成する。
また、ステップB(図2)として、バンプが形成された回路部8と、回路部9とを形成する。
また、ステップC(図3)として、バンプが形成された回路部8と、回路部9に絶縁層10を形成してバンプ付き基板11を製造する。
以下、各ステップについて説明する。
【0013】
まず、ステップAについて説明する。
ステップAでは、図1に示すように所定の空隙部6、7を有する支持部材1を形成する。
まず、支持部材1の片面(図1(a)中下側)に第1のめっきレジスト2で構成される層を形成する。
支持部材1は、最終的に除去可能であり、後述する工程に用いる溶剤等の耐性を有するものであれば、特に限定されない。支持部材1としては、例えば銅、銅系合金、ニッケル、42合金等の金属板が挙げられ、これらは、エッチングにより除去が容易であるため好ましい。これらの中でもニッケルが特に好ましい。これにより、金をレジスト金属とする場合における金属拡散を防止することができる。
支持部材1の厚さは、特に限定されないが、20〜100μmが好ましく、特に25〜80μmが好ましい。厚さが前記下限未満であると第1のめっきレジスト2等の支持性が低下するため工程中でシワ等が発生し作業性が低下する場合があり、前記上限を超えると支持部材1を除去する工程が長くなり生産性が低下する場合がある。
【0014】
第1のめっきレジスト2としては、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂等の感光性樹脂等が挙げられる。
第1のめっきレジスト2の厚さは、特に限定されないが、後述するダミー層3よりも厚いことが好ましい。具体的には、厚さ5〜100μmが好ましく、特に8〜25μmが好ましい。厚さが前記範囲内であると、回路部の微細配線化に対応することができる。
【0015】
次に、第1のめっきレジスト2を所定の方法により現像し、バンプが形成された回路部8を形成する部分以外の第1のめっきレジスト2を除去する(図1(b))。
第1のめっきレジスト2として、例えば紫外線で感光するものを用いた場合、ネガフィルム等を用いて選択的に感光し、その後、現像することにより所定の部分(バンプが形成された回路部8を形成する部分)以外の第1のめっきレジスト2を除去する。
なお、ここで支持部材1の所定の位置にアライメントマークを形成しておくことが好ましい。具体的にはバンプが形成された回路部8以外のめっきレジスト2を除去する際に、アライメントマークとしてめっきレジスト2を残す方法等が挙げられる。
【0016】
次に、支持部材1の第1のめっきレジスト2が形成されている面(図1(c)下側)にダミー層3を形成する。
ダミー層3は、第1のめっきレジスト2部には形成されず、最終的に除去可能であり、かつ後述する工程に用いる溶剤等の耐性を有するものであれば、特に限定されない。ダミー層3としては、例えば銅、銅系合金、ニッケル、42合金等の金属層が挙げられる。ダミー層3を構成する材料としては、特に限定されないが、支持部材1を構成する材料と同じものであることが好ましい。これにより、最終的にダミー層を除去する際の作業性を向上することができる。具体的には、ダミー層3は、ニッケルが特に好ましい。これにより、金をレジスト金属とする場合における金属拡散を防止することができる。
【0017】
ダミー層3は、例えば以下のような方法で形成することができる。支持部材1を金属板とした場合、支持部材1を供給用電極(電解めっき用リード)として、ダミー層3を構成する金属材料を電解めっきにより形成できる。
【0018】
ダミー層3の厚さは、特に限定されず、第1のめっきレジスト2の厚さ未満であれば良い。具体的には1〜50μmが好ましく、特に3〜10μmが好ましい。なお、ここでダミー層3の厚さは、最終的に形成されるバンプ部81(チップ接続用バンプ)の高さと等しくなるものである。
したがって、厚さが前記下限未満であるとバンプの役割を果たすのが困難となる場合があり、前記上限値を超えるとチップ接続用端子部と他の回路部でメッキ後に高さの差ができ、絶縁層で平坦に埋め込むことが困難となる場合がある。
【0019】
次に、第1のめっきレジスト2を除去して支持部材1まで貫通した第1の空隙部4を形成する(図1(d))。
第1のめっきレジスト2を除去する方法としては、例えばアルカリ溶液や有機溶剤等により剥離する方法が挙げられる。
【0020】
次に、さらにダミー層3を覆うように第2のめっきレジスト5をさらに形成する(図1(e))。
第2のめっきレジスト5としては、例えば、アクリル、エポキシ、ポリイミド等の感光性樹脂等が挙げられる。
第2のめっきレジスト5の厚さは、特に限定されないが、後述する回路部8、9を形成するのに十分な厚さである必要がある。具体的には、5〜100μmが好ましく、15〜35μmが好ましい。厚さが前記範囲内であると、微細な回路の形成に特に適している。
【0021】
次に、第2のめっきレジスト5を除去して、支持部材1まで貫通した第1の空隙部6と、ダミー層3まで貫通した第2の空隙部7とを形成する(図1(f))。
第2のめっきレジスト5として、例えば紫外線で感光するものを用いた場合、ネガフィルム等を用いて選択的に感光し、その後、現像することにより所定の部分(バンプが形成された回路部8および回路部9を形成する部分)以外の第2のめっきレジスト5を除去する。
【0022】
次に、ステップBについて説明する。
ステップBでは、図2に示すようにバンプが形成された回路部8と回路部9とを形成する。
まず第1の空隙部6および第2の空隙部7に金属めっきをする(図2(a))。これにより、バンプが形成された回路部8と、回路部9とを形成することができる。
前記金属めっきを構成する金属としては、例えば金、ニッケル、銅、銅系合金、42合金等が挙げられる。前記金属めっきは、支持部材1が金属板である場合、支持部材1を構成する金属と異なる金属であることが好ましい。これにより、エッチング処理により容易にバンプ付き基板を製造できるからである。
前記金属めっきを構成する金属は、特に限定されず、1種類の金属で構成されても良いが、支持部材1から金、ニッケル、銅の順で構成されることが好ましい。これにより、金(金めっき)はレジスト金属として作用することができる。ここで、金をレジスト金属とする理由は、支持部材1をエッチングする際に使用する薬液により、配線パターンが浸食・腐食されるのを防ぐためである。
また、ニッケル(ニッケルめっき)は、金パターンと後に形成する銅配線パターン間での、金―銅拡散を防ぐことができる。さらに銅(銅めっき)は、低抵抗で安定しているので良好な配線パターンとして作用する。
【0023】
前記金属めっきを形成する方法としては、例えば支持部材1が金属である場合、支持部材1を電解メッキ用リード(給電用電極)として、支持部材1を構成する金属とは、異なる金属を電解メッキにより形成する方法等が挙げられる。
【0024】
次に、第2のめっきレジスト5を除去する。第2のめっきレジスト5を除去する方法としては、例えばアルカリ溶液や有機溶剤等により剥離する方法が挙げられる。
【0025】
次に、ステップCについて説明する。
ステップCでは、絶縁層10にバンプが形成された回路部8と、回路部9とが形成されたバンプ付き基板11を製造する(図3(b))。
ダミー層3側(図3(a)下側)から前記金属めっきを覆うように絶縁層10を形成する(図3(a))。
絶縁層10を構成する樹脂としては、例えばエポキシ樹脂、ポリイミド、シアネート樹脂、さらにこれらの混合物等の樹脂が挙げられる。これらの中でもシアネート樹脂とポリイミドの混合物が好ましい。これにより、基板の耐熱性を向上することができる。
【0026】
絶縁層10の厚さは、特に限定されないが、10〜100μmが好ましく、特に15〜50μmが好ましい。厚さが前記範囲内であると、特に基板の薄膜化と回路の埋め込み性を両立させることができる。
【0027】
絶縁層10を形成する方法としては、例えば樹脂ワニスを印刷、カーテンコート、バーコート等の方法で直接塗布したり、ドライフィルムタイプの樹脂を真空ラミネート、真空プレス、熱プレス等したりする方法で積層する方法が挙げられる。
【0028】
次に、支持部材1およびダミー層3を除去する(図3(b))。これにより、バンプが形成された回路部8と、回路部9に絶縁層10を形成してバンプ付き基板11を得ることができる。すなわち、バンプを有する回路部8と、回路部9を同時に製造できる。
バンプの高さは、特に限定されないが、1〜50μmが好ましく、特に3〜10μmが好ましい。厚さが前記下限未満であるとバンプの役割を果たすのが困難となる場合があり、前記上限値を超えるとバンプが形成された回路部8と、回路部9でメッキ高さに差ができ、絶縁層10側の平坦性が低下する場合がある。
【0029】
支持部材1およびダミー層3を除去する方法としては、例えばエッチングする方法等が挙げられる。これにより、支持部材1およびダミー層3を容易に除去することができ、バンプ付き基板11を容易に製造することができる。また、絶縁層10にめっき液耐性等の制限等を必要とせずに、バンプ付き基板を製造できる。
【0030】
以下、本発明を実施例および比較例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
【実施例】
(実施例1)
▲1▼所定の空隙部を有する支持部材の形成
支持部材として電解ニッケル箔(福田金属箔粉工業製、NIF−MT−50、厚さ50μm)をニッケル粗化液(メック製、NR−1870:商品名)を用いて表面処理し、ネガタイプのドライフィルムレジスト(JSR製、FDR−2500)をロールラミネートした。次に、所定のガラスマスクを用いて露光を行い、現像液(三菱ガス化学製、EF105A)を用いて現像して、半導体素子の接続用端子が形成される部分および再びめっきレジストを形成するために使用するアライメントマークとなる部分のみにレジストが形成された第1のめっきレジストを形成した。
そして、電解ニッケル箔を電解メッキ用リードとして、ダミー層(ニッケル層)を電解メッキにより電流密度2.0A/dm2で5μm形成した。
次に、レジスト剥離液(三菱ガス化学製、R−100)を用いて第1のめっきレジストを除去し、第2のめっきレジストとして再度ネガタイプのドライフィルムレジスト(JSR製、FDR−2500)をロールラミネートした。そして、所定のガラスマスクを用いて半導体素子接続用端子部の位置が合うように露光を行い、現像液(三菱ガス化学製、EF105A)を用いて現像して、前記支持部材まで貫通した第1の空隙部およびダミー層まで貫通した第2の空隙部を形成して、所定の空隙部を有する支持部材を得た。
【0031】
▲2▼バンプが形成された回路部8と回路部9の形成
次に、前記第1の空隙部および第2の空隙部に電解ニッケル箔を電解メッキ用リードとして、金を電解メッキにより電流密度0.5A/dm2で1μm形成し、次に、バリア層としてニッケルを電解メッキにより電流密度2.0A/dm2で1μm形成し、さらに電流密度3.0A/dm2で電解銅メッキすることにより、回路部(配線パターン)を形成した。回路部(配線パターン)は、線幅/線間/厚み=20μm/20μm/7μmとした。次に、レジスト剥離液(三菱ガス化学製、R−100)を用いてレジストを除去して、バンプが形成された回路部8と回路部9とを形成した。
【0032】
▲3▼バンプ付き基板の製造
次に、銅粗化液(旭電化工業製、SO−G)を用いて回路部(銅配線パターン)を粗化した後、絶縁層としてシリコーン変性ポリイミドフィルムを真空プレスにより配線パターンの凹凸を埋め込みながら成形し、50μm厚さの絶縁層を形成した。この時の真空プレスの条件は、140℃、3.97MPaであった。最後にニッケルエッチング液(メック製、NH−1862)を用いて支持部材およびダミー層を除去して、半導体素子接続用の端子部に高さ5μmのバンプが形成されたバンプ付基板を得た。
【0033】
(実施例2)
支持部材として以下のものを用いた以外は、実施例1と同様にした。
支持部材として厚さ90μmの電解ニッケル箔を用いた。
【0034】
(実施例3)
支持部材として以下のものを用いた以外は、実施例1と同様にした。
支持部材として厚さ20μmの電解ニッケル箔を用いた。
【0035】
(実施例4)
ダミー層の厚さを以下のようにした以外は、実施例1と同様にした。
電解ニッケル箔を電解メッキ用リードとして、45μmの厚さのダミー層(ニッケル層)を電解メッキにより電流密度2.0A/dm2で形成して、最終的に高さ45μmのバンプを有する回路部が形成されたバンプ付基板を得た。
【0036】
(実施例5)
ダミー層の厚さを以下のようにした以外は、実施例1と同様にした。
電解ニッケル箔を電解メッキ用リードとして、1μmの厚さのダミー層(ニッケル層)を電解メッキにより電流密度2.0A/dm2で形成して、最終的に高さ1μmのバンプを有する回路部が形成されたバンプ付基板を得た。
【0037】
(実施例6)
支持部材およびダミー層として以下のものを用い、回路メッキの際、金メッキを行う前に以下の条件でニッケルメッキを行った以外は、実施例1と同様にした。
支持部材として電解銅箔(三井金属製、3EC−VLP、厚さ70μm)を銅粗化液(旭電化工業製、SO−G)を用いて表面処理して用いた。
ダミー層として電解銅箔を電解メッキ用リードとして、ダミー層(銅層)を電解メッキにより電流密度3.0A/dm2で5μm形成した。
金メッキの前にニッケルメッキを電解メッキにより電流密度2.0A/dm2で1μm形成した。
最後に銅エッチング液を用いて支持部材およびダミー層を除去して、半導体素子接続用の端子部に高さ4μmのバンプが形成されたバンプ付基板を得た。
【0038】
(実施例7)
ダミー層として以下のものを用いて支持部材とダミー層とを構成する金属を変え、回路メッキの際、金メッキを行う前に以下の条件でニッケルメッキを行った以外は、実施例1と同様にした。
電解ニッケル箔を電解メッキ用リードとして、ダミー層(銅層)を電解メッキにより電流密度3.0A/dm2で5μm形成した。
金メッキの前にニッケルメッキを電解メッキにより電流密度2.0A/dm2で1μm形成した。
最後にニッケルおよび銅エッチング液を用いて支持部材およびダミー層を除去して、半導体素子接続用の端子部に高さ3μmのバンプが形成されたバンプ付基板を得た。
【0039】
(比較例1)
▲1▼所定の空隙部を有する支持部材の形成
支持部材として電解ニッケル箔(福田金属箔粉工業製、NIF−MT−50、厚さ50μm)をニッケル粗化液(メック製、NR−1870)を用いて表面処理し、ネガタイプのドライフィルムレジスト(JSR製、FDR−2500)をロールラミネートした。次に、所定のガラスマスクを用いて露光を行い、現像液(三菱ガス化学製、EF105A)を用いて現像して、前記支持部材まで貫通した空隙部を形成して、所定の空隙部を有する支持部材を得た。
【0040】
▲2▼回路部の形成
次に、前記空隙部に電解ニッケル箔を電解メッキ用リードとして、金を電解メッキにより電流密度0.5A/dm2で1μm形成し、次に、バリア層としてニッケルを電解メッキにより電流密度2.0A/dm2で1μm形成し、さらに電流密度3.0A/dm2で電解銅メッキすることにより、回路部(配線パターン)を形成した。回路部(配線パターン)は、線幅/線間/厚み=20μm/20μm/7μmとした。次に、レジスト剥離液(三菱ガス化学製、R−100)を用いてレジストを除去して、回路部と再びメッキレジストを形成する際に使用するアライメントマークを形成した。
【0041】
▲3▼平坦な基板の製造
次に、銅粗化液(旭電化工業製、SO−G)を用いて回路部(銅配線パターン)を粗化した後、絶縁層としてシリコーン変性ポリイミドフィルムを真空プレスにより配線パターンの凹凸を埋め込みながら成形し、50μm厚さの絶縁層を形成した。この時の真空プレスの条件は、140℃、3.97MPaであった。次にニッケルエッチング液(メック製、NH−1862)を用いて支持部材を除去して、回路面と樹脂面が平坦な基板を得た。
【0042】
▲4▼バンプ付き基板の製造
次に、前記平坦な基板の回路部が露出している面にスパッタリングにより0.1μmのニッケル層を形成し、第2のめっきレジストとして再度ネガタイプのドライフィルムレジスト(JSR製、FDR−2500)をロールラミネートした。そして、所定のガラスマスクを用いて半導体素子接続用端子部の位置が合うように露光を行い、現像液(三菱ガス化学製、EF105A)を用いて現像して、半導体素子接続用端子部のみに空隙部を形成した。
次に、ニッケル層を電解メッキ用リードとして、金を電解メッキにより電流密度0.5A/dm2で5μm形成し、レジスト剥離液(三菱ガス化学製、R−100)を用いてレジストを除去して、ニッケルエッチング液(メック製、NH−1862)を用いて、半導体素子接続用端子部以外のニッケル層を除去して、半導体素子接続用の端子部に高さ5μmのバンプが形成されたバンプ付基板を得た。
【0043】
各実施例および比較例で得られたバンプ付き基板について以下の評価を行った。評価項目を内容と共に示す。得られた結果を表1に示す。
▲1▼生産性
バンプ付き基板の生産性を、比較例1で得られたバンプ付き基板の生産するのに必要な工程数を基準(100)として評価した。
【0044】
▲2▼導通試験
バンプ付基板の導通割合を、メッキバンプ無し半導体素子と異方導電性フィルム(住友ベークライト製、SZF−3020)を用いてFCボンダー(澁谷工業製、DB2000)で180℃、10秒の条件で接合評価を行ったところ、50箇所ある基板の端子と、半導体素子の電極との導通試験を行い、評価した。
【0045】
【表1】
【0046】
表1から明らかなように、実施例1〜7は、バンプ付き基板の生産性に優れていた。
また、実施例1〜7のバンプ付き基板は、半導体装置に用いた場合でも優れた導通性を示した。
【0047】
【発明の効果】
本発明によれば、生産性に優れたバンプ付き基板の製造方法を提供することができる。
また、本発明によれば均一なバンプ高さを有するバンプ付き基板を製造することができる。
また、本発明によればバンプ付き配線部(回路部)と、バンプを有しない回路部とを同時に製造することができる。
また、本発明によればバンプ(突起電極)の高さの制御が容易となる。
また、本発明によれば絶縁基材に耐現像液性および耐レジスト剥離液性が要求されず、絶縁基材を構成する樹脂の選択範囲を広げることができる。
また、本発明によれば優れた導通性を有するバンプ付き基板を得ることができる。
また、本発明によれば半導体素子接続用端子部以外のところに金属板と同種の金属層を設けることにより、半導体素子へのバンプ形成を必要としないバンプ付基板を製造することができる。
さらに、半導体素子接続用端子部に1〜10μmの均一な高さのバンプが形成されたバンプ付基板を製造することができる。
【図面の簡単な説明】
【図1】本発明のバンプ付き基板の製造方法を説明するための断面図である。
【図2】本発明のバンプ付き基板の製造方法を説明するための断面図である。
【図3】本発明のバンプ付き基板の製造方法を説明するための断面図である。
【符号の説明】
1 支持部材
2 第1のめっきレジスト
3 ダミー層
4 第1の空隙部
5 第2のめっきレジスト
7 第2の空隙部
8 バンプが形成された回路部
9 回路部
10 絶縁層
11 バンプ付き基板
Claims (9)
- バンプ付き基板を製造する方法であって、
支持部材の片面の所定の位置に第1のめっきレジストを形成する工程と、
前記支持部材の第1のめっきレジストが形成されている面にダミー層を形成する工程と、
前記第1のめっきレジストを除去して前記支持部材まで貫通した第1の空隙部を形成する工程と、
さらに第2のめっきレジストを形成する工程と、
前記第2のめっきレジストを除去して前記支持部材まで貫通した前記第1の空隙部および前記ダミー層まで貫通した第2の空隙部を形成する工程と、
前記第1の空隙部および第2の空隙部に金属めっきをする工程と、
前記第2のめっきレジストを除去する工程と、
前記ダミー層側から前記金属めっきを覆うように絶縁層を形成する工程と、
前記支持部材とダミー層とを除去する工程とを有することを特徴とするバンプ付き基板の製造方法。 - 前記支持部材の厚さは、20〜100μmである請求項1に記載のバンプ付き基板の製造方法。
- 前記支持部材は、金属板である請求項1または2に記載のバンプ付き基板の製造方法。
- 前記金属板を構成する金属は、ニッケルである請求項3に記載のバンプ付き基板の製造方法。
- 前記ダミー層は、金属層である請求項1ないし4のいずれかに記載のバンプ付き基板の製造方法。
- 前記金属層を構成する金属は、ニッケルである請求項5に記載のバンプ付き基板の製造方法。
- 前記支持部材を構成する金属と前記ダミー層を構成する金属とは、同種類のものである請求項3ないし6のいずれかに記載のバンプ付き基板の製造方法。
- 前記ダミー層の厚さは、1〜50μmである請求項1ないし7のいずれかに記載のバンプ付き基板の製造方法。
- 前記金属めっきは、金、ニッケルおよび銅がこの順に構成されているものである請求項1ないし8のいずれかに記載のバンプ付き基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003199031A JP4112445B2 (ja) | 2003-07-18 | 2003-07-18 | バンプ付基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003199031A JP4112445B2 (ja) | 2003-07-18 | 2003-07-18 | バンプ付基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005038993A JP2005038993A (ja) | 2005-02-10 |
JP4112445B2 true JP4112445B2 (ja) | 2008-07-02 |
Family
ID=34208609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003199031A Expired - Fee Related JP4112445B2 (ja) | 2003-07-18 | 2003-07-18 | バンプ付基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4112445B2 (ja) |
-
2003
- 2003-07-18 JP JP2003199031A patent/JP4112445B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005038993A (ja) | 2005-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
KR101551898B1 (ko) | 배선 기판, 반도체 장치 및 이들의 제조 방법 | |
TWI436717B (zh) | 可內設功能元件之電路板及其製造方法 | |
US9856135B2 (en) | Microelectronic interconnect element with decreased conductor spacing | |
US20130119012A1 (en) | Interconnection element for electric circuits | |
JP2005209689A (ja) | 半導体装置及びその製造方法 | |
US20090242238A1 (en) | Buried pattern substrate | |
CN104134643A (zh) | 具有超细间距倒装芯片凸点的基板 | |
TWI294760B (ja) | ||
JP2002118204A (ja) | 半導体装置、並びに半導体搭載用基板及びその製造方法 | |
KR100582145B1 (ko) | 반도체 장치의 제조 방법 | |
JP3860028B2 (ja) | 半導体装置 | |
JP4112445B2 (ja) | バンプ付基板の製造方法 | |
JP2003229513A (ja) | 素子内蔵基板および素子内蔵基板の製造方法 | |
JP4193479B2 (ja) | 素子実装基板の製造方法 | |
JP2004006572A (ja) | 素子内蔵基板の製造方法および素子内蔵基板、ならびに、プリント配線板の製造方法およびプリント配線板 | |
JP2004214252A (ja) | 片面回路基板の製造方法 | |
JP2004281752A (ja) | 片面回路基板の製造方法及び片面回路基板 | |
JP3497774B2 (ja) | 配線基板とその製造方法 | |
JP5493020B2 (ja) | 配線基板の製造方法及び半導体パッケージの製造方法 | |
JP5222663B2 (ja) | 配線基板及び半導体パッケージ | |
JP2000340594A (ja) | 転写バンプシートとその製造方法 | |
JP3929251B2 (ja) | 2層配線半導体装置の製造方法および半導体装置 | |
JP2004087886A (ja) | 多層配線板の製造方法及び多層配線板 | |
JP2004296980A (ja) | フィルムキャリア及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |