JP3929251B2 - ２層配線半導体装置の製造方法および半導体装置 - Google Patents
２層配線半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP3929251B2 JP3929251B2 JP2001067605A JP2001067605A JP3929251B2 JP 3929251 B2 JP3929251 B2 JP 3929251B2 JP 2001067605 A JP2001067605 A JP 2001067605A JP 2001067605 A JP2001067605 A JP 2001067605A JP 3929251 B2 JP3929251 B2 JP 3929251B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- wiring
- insulating resin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びその方法により得られる半導体装置に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化と高密度実装化が進んでいる。これらの電子機器に使用される半導体装置は、小型化かつ多ピン化している。
【０００３】
半導体装置は、その小型化に伴って、従来のようなリードフレームを使用した形態の装置では、小型化に限界があるため、最近では、半導体搭載用基板上に半導体素子を実装したものとして、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）といったエリア実装型の新しい装置方式が、提案されている。これらの半導体装置では、半導体素子の電極をエリア型に再配列して、実装基板の配線端子とピッチを合わせるために、インターポーザと呼ばれる半導体搭載用基板上に、半導体素子を搭載する構造が主流となっている。インターポーザには、フレキシブルプリント基板や、ガラスエポキシ樹脂積層板が用いられる。
【０００４】
これらのインターポーザの配線は高密度化する傾向にあり、ビルドアップした多層配線構造が採用されている。多層配線構造を有するインターポーザは、一般的には絶縁層上に形成した配線層を積み重ねて形成されるため、最外層の半導体素子の搭載面には導体配線パターンによる凹凸を形成する。この場合、とくに狭ピッチ化した配線パターンにおいては、フリップチップ接続の際のアンダーフィル注入や、樹脂による封止工程において発生するマイクロボイドが半導体装置のパッケージ信頼性、実装信頼性を低下させる不具合が生じる場合があった。
【０００５】
また、配線パターンを形成する方法として、一般的には銅箔をエッチングする手法（サブトラクティブ法）、電解銅めっきによる手法（フル・セミアディティブ法）等がある。サブトラクティブ法では、形成される回路高さは使用する銅箔の厚みで規定されるという特徴があり、エッチャントの反応特性および使用する装置の能力に依存する限界が存在するため、一般的には高密度化には不向きとされている。また、セミアディティブ法では配線層を形成した後の給電層のフラッシュエッチングによる除去が、ファインパターンでは十分に行うことが困難な場合があり、回路間のイオンマイグレーションによるショートなどの不具合が発生する問題があった。一方、フルアディティブ法は、自由な回路設計に対応できるというメリットから、特に注目され始めている。
【０００６】
層間の接続においては、従来のメカニカルドリルによるスルーホール加工にかわって、レーザー、フォト法によるブラインドビア形成によって小径化、導電体によるビア充填によるビアオンビア、ビアオンパッド構造により、高密度化を達成できる。
【０００７】
また、このような多層配線構造の半導体装置では、通常は非常に多ピンとなる場合が多く、インターポーザが半導体素子よりも大きくなる。したがって、ハンドリングの観点および半導体素子の実装時の基板反りの問題より、インターポーザにリジット性が求められるのが一般的で、ＦＲ−４などのガラスエポキシ基板をコアとして用いて両面に積層、半導体素子の実装・封止を行うのが現状である。しかし、層数が必要以上に増える場合もあり、歩留まりの低下、製造コストの増加を招くだけではなく、補強のために用いられているガラス繊維と樹脂との界面での絶縁破壊を生じることもあり、絶縁信頼性に課題を有する。
【０００８】
【発明が解決しようとする課題】
本発明は、半導体素子を搭載する多層インターポーザのうち、層数が最小である２層配線構造であり、かつ、補強繊維を含まない樹脂層でありながらリジット性を有し、搭載面の回路段差が無い水平表面構造によって、半導体素子の実装時のアンダーフィル注入や樹脂封止工程におけるマイクロボイドを防ぎ、低コストで優れたハンドリング性、実装性、実装後の装置信頼性をもった２層配線半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、導電性フレームを電解めっき用リードとして、バリア金属および導体配線層を電解めっきにより形成する工程と、導電性フレームをエッチングにより除去する工程を含む２層配線半導体装置の製造方法に関するものである。
【００１０】
本発明の２層配線半導体装置の製造方法は、導電性フレームを電解めっき用リードとして、バリア金属および導体配線層を電解めっきにより形成する工程と、該導体配線層上に絶縁樹脂層を形成する工程と、該導体配線層の一部が露出するように該絶縁樹脂層にビアを形成する工程と、該導電性フレームを電解めっき用リードとして、導体ポストを電解めっきにより形成する工程と、該導体ポストの表面または前記同様に形成された導電性フレーム付被接続層の被接続部の表面の少なくとも一方に接合用金属層を形成する工程と、該絶縁樹脂層の表面または該被接続層の表面の少なくとも一方に接着剤層を形成する工程と、該導体ポストと該被接合部とを該接着剤層と該接合用金属層を介して接合し、該絶縁樹脂層と該被接続層とを該接着剤層により接着する工程と、半導体素子を搭載する側の該導電性フレームをエッチングにより除去する工程と、半導体素子を実装・封止する工程と、裏面の該導電性フレームをエッチングにより除去する工程と、露出した裏面の該バリア金属の外部接続用パッド以外の表面にソルダーレジスト層を形成する工程と、外部接続用パッド上に半田ボールをリフロー搭載する工程からなることが好ましい。
さらに、裏面の導電性フレームを部分的にエッチング除去し、外部接続用ランドを形成することもできる。
【００１１】
更に、本発明は、前記２層配線半導体装置の製造方法により得られ、半導体素子が搭載される導体回路表面と絶縁樹脂層表面とが水平平面構造であり、即ち半導体素子搭載面に回路段差が無く、水平な構造を有することを特徴とする２層配線半導体装置である。
【００１２】
【発明の実施の形態】
以下に、図面を参照して本発明の実施形態について説明するが、本発明はこれによって何ら限定されるものではない。
【００１３】
図１（ａ）〜図４（ｒ−２）は、本発明の実施形態である２層配線半導体装置の製造方法の一例を説明するための図である。
【００１４】
本発明の２層配線半導体装置の製造方法としては、まず、導電性フレーム１０１上にパターンニングされためっきレジスト１０２を形成する。（図１（ａ））。
導電性フレーム１０１の材質は、電解めっき時のリード（カソード電極）としての機能と、使用される薬品に対する耐性とを有し、最終的にエッチング除去できるものであればどのようなものでも使用できるが、例としては、銅、銅合金、４２合金、ニッケル、鉄等が挙げられる。
また、めっきレジスト１０２は、例えば、導電性フレーム１０１上に紫外線感光性のドライフィルムレジストをラミネートし、露光マスクなどを用いてパターン感光し、その後現像することにより形成できる。
【００１５】
次に、導電性フレーム１０１を電解めっき用リードとして、めっきレジスト１０２が形成されていない部分に、バリア金属１０３を電解めっきにより形成する（図１（ｂ））。
バリア金属１０３の材質は、最終的に導電性フレーム１０１をエッチングにより除去する際に使用するエッチャントに対して耐性を有する金属であれば使用できる。例としては、ニッケル、金、錫、銀、錫−銀系半田、共晶半田、パラジウム、等が挙げられる。
なお、導電性フレーム１０１をエッチング除去する際に使用するエッチャントに対して、図１（ｃ）に示す配線層１０４が耐性をもつ場合は、バリア金属１０３は不要である。
【００１６】
次に、導電性フレーム１０１を電解めっき用リードとして、配線層１０４を電解めっきにより形成する（図１（ｃ））。この電解めっきにより、導電性フレーム１０１上のめっきレジスト１０２が形成されていない部分に、配線層１０４が形成され、これにより、バリア金属と配線層からなる導体回路が形成される。
配線層１０４の材質は、例えば銅、ニッケル、金、錫、銀、パラジウムなどが挙げられるが、導通特性に優れた銅をもちいることが好ましい。
【００１７】
次に、めっきレジスト１０２を除去し（図１（ｄ））、形成した配線層１０４上に絶縁樹脂層１０５を形成する（図１（ｅ））。
絶縁樹脂層１０５を構成する樹脂は、この製造方法に適するものであればどのようなものでも使用できる。エポキシ、フェノール、ビスマレイミド、ビスマレイミドトリアジン、トリアゾール、ポリシアヌレート、ポリイソシアヌレート、ベンゾシクロブテン、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリエステルイミド、ポリエーテルエーテルケトン、ポリフェニレンサルフィド、ポリキノリン、ポリノルボルネン、ポリベンゾオキサゾール、ポリベンゾイミダゾールなどが使用できる。これらの樹脂は単独で使用しても良く、複数を混合して使用しても良い。特に、ガラスクロスなどの補強繊維を含まず、樹脂のみで絶縁樹脂層１０５を形成する方が良い。
また、絶縁樹脂層１０５の形成方法は、使用する樹脂形態に適した方法で良く、樹脂ワニスを印刷、コート等の方法で直接塗布したり、ドライフィルムタイプであれば常圧もしくは真空ラミネート、熱プレス、真空プレス等の方法で積層する方法が挙げられる。
【００１８】
次に、形成した絶縁樹脂層１０５にビア１０６を形成する（図１（ｆ））。
ビア１０６の形成方法は、この製造方法に適した方法であれば良く、レーザー又はプラズマ等によるドライエッチング、あるいは感光パターンニングしケミカルエッチングで形成することもできる。
【００１９】
次に、導電性フレーム１０１を電解めっき用のリードとして、導体ポスト２０１を電解めっきにより形成する（図２（ｇ））。
この電解めっきにより、絶縁樹脂層１０５のビア１０６が形成されている部分に、導体ポスト２０１が充填形成される。電解めっきにより導体ポスト２０１を充填形成すれば、導電性ペーストの印刷等と比べ、比較的容易に導体ポスト２０１の先端形状を自由に制御できる。
導体ポスト２０１の材質としては、この製造方法に適するものであればどのようなものでも良く、例えば、銅、ニッケル、金、錫、銀、パラジウム、ビスマス、あるいはこれらの金属種の複合系が挙げられる。特に、銅を適用することで、抵抗特性に優れた導体ポスト２０１が得られる。
【００２０】
次に、導体ポスト２０１の表面に（先端）に、接合用金属層２０２を形成する（図２（ｈ））。
接合用金属層２０２の形成方法としては、導電性フレーム１０１を電解めっき用リードとして電解めっきにより形成する方法、無電解めっきにより形成する方法、ペースト印刷による方法が挙げられる。
印刷による方法では、印刷用のスクリーンマスクを導体ポスト２０１に対して精度良く位置あわせする必要があるが、めっき法では導体ポスト２０１の表面以外に接合用金属層２０２が形成されることがないため、導体ポスト２０１の微細化・高密度化にも対応が容易である。
特に、電解めっきによる方法では、無電解めっきによる方法よりも、めっき可能な金属が多種多様であり、また薬液の管理も比較的容易であるため、好適である。
接合用金属層２０２の材質としては、図２（ｊ）に示す被接合部２０６と合金化接合可能なものであればどのようなものでも良く、半田など比較的低温領域で液化するものが適する。半田の中でも、鉛、錫、銀、銅、ビスマス、インジウム、亜鉛、金の少なくとも２種からなる半田を使用することが好ましい。近年では特に、環境面での配慮から鉛フリー半田の使用が非常に好適と思われる。
なお、図２（ｈ）では、導体ポスト２０１の表面に接合用金属層２０２を形成する例を示したが、接合用金属層２０２は導体ポスト２０１と被接合部２０６とを接合させることが目的であるため、被接合部２０６側に接合用金属層２０２を形成しても良い。
また、さらに、導体ポスト２０１と被接合部２０６の両表面に接合用金属層２０２を形成しても構わない。
【００２１】
次に、絶縁樹脂層１０５の表面に、接着剤層２０３を形成する（図２（ｉ））。
接着剤層２０３は、適用する接着剤樹脂の形態に適した方法で形成され、樹脂インクを印刷、コートなどの方法で直接塗布したり、ドライフィルムタイプの樹脂をラミネート、プレス（常圧、真空）等の方法で形成できる。
なお、図２（ｉ）では、絶縁樹脂層１０５の表面に接着剤層２０３を形成する例を示したが、接着剤層２０３は被接続層２０５と絶縁樹脂層１０５を接着することが目的であるため、被接続層２０５の表面に接着剤層２０３を形成しても良い。
また、さらには、絶縁樹脂層１０５と被接続層２０５の両表面に形成しても構わない。なお、被接続層２０５は図１（ａ）〜図１（ｄ）に示した工程と同様にして形成できる。
【００２２】
以上の工程によって得られた接続層２０４と被接続層２０５とを位置合わせを（図２（ｊ））する。
位置合わせは、接続層２０４および被接続層２０５に、予め形成されている位置決めマークを、画像認識装置により、読みとり位置を合わせる方法、接続層２０４および被接続層２０５に、予め形成されているガイド穴に対して、位置合わせ用のガイドピンを挿入することで、機械的に位置合わせする方法等を用いることが出来る。
【００２３】
次に、接続層２０４および被接続層２０５とを積層する（図２（ｋ））。
積層方法としては、例えば、真空プレスを用いて、導体ポスト２０１が、接着剤層２０３を介して、接合用金属層２０２により被接合部２０６と接合するまで加圧し、更に加熱して、接着剤層１０９を熱硬化させて、接続層２０４と被接続層２０５を接着することが出来る。
【００２４】
次に、接続層２０４側の導電性フレーム１０１をエッチングにより除去する。図では、接続層２０４側に半導体素子を実装する例を示したが、被接続層２０５側に半導体素子との接続パッドを形成した場合は、被接続層２０５の導電性フレーム２０７をまず、除去することになる。
接続層２０４側の導電性フレーム１０１をエッチングにより除去するとき、バリア金属１０３は、使用するエッチャントに対して耐性を有するため、配線層１０４は浸食・腐食されることはない。導電性フレーム１０１の材質が銅、バリア金属１０３の材質がニッケル、錫、または各種半田の場合、市販のアンモニア系エッチャントを使用することができる。また、導電性フレーム１０１の材質が銅、バリア金属１０３の材質が金、銀の場合、塩化鉄や塩化銅系のほとんどの市販エッチャントを使用することができる。バリア金属１０３は半導体素子の実装表面にもなることを考慮すると、表面の清浄性、安定性、実装信頼性から金であることがもっとも好ましい。
【００２５】
さらに、このように得られた半導体搭載用基板３０１（図３（ｌ））においては、被接続層２０５側の導電性フレーム２０７の剛性によって、基板のリジット性を確保しているため、絶縁樹脂層１０５が補強繊維等を含んでいなくても、半導体実装時の基板の反りなどの問題が無く、実装歩留まりの面からは非常に好都合である。
【００２６】
次に、半導体素子３０２を実装する（図３（ｍ））。
実装方式としては、金線、アルミ線などによるワイヤーボンディング方式、金スタッドバンプや半田バンプあるいは銅ポストなどの導体バンプ３０３を介したフリップチップの一括ボンディングがともに適用できる。
ここで、配線層１０４が銅である場合、バリア金属１０３を金、ニッケルの２層構成にしておけば、半導体素子の実装面の金が配線層１０４の銅に拡散することを防止することが可能である。また、実装表面の硬度を上げることができ、ボンディング圧力の確保がなされ、実装信頼性の向上が期待できる。
フリップチップ接続を行った場合は、通常、アンダーフィル３０４を半導体素子３０２と半導体搭載用基板３０１の間に充填するが、半導体搭載用基板３０１の表面は回路による段差が一切存在しないため、アンダーフィル３０４の充填信頼性に非常に有利である。他方、予め、半導体素子３０２の搭載面にアンダーフィル３０４を形成しておく工程を採用しても良い。
【００２７】
次に、半導体素子３０２を封止樹脂３０５で封止する（図３（ｎ））。
封止の方法としては、金型等を用いて樹脂充填するか、あるいはポッティングにより封止することもできる。また、半導体素子３０２の全面を封止しても良いが、放熱特性を考慮し、半導体素子３０２の側面のみを封止することもできる。
【００２８】
次に、被接続層２０５側の導電性フレーム２０７をエッチングにより除去する（図３（ｏ−１））。前記同様にして、被接続層２０５側にもエッチャントの浸食・腐食を防ぐためのバリア金属３０６が形成されている。これにより、外部との電気的接続を行うためのパッドおよび、配線パターンが露出する。
配線層が銅のとき、バリア金属３０６表面が、半田ボール搭載パッドとして利用されることを考慮して、バリア金属３０６を予め、金、ニッケルの２層構成にしておけば、半田ボールの塗れ性と金の配線層への拡散防止を両立でき非常に好適である。このとき、封止樹脂３０５がリジット性を付与する機能を有するため、以後の工程中でのハンドリング性は確保されるので、導電性フレームを完全にエッチングしてもいっこうに構わない。
さらに、導電性フレーム２０７の一部を外部接続用の導体端子３０７（図３（ｏ−２））として残すことも可能である。この場合、２層配線半導体装置の実装信頼性の向上が期待できる。
【００２９】
次に、露出した配線パターンの外部接続用部以外の表面にソルダーレジスト層４０１を形成する（図４（ｐ−１，２））。
ソルダーレジスト層４０１の形成方法としては、この製造方法に適するものであれば、適用可能である。例えば、ソルダーレジスト用液状樹脂を印刷あるいはコートによって直接塗布し、ソルダーレジスト層を形成しても良いし、ドライフィルムタイプであれば、ソルダーレジスト層形成面に積層し、常圧もしくは真空ラミネート、真空プレスなどを使用して圧着することができる。
適用するソルダーレジストが感光性であれば、感光パターンニング、現像を経て外部接続用パッド４０２を得ることも出来る。適用するソルダーレジストが非感光であっても、印刷マスクやレーザー開孔等の手法で外部接続用パッド４０２が形成できる。
【００３０】
次いで、外部接続用パッド４０２に半田ボール４０３をリフロー搭載し、本発明の２層配線半導体装置４０４（図４（ｒ−１，２））を得ることができる。
【００３１】
本発明による２層配線半導体装置の製造方法および製造された２層配線半導体装置の特徴は、次に示すとおりである。
（１）露出した配線パターン、特に半導体素子の搭載表面に回路段差が存在しない水平構造であるため、フリップチップ接続の際のアンダーフィル注入が容易であり、かつ樹脂封止の際の埋め込み問題が発生しない。
（２）半導体素子搭載の際には、被接続層２０５側の導電性フレーム２０７がリジット性を付与するために、絶縁樹脂層１０５がガラスクロスなどの補強繊維を含まない場合でも基板の反り等の問題がなく、実装歩留まりが向上する。
（３）導電性フレーム２０７を部分的にエッチングし、外部接続用の導体端子３０７を形成することも可能であり、応力緩和機能により実装信頼性の向上が期待できる。
（４）外部接続用パッド４０２への半田ボール４０３の搭載の際には、封止樹脂３０５が装置のリジット性を付与しているため、搭載が比較的容易であり、実装歩留まりが向上する。
【００３２】
【実施例】
以下、実施例により更に具体的に説明するが、本発明はこれによって何ら限定されるものではない。
【００３３】
接着剤の調合例
ｍ，ｐ−クレゾールノボラック樹脂（日本化薬（株）製、ＰＡＳ−１：商品名）１００ｇと、ビスフェノールＦ型エポキシ樹脂（日本化薬（株）製、ＲＥ−４０４Ｓ：商品名）１４０ｇをシクロヘキサン６０ｇに溶解し、硬化触媒としてトリフェニルフォスフィン（北興化学工業（株）製）０．２ｇを添加し、接着剤ワニスを調合した。
【００３４】
２層配線半導体装置の製造方法例
導電性フレームとして７０μｍ厚の電解銅箔（三井金属鉱業（株）製、３ＥＣ−ＶＬＰ：商品名）を用い、表面の粗化処理を行った後、ドライフィルムレジスト（ニチゴー・モートン（株）製、ＮＩＴ１０１５：商品名）をラミネートにより貼り合わせ、所定のネガパターンニングマスクを用いて露光・現像し、配線層１０４の形成に必要なめっきレジストを形成した。
次に、電解銅箔を電解めっき用リードとして、バリア金属を電解金めっき、電解ニッケルめっきの２層構成となるように連続で行い、さらに電解銅めっきにより配線層を形成した。配線層は最小部分で線幅／線間／厚み＝１５／１５／１０μｍとした。
次に、ドライフィルム状の樹脂（住友ベークライト（株）製、ＣＦＰ−１１２２：商品名）に真空ラミネートを用いることで配線層の凹凸を埋め込み、２５μｍ厚の絶縁樹脂層を形成した。
次に、絶縁樹脂層の表面にＵＶ−ＹＡＧレーザーを照射して直径４０μｍのビアを形成した。
次に、電解銅箔を電解めっき用リードとして、電解銅めっきによりビアを充填し、銅ポストを形成した。さらに得られた銅ポストの表面にＳｎ／２．５Ａｇ半田からなる接合用金属層を電解めっきにより形成した。
一方、表面を粗化処理した１５０μｍ厚の圧延銅板（古河電工（株）製、ＥＦＴＥＣ−６４Ｔ：商品名）を導電性フレームとして、前記同様な工程にて金めっき／ニッケルめっきによりバリア金属を形成し、さらに連続して電解銅めっきにより配線層を形成し、パッドを有する被接続層を得た。
次に、バーコーターにより、上記で得た接着剤ワニスを塗布し、８０℃で２０分間乾燥し、接着剤層を形成した。接続層と被接続層に予め形成されている位置決めマークを、画像認識装置により読みとり、両者を位置合わせし、１００℃の温度で仮圧着後、真空プレスにより２２０℃の温度で加熱加圧することで、銅ポストが接着剤を貫通してパッドと半田接合し、接着剤により接続層と被接続層が接着した。
次に、塩化第二鉄系エッチャントを用いて、接続層側の電解銅箔を除去し、露出した半導体搭載面に金スタッドバンプを介してフリップチップを搭載した。搭載したチップと半導体搭載面の間隙にアンダーフィル（住友ベークライト（株）製、ＣＲＰ−４０５５：商品名）を充填し、封止樹脂（住友ベークライト（株）製、ＥＭＥ−６３００：商品名）成形の後、被接続層側の圧延銅板をエッチングにより除去し、露出した外部接続用端子以外の部分にソルダーレジスト（太陽インキ（株）製、ＰＳＲ−４０００：商品名）を形成した。
次に、外部接続用端子に共晶半田ボールをリフロー搭載し、２層配線半導体装置を得ることができた。
【００３５】
【発明の効果】
本発明の製造方法によれば、半導体素子搭載面に回路段差のない水平構造が得られ、アンダーフィや封止樹脂の埋め込み不良を避けることができる。さらに、製造工程中は常に基板のリジット性が確保されているため、半導体搭載時や半田ボール実装時のハンドリング性、および工程歩留まりを向上することができる。また、配線層および導体ポストを電解めっきで形成するため、配線ルールの高密度化にも適用が容易であり、層数の減少によって、工程の短縮、製造コストの低減が期待できる。
【図面の簡単な説明】
【図１】本発明の２層配線半導体装置の製造方法の一例を示す断面図である。
【図２】本発明の２層配線半導体装置の製造方法の一例を示す断面図（図１の続き）である。
【図３】本発明の２層配線半導体装置の製造方法の一例を示す断面図（図２の続き）である。
【図４】本発明の２層配線半導体装置の製造方法の一例を示す断面図（図３の続き）と得られた２層配線半導体装置の構造断面図である。
【符号の説明】
１０１、２０７ 導電性フレーム
１０２ メッキレジスト層
１０３、３０５ バリア金属
１０４ 配線層
１０５ 絶縁樹脂層
１０６ ビア
２０１ 導体ポスト
２０２ 接合用金属層
２０３ 接着剤層
２０４ 接続層
２０５ 被接続層
２０６ 被接続部
３０１ 半導体搭載用基板
３０２ 半導体素子
３０３ バンプ
３０４ アンダーフィル
３０５ 封止樹脂
３０６、３０７ 外部接続用端子
４０１ ソルダーレジスト層
４０２ 外部接続用パッド
４０３ 半田ボール
４０４ 本発明の製造方法により得られる２層配線半導体装置
【発明の属する技術分野】
本発明は、半導体装置の製造方法及びその方法により得られる半導体装置に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化と高密度実装化が進んでいる。これらの電子機器に使用される半導体装置は、小型化かつ多ピン化している。
【０００３】
半導体装置は、その小型化に伴って、従来のようなリードフレームを使用した形態の装置では、小型化に限界があるため、最近では、半導体搭載用基板上に半導体素子を実装したものとして、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）といったエリア実装型の新しい装置方式が、提案されている。これらの半導体装置では、半導体素子の電極をエリア型に再配列して、実装基板の配線端子とピッチを合わせるために、インターポーザと呼ばれる半導体搭載用基板上に、半導体素子を搭載する構造が主流となっている。インターポーザには、フレキシブルプリント基板や、ガラスエポキシ樹脂積層板が用いられる。
【０００４】
これらのインターポーザの配線は高密度化する傾向にあり、ビルドアップした多層配線構造が採用されている。多層配線構造を有するインターポーザは、一般的には絶縁層上に形成した配線層を積み重ねて形成されるため、最外層の半導体素子の搭載面には導体配線パターンによる凹凸を形成する。この場合、とくに狭ピッチ化した配線パターンにおいては、フリップチップ接続の際のアンダーフィル注入や、樹脂による封止工程において発生するマイクロボイドが半導体装置のパッケージ信頼性、実装信頼性を低下させる不具合が生じる場合があった。
【０００５】
また、配線パターンを形成する方法として、一般的には銅箔をエッチングする手法（サブトラクティブ法）、電解銅めっきによる手法（フル・セミアディティブ法）等がある。サブトラクティブ法では、形成される回路高さは使用する銅箔の厚みで規定されるという特徴があり、エッチャントの反応特性および使用する装置の能力に依存する限界が存在するため、一般的には高密度化には不向きとされている。また、セミアディティブ法では配線層を形成した後の給電層のフラッシュエッチングによる除去が、ファインパターンでは十分に行うことが困難な場合があり、回路間のイオンマイグレーションによるショートなどの不具合が発生する問題があった。一方、フルアディティブ法は、自由な回路設計に対応できるというメリットから、特に注目され始めている。
【０００６】
層間の接続においては、従来のメカニカルドリルによるスルーホール加工にかわって、レーザー、フォト法によるブラインドビア形成によって小径化、導電体によるビア充填によるビアオンビア、ビアオンパッド構造により、高密度化を達成できる。
【０００７】
また、このような多層配線構造の半導体装置では、通常は非常に多ピンとなる場合が多く、インターポーザが半導体素子よりも大きくなる。したがって、ハンドリングの観点および半導体素子の実装時の基板反りの問題より、インターポーザにリジット性が求められるのが一般的で、ＦＲ−４などのガラスエポキシ基板をコアとして用いて両面に積層、半導体素子の実装・封止を行うのが現状である。しかし、層数が必要以上に増える場合もあり、歩留まりの低下、製造コストの増加を招くだけではなく、補強のために用いられているガラス繊維と樹脂との界面での絶縁破壊を生じることもあり、絶縁信頼性に課題を有する。
【０００８】
【発明が解決しようとする課題】
本発明は、半導体素子を搭載する多層インターポーザのうち、層数が最小である２層配線構造であり、かつ、補強繊維を含まない樹脂層でありながらリジット性を有し、搭載面の回路段差が無い水平表面構造によって、半導体素子の実装時のアンダーフィル注入や樹脂封止工程におけるマイクロボイドを防ぎ、低コストで優れたハンドリング性、実装性、実装後の装置信頼性をもった２層配線半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、導電性フレームを電解めっき用リードとして、バリア金属および導体配線層を電解めっきにより形成する工程と、導電性フレームをエッチングにより除去する工程を含む２層配線半導体装置の製造方法に関するものである。
【００１０】
本発明の２層配線半導体装置の製造方法は、導電性フレームを電解めっき用リードとして、バリア金属および導体配線層を電解めっきにより形成する工程と、該導体配線層上に絶縁樹脂層を形成する工程と、該導体配線層の一部が露出するように該絶縁樹脂層にビアを形成する工程と、該導電性フレームを電解めっき用リードとして、導体ポストを電解めっきにより形成する工程と、該導体ポストの表面または前記同様に形成された導電性フレーム付被接続層の被接続部の表面の少なくとも一方に接合用金属層を形成する工程と、該絶縁樹脂層の表面または該被接続層の表面の少なくとも一方に接着剤層を形成する工程と、該導体ポストと該被接合部とを該接着剤層と該接合用金属層を介して接合し、該絶縁樹脂層と該被接続層とを該接着剤層により接着する工程と、半導体素子を搭載する側の該導電性フレームをエッチングにより除去する工程と、半導体素子を実装・封止する工程と、裏面の該導電性フレームをエッチングにより除去する工程と、露出した裏面の該バリア金属の外部接続用パッド以外の表面にソルダーレジスト層を形成する工程と、外部接続用パッド上に半田ボールをリフロー搭載する工程からなることが好ましい。
さらに、裏面の導電性フレームを部分的にエッチング除去し、外部接続用ランドを形成することもできる。
【００１１】
更に、本発明は、前記２層配線半導体装置の製造方法により得られ、半導体素子が搭載される導体回路表面と絶縁樹脂層表面とが水平平面構造であり、即ち半導体素子搭載面に回路段差が無く、水平な構造を有することを特徴とする２層配線半導体装置である。
【００１２】
【発明の実施の形態】
以下に、図面を参照して本発明の実施形態について説明するが、本発明はこれによって何ら限定されるものではない。
【００１３】
図１（ａ）〜図４（ｒ−２）は、本発明の実施形態である２層配線半導体装置の製造方法の一例を説明するための図である。
【００１４】
本発明の２層配線半導体装置の製造方法としては、まず、導電性フレーム１０１上にパターンニングされためっきレジスト１０２を形成する。（図１（ａ））。
導電性フレーム１０１の材質は、電解めっき時のリード（カソード電極）としての機能と、使用される薬品に対する耐性とを有し、最終的にエッチング除去できるものであればどのようなものでも使用できるが、例としては、銅、銅合金、４２合金、ニッケル、鉄等が挙げられる。
また、めっきレジスト１０２は、例えば、導電性フレーム１０１上に紫外線感光性のドライフィルムレジストをラミネートし、露光マスクなどを用いてパターン感光し、その後現像することにより形成できる。
【００１５】
次に、導電性フレーム１０１を電解めっき用リードとして、めっきレジスト１０２が形成されていない部分に、バリア金属１０３を電解めっきにより形成する（図１（ｂ））。
バリア金属１０３の材質は、最終的に導電性フレーム１０１をエッチングにより除去する際に使用するエッチャントに対して耐性を有する金属であれば使用できる。例としては、ニッケル、金、錫、銀、錫−銀系半田、共晶半田、パラジウム、等が挙げられる。
なお、導電性フレーム１０１をエッチング除去する際に使用するエッチャントに対して、図１（ｃ）に示す配線層１０４が耐性をもつ場合は、バリア金属１０３は不要である。
【００１６】
次に、導電性フレーム１０１を電解めっき用リードとして、配線層１０４を電解めっきにより形成する（図１（ｃ））。この電解めっきにより、導電性フレーム１０１上のめっきレジスト１０２が形成されていない部分に、配線層１０４が形成され、これにより、バリア金属と配線層からなる導体回路が形成される。
配線層１０４の材質は、例えば銅、ニッケル、金、錫、銀、パラジウムなどが挙げられるが、導通特性に優れた銅をもちいることが好ましい。
【００１７】
次に、めっきレジスト１０２を除去し（図１（ｄ））、形成した配線層１０４上に絶縁樹脂層１０５を形成する（図１（ｅ））。
絶縁樹脂層１０５を構成する樹脂は、この製造方法に適するものであればどのようなものでも使用できる。エポキシ、フェノール、ビスマレイミド、ビスマレイミドトリアジン、トリアゾール、ポリシアヌレート、ポリイソシアヌレート、ベンゾシクロブテン、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリエステルイミド、ポリエーテルエーテルケトン、ポリフェニレンサルフィド、ポリキノリン、ポリノルボルネン、ポリベンゾオキサゾール、ポリベンゾイミダゾールなどが使用できる。これらの樹脂は単独で使用しても良く、複数を混合して使用しても良い。特に、ガラスクロスなどの補強繊維を含まず、樹脂のみで絶縁樹脂層１０５を形成する方が良い。
また、絶縁樹脂層１０５の形成方法は、使用する樹脂形態に適した方法で良く、樹脂ワニスを印刷、コート等の方法で直接塗布したり、ドライフィルムタイプであれば常圧もしくは真空ラミネート、熱プレス、真空プレス等の方法で積層する方法が挙げられる。
【００１８】
次に、形成した絶縁樹脂層１０５にビア１０６を形成する（図１（ｆ））。
ビア１０６の形成方法は、この製造方法に適した方法であれば良く、レーザー又はプラズマ等によるドライエッチング、あるいは感光パターンニングしケミカルエッチングで形成することもできる。
【００１９】
次に、導電性フレーム１０１を電解めっき用のリードとして、導体ポスト２０１を電解めっきにより形成する（図２（ｇ））。
この電解めっきにより、絶縁樹脂層１０５のビア１０６が形成されている部分に、導体ポスト２０１が充填形成される。電解めっきにより導体ポスト２０１を充填形成すれば、導電性ペーストの印刷等と比べ、比較的容易に導体ポスト２０１の先端形状を自由に制御できる。
導体ポスト２０１の材質としては、この製造方法に適するものであればどのようなものでも良く、例えば、銅、ニッケル、金、錫、銀、パラジウム、ビスマス、あるいはこれらの金属種の複合系が挙げられる。特に、銅を適用することで、抵抗特性に優れた導体ポスト２０１が得られる。
【００２０】
次に、導体ポスト２０１の表面に（先端）に、接合用金属層２０２を形成する（図２（ｈ））。
接合用金属層２０２の形成方法としては、導電性フレーム１０１を電解めっき用リードとして電解めっきにより形成する方法、無電解めっきにより形成する方法、ペースト印刷による方法が挙げられる。
印刷による方法では、印刷用のスクリーンマスクを導体ポスト２０１に対して精度良く位置あわせする必要があるが、めっき法では導体ポスト２０１の表面以外に接合用金属層２０２が形成されることがないため、導体ポスト２０１の微細化・高密度化にも対応が容易である。
特に、電解めっきによる方法では、無電解めっきによる方法よりも、めっき可能な金属が多種多様であり、また薬液の管理も比較的容易であるため、好適である。
接合用金属層２０２の材質としては、図２（ｊ）に示す被接合部２０６と合金化接合可能なものであればどのようなものでも良く、半田など比較的低温領域で液化するものが適する。半田の中でも、鉛、錫、銀、銅、ビスマス、インジウム、亜鉛、金の少なくとも２種からなる半田を使用することが好ましい。近年では特に、環境面での配慮から鉛フリー半田の使用が非常に好適と思われる。
なお、図２（ｈ）では、導体ポスト２０１の表面に接合用金属層２０２を形成する例を示したが、接合用金属層２０２は導体ポスト２０１と被接合部２０６とを接合させることが目的であるため、被接合部２０６側に接合用金属層２０２を形成しても良い。
また、さらに、導体ポスト２０１と被接合部２０６の両表面に接合用金属層２０２を形成しても構わない。
【００２１】
次に、絶縁樹脂層１０５の表面に、接着剤層２０３を形成する（図２（ｉ））。
接着剤層２０３は、適用する接着剤樹脂の形態に適した方法で形成され、樹脂インクを印刷、コートなどの方法で直接塗布したり、ドライフィルムタイプの樹脂をラミネート、プレス（常圧、真空）等の方法で形成できる。
なお、図２（ｉ）では、絶縁樹脂層１０５の表面に接着剤層２０３を形成する例を示したが、接着剤層２０３は被接続層２０５と絶縁樹脂層１０５を接着することが目的であるため、被接続層２０５の表面に接着剤層２０３を形成しても良い。
また、さらには、絶縁樹脂層１０５と被接続層２０５の両表面に形成しても構わない。なお、被接続層２０５は図１（ａ）〜図１（ｄ）に示した工程と同様にして形成できる。
【００２２】
以上の工程によって得られた接続層２０４と被接続層２０５とを位置合わせを（図２（ｊ））する。
位置合わせは、接続層２０４および被接続層２０５に、予め形成されている位置決めマークを、画像認識装置により、読みとり位置を合わせる方法、接続層２０４および被接続層２０５に、予め形成されているガイド穴に対して、位置合わせ用のガイドピンを挿入することで、機械的に位置合わせする方法等を用いることが出来る。
【００２３】
次に、接続層２０４および被接続層２０５とを積層する（図２（ｋ））。
積層方法としては、例えば、真空プレスを用いて、導体ポスト２０１が、接着剤層２０３を介して、接合用金属層２０２により被接合部２０６と接合するまで加圧し、更に加熱して、接着剤層１０９を熱硬化させて、接続層２０４と被接続層２０５を接着することが出来る。
【００２４】
次に、接続層２０４側の導電性フレーム１０１をエッチングにより除去する。図では、接続層２０４側に半導体素子を実装する例を示したが、被接続層２０５側に半導体素子との接続パッドを形成した場合は、被接続層２０５の導電性フレーム２０７をまず、除去することになる。
接続層２０４側の導電性フレーム１０１をエッチングにより除去するとき、バリア金属１０３は、使用するエッチャントに対して耐性を有するため、配線層１０４は浸食・腐食されることはない。導電性フレーム１０１の材質が銅、バリア金属１０３の材質がニッケル、錫、または各種半田の場合、市販のアンモニア系エッチャントを使用することができる。また、導電性フレーム１０１の材質が銅、バリア金属１０３の材質が金、銀の場合、塩化鉄や塩化銅系のほとんどの市販エッチャントを使用することができる。バリア金属１０３は半導体素子の実装表面にもなることを考慮すると、表面の清浄性、安定性、実装信頼性から金であることがもっとも好ましい。
【００２５】
さらに、このように得られた半導体搭載用基板３０１（図３（ｌ））においては、被接続層２０５側の導電性フレーム２０７の剛性によって、基板のリジット性を確保しているため、絶縁樹脂層１０５が補強繊維等を含んでいなくても、半導体実装時の基板の反りなどの問題が無く、実装歩留まりの面からは非常に好都合である。
【００２６】
次に、半導体素子３０２を実装する（図３（ｍ））。
実装方式としては、金線、アルミ線などによるワイヤーボンディング方式、金スタッドバンプや半田バンプあるいは銅ポストなどの導体バンプ３０３を介したフリップチップの一括ボンディングがともに適用できる。
ここで、配線層１０４が銅である場合、バリア金属１０３を金、ニッケルの２層構成にしておけば、半導体素子の実装面の金が配線層１０４の銅に拡散することを防止することが可能である。また、実装表面の硬度を上げることができ、ボンディング圧力の確保がなされ、実装信頼性の向上が期待できる。
フリップチップ接続を行った場合は、通常、アンダーフィル３０４を半導体素子３０２と半導体搭載用基板３０１の間に充填するが、半導体搭載用基板３０１の表面は回路による段差が一切存在しないため、アンダーフィル３０４の充填信頼性に非常に有利である。他方、予め、半導体素子３０２の搭載面にアンダーフィル３０４を形成しておく工程を採用しても良い。
【００２７】
次に、半導体素子３０２を封止樹脂３０５で封止する（図３（ｎ））。
封止の方法としては、金型等を用いて樹脂充填するか、あるいはポッティングにより封止することもできる。また、半導体素子３０２の全面を封止しても良いが、放熱特性を考慮し、半導体素子３０２の側面のみを封止することもできる。
【００２８】
次に、被接続層２０５側の導電性フレーム２０７をエッチングにより除去する（図３（ｏ−１））。前記同様にして、被接続層２０５側にもエッチャントの浸食・腐食を防ぐためのバリア金属３０６が形成されている。これにより、外部との電気的接続を行うためのパッドおよび、配線パターンが露出する。
配線層が銅のとき、バリア金属３０６表面が、半田ボール搭載パッドとして利用されることを考慮して、バリア金属３０６を予め、金、ニッケルの２層構成にしておけば、半田ボールの塗れ性と金の配線層への拡散防止を両立でき非常に好適である。このとき、封止樹脂３０５がリジット性を付与する機能を有するため、以後の工程中でのハンドリング性は確保されるので、導電性フレームを完全にエッチングしてもいっこうに構わない。
さらに、導電性フレーム２０７の一部を外部接続用の導体端子３０７（図３（ｏ−２））として残すことも可能である。この場合、２層配線半導体装置の実装信頼性の向上が期待できる。
【００２９】
次に、露出した配線パターンの外部接続用部以外の表面にソルダーレジスト層４０１を形成する（図４（ｐ−１，２））。
ソルダーレジスト層４０１の形成方法としては、この製造方法に適するものであれば、適用可能である。例えば、ソルダーレジスト用液状樹脂を印刷あるいはコートによって直接塗布し、ソルダーレジスト層を形成しても良いし、ドライフィルムタイプであれば、ソルダーレジスト層形成面に積層し、常圧もしくは真空ラミネート、真空プレスなどを使用して圧着することができる。
適用するソルダーレジストが感光性であれば、感光パターンニング、現像を経て外部接続用パッド４０２を得ることも出来る。適用するソルダーレジストが非感光であっても、印刷マスクやレーザー開孔等の手法で外部接続用パッド４０２が形成できる。
【００３０】
次いで、外部接続用パッド４０２に半田ボール４０３をリフロー搭載し、本発明の２層配線半導体装置４０４（図４（ｒ−１，２））を得ることができる。
【００３１】
本発明による２層配線半導体装置の製造方法および製造された２層配線半導体装置の特徴は、次に示すとおりである。
（１）露出した配線パターン、特に半導体素子の搭載表面に回路段差が存在しない水平構造であるため、フリップチップ接続の際のアンダーフィル注入が容易であり、かつ樹脂封止の際の埋め込み問題が発生しない。
（２）半導体素子搭載の際には、被接続層２０５側の導電性フレーム２０７がリジット性を付与するために、絶縁樹脂層１０５がガラスクロスなどの補強繊維を含まない場合でも基板の反り等の問題がなく、実装歩留まりが向上する。
（３）導電性フレーム２０７を部分的にエッチングし、外部接続用の導体端子３０７を形成することも可能であり、応力緩和機能により実装信頼性の向上が期待できる。
（４）外部接続用パッド４０２への半田ボール４０３の搭載の際には、封止樹脂３０５が装置のリジット性を付与しているため、搭載が比較的容易であり、実装歩留まりが向上する。
【００３２】
【実施例】
以下、実施例により更に具体的に説明するが、本発明はこれによって何ら限定されるものではない。
【００３３】
接着剤の調合例
ｍ，ｐ−クレゾールノボラック樹脂（日本化薬（株）製、ＰＡＳ−１：商品名）１００ｇと、ビスフェノールＦ型エポキシ樹脂（日本化薬（株）製、ＲＥ−４０４Ｓ：商品名）１４０ｇをシクロヘキサン６０ｇに溶解し、硬化触媒としてトリフェニルフォスフィン（北興化学工業（株）製）０．２ｇを添加し、接着剤ワニスを調合した。
【００３４】
２層配線半導体装置の製造方法例
導電性フレームとして７０μｍ厚の電解銅箔（三井金属鉱業（株）製、３ＥＣ−ＶＬＰ：商品名）を用い、表面の粗化処理を行った後、ドライフィルムレジスト（ニチゴー・モートン（株）製、ＮＩＴ１０１５：商品名）をラミネートにより貼り合わせ、所定のネガパターンニングマスクを用いて露光・現像し、配線層１０４の形成に必要なめっきレジストを形成した。
次に、電解銅箔を電解めっき用リードとして、バリア金属を電解金めっき、電解ニッケルめっきの２層構成となるように連続で行い、さらに電解銅めっきにより配線層を形成した。配線層は最小部分で線幅／線間／厚み＝１５／１５／１０μｍとした。
次に、ドライフィルム状の樹脂（住友ベークライト（株）製、ＣＦＰ−１１２２：商品名）に真空ラミネートを用いることで配線層の凹凸を埋め込み、２５μｍ厚の絶縁樹脂層を形成した。
次に、絶縁樹脂層の表面にＵＶ−ＹＡＧレーザーを照射して直径４０μｍのビアを形成した。
次に、電解銅箔を電解めっき用リードとして、電解銅めっきによりビアを充填し、銅ポストを形成した。さらに得られた銅ポストの表面にＳｎ／２．５Ａｇ半田からなる接合用金属層を電解めっきにより形成した。
一方、表面を粗化処理した１５０μｍ厚の圧延銅板（古河電工（株）製、ＥＦＴＥＣ−６４Ｔ：商品名）を導電性フレームとして、前記同様な工程にて金めっき／ニッケルめっきによりバリア金属を形成し、さらに連続して電解銅めっきにより配線層を形成し、パッドを有する被接続層を得た。
次に、バーコーターにより、上記で得た接着剤ワニスを塗布し、８０℃で２０分間乾燥し、接着剤層を形成した。接続層と被接続層に予め形成されている位置決めマークを、画像認識装置により読みとり、両者を位置合わせし、１００℃の温度で仮圧着後、真空プレスにより２２０℃の温度で加熱加圧することで、銅ポストが接着剤を貫通してパッドと半田接合し、接着剤により接続層と被接続層が接着した。
次に、塩化第二鉄系エッチャントを用いて、接続層側の電解銅箔を除去し、露出した半導体搭載面に金スタッドバンプを介してフリップチップを搭載した。搭載したチップと半導体搭載面の間隙にアンダーフィル（住友ベークライト（株）製、ＣＲＰ−４０５５：商品名）を充填し、封止樹脂（住友ベークライト（株）製、ＥＭＥ−６３００：商品名）成形の後、被接続層側の圧延銅板をエッチングにより除去し、露出した外部接続用端子以外の部分にソルダーレジスト（太陽インキ（株）製、ＰＳＲ−４０００：商品名）を形成した。
次に、外部接続用端子に共晶半田ボールをリフロー搭載し、２層配線半導体装置を得ることができた。
【００３５】
【発明の効果】
本発明の製造方法によれば、半導体素子搭載面に回路段差のない水平構造が得られ、アンダーフィや封止樹脂の埋め込み不良を避けることができる。さらに、製造工程中は常に基板のリジット性が確保されているため、半導体搭載時や半田ボール実装時のハンドリング性、および工程歩留まりを向上することができる。また、配線層および導体ポストを電解めっきで形成するため、配線ルールの高密度化にも適用が容易であり、層数の減少によって、工程の短縮、製造コストの低減が期待できる。
【図面の簡単な説明】
【図１】本発明の２層配線半導体装置の製造方法の一例を示す断面図である。
【図２】本発明の２層配線半導体装置の製造方法の一例を示す断面図（図１の続き）である。
【図３】本発明の２層配線半導体装置の製造方法の一例を示す断面図（図２の続き）である。
【図４】本発明の２層配線半導体装置の製造方法の一例を示す断面図（図３の続き）と得られた２層配線半導体装置の構造断面図である。
【符号の説明】
１０１、２０７ 導電性フレーム
１０２ メッキレジスト層
１０３、３０５ バリア金属
１０４ 配線層
１０５ 絶縁樹脂層
１０６ ビア
２０１ 導体ポスト
２０２ 接合用金属層
２０３ 接着剤層
２０４ 接続層
２０５ 被接続層
２０６ 被接続部
３０１ 半導体搭載用基板
３０２ 半導体素子
３０３ バンプ
３０４ アンダーフィル
３０５ 封止樹脂
３０６、３０７ 外部接続用端子
４０１ ソルダーレジスト層
４０２ 外部接続用パッド
４０３ 半田ボール
４０４ 本発明の製造方法により得られる２層配線半導体装置
Claims (6)
- 導電性フレームを電解めっき用リードとして、バリア金属および導体配線層を電解めっきにより形成する工程と、該導体配線層上に絶縁樹脂層を形成する工程と、該導体配線層の一部が露出するように該絶縁樹脂層にビアを形成する工程と、該導電性フレームを電解めっき用リードとして、導体ポストを電解めっきにより形成する工程と、該導体ポストの表面または前記同様に形成された導電性フレーム付被接続層の被接続部の表面の少なくとも一方に接合用金属層を形成する工程と、該絶縁樹脂層の表面または該被接続層の表面の少なくとも一方に接着剤層を形成する工程と、該導体ポストと該被接合部とを該接着剤層と該接合用金属層を介して接合し、該絶縁樹脂層と該被接続層とを該接着剤層により接着する工程と、半導体素子を搭載する側の該導電性フレームをエッチングにより除去する工程と、半導体素子を実装・封止する工程と、裏面の該導電性フレームをエッチングにより除去する工程と、露出した裏面の該バリア金属の外部接続用パッド以外の表面にソルダーレジスト層を形成する工程と、該外部接続用パッド上に半田ボールをリフロー搭載する工程からなることを特徴とする２層配線半導体装置の製造方法。
- 導電性フレームを電解めっき用リードとして、バリア金属および導体配線層を電解めっきにより形成する工程と、該導体配線層上に絶縁樹脂層を形成する工程と、該導体配線層の一部が露出するように該絶縁樹脂層にビアを形成する工程と、該導電性フレームを電解めっき用リードとして、導体ポストを電解めっきにより形成する工程と、該導体ポストの表面または前記同様に形成された導電性フレーム付被接続層の被接続部の表面の少なくとも一方に接合用金属層を形成する工程と、該絶縁樹脂層の表面または該被接続層の表面の少なくとも一方に接着剤層を形成する工程と、該導体ポストと該被接合部とを該接着剤層と該接合用金属層を介して接合し、該絶縁樹脂層と該被接続層とを該接着剤層により接着する工程と、半導体素子を搭載する側の該導電性フレームをエッチングにより除去する工程と、半導体素子を実装・封止する工程と、裏面の該導電性フレームを部分的にエッチング除去し、外部接続用のランドを形成する工程と、該外部接続用ランド以外の表面にソルダーレジスト層を形成する工程と、該外部接続用ランド上に接合用金属層を形成する工程からなることを特徴とする２層配線半導体装置の製造方法。
- 該絶縁樹脂層が補強繊維未使用であることを特徴とする請求項１又は２記載の２層配線半導体装置の製造方法。
- 請求項１〜３のいずれかに記載の２層配線半導体装置の製造方法により得られ、半導体素子が搭載されるバリア金属および導体配線層からなる導体回路層表面と絶縁樹脂層表面とが水平平面構造となることを特徴とする２層配線半導体装置。
- 半導体チップを回路基板に搭載した２層配線半導体装置であって、回路基板の半導体チップ搭載面にあるバリア金属および導体配線層からなる導体回路層表面と絶縁樹脂層表面とが水平平面構造となることを特徴とする２層配線半導体装置。
- 半導体チップを回路基板に搭載した２層配線半導体装置において、該回路基板の半導体チップ搭載面にあるバリア金属および導体配線層からなる導体回路層表面と絶縁樹脂層表面とが水平平面構造となる２層配線半導体装置の製造方法であって、導電性フレームを電解めっき用リードとしてバリア金属および導体配線層を電解めっきにより形成する工程と、該導体配線層が形成された面側に絶縁樹脂層を形成する工程と、該導電性フレームをエッチングにより除去し回路基板を作製する工程と、該回路基板の導体回路層表面と絶縁樹脂層表面とが水平平面構造となる面に半導体チップを搭載する工程と、を含むことを特徴とする２層配線半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001067605A JP3929251B2 (ja) | 2001-03-09 | 2001-03-09 | ２層配線半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001067605A JP3929251B2 (ja) | 2001-03-09 | 2001-03-09 | ２層配線半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270716A JP2002270716A (ja) | 2002-09-20 |
| JP3929251B2 true JP3929251B2 (ja) | 2007-06-13 |
Family
ID=18925931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001067605A Expired - Lifetime JP3929251B2 (ja) | 2001-03-09 | 2001-03-09 | ２層配線半導体装置の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3929251B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3617647B2 (ja) * | 2002-11-08 | 2005-02-09 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP5259095B2 (ja) * | 2006-06-19 | 2013-08-07 | 新光電気工業株式会社 | 半導体装置 |
-
2001
- 2001-03-09 JP JP2001067605A patent/JP3929251B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002270716A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4427874B2 (ja) | 多層配線板の製造方法および多層配線板 | |
| US8973259B2 (en) | Method for manufacturing a multilayered circuit board | |
| US8399779B2 (en) | Wiring board and method of manufacturing the same | |
| JP5026400B2 (ja) | 配線基板及びその製造方法 | |
| US7480151B2 (en) | Wiring board and method of manufacturing the same | |
| US7619317B2 (en) | Carrier structure for semiconductor chip and method for manufacturing the same | |
| TW200938020A (en) | Part built-in wiring board, and manufacturing method for the part built-in wiring board | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| JP2007165810A (ja) | 多層プリント配線板およびその製造方法 | |
| US20150313015A1 (en) | Wiring board | |
| US11011457B2 (en) | Wiring substrate | |
| JP2002111205A (ja) | 多層配線板の製造方法および多層配線板 | |
| JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
| JP2010034430A (ja) | 配線基板及びその製造方法 | |
| JP3879724B2 (ja) | 印刷配線板、半導体装置、及びそれらの製造方法 | |
| JP2004047898A (ja) | プリント配線板の製造方法及び多層プリント配線板の製造方法 | |
| JP3929251B2 (ja) | ２層配線半導体装置の製造方法および半導体装置 | |
| US6913814B2 (en) | Lamination process and structure of high layout density substrate | |
| JP2002335079A (ja) | 多層配線板製造用配線基板および多層配線板、並びに、それらの製造方法 | |
| JP2002190549A (ja) | 多層配線板および多層配線板の製造方法 | |
| JP2004253648A (ja) | プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板 | |
| JP3918828B2 (ja) | 半導体装置 | |
| JP4348954B2 (ja) | 半導体搭載用基板の製造方法、またはフリップチップ実装基板の製造方法、並びにこれらの製造方法により製造された半導体搭載用基板、フリップチップ実装基板、および半田ボール搭載フリップチップ実装基板 | |
| TWI420989B (zh) | 印刷電路板及其製造方法 | |
| JP2003204011A (ja) | 多層配線板および多層配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051024 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070306 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |