KR19990035858A - 전기 회로상에 영구 결속을 위한 돌출 금속 접촉부 형성 방법 - Google Patents

Abstract

본 발명은 전기 회로상에 영구적인 결속을 위한 적어도 하나의 돌출 금속 접촉부를 형성하는 방법을 제공하는 것이다. 대체로, 이러한 방법은 다음과 같은 단계를 포함한다. 적어도 하나의 제1 전도층과, 유전체 층 및 제2 전도층에 의해 형성된 합성 베이스 기판을 제공하는 단계와; 유전체 물질을 노출시키도록 제1 전도층의 소정 부분을 제거하는 단계와; 제2 전도층에 의해 노출된 유전체 물질의 노출된 부분을 제거하여, 요부(depression)를 형성하는 단계와; 적어도 요부의 측벽부상에 적어도 하나의 땜납 층을 증착시키는 단계와; 적어도 하나의 구리층을 증착하는 단계와; 제2 전도층을 제거하는 단계와; 유전체 물질을 제거하여, 제1 전도층에서 수직으로 연장하는 돌출 금속 접촉부를 형성하는 단계이다.

Description

전기 회로상에 영구 결속을 위한 돌출 금속 접촉부 형성 방법

유연하고 단단한 인쇄 회로는 여러 가지 형태의 접속 장치를 통해 유사한 회로와 다른 소자에 접속된다. 평평한 유연 인쇄 회로 접속 케이블은 유사하게 배열된 접속 장치를 사용하고, 유사한 특징부나 다른 회로 소자(들)상의 결속 금속 접속 패드에 대향하여 압축되어지는 복수의 돌출 금속 상호접속 특징부를 제공함으로써 하나의 인쇄 회로 케이블과 또다른 하나의 인쇄 회로 케이블 사이를 접속하는 관점에서 개선되어져 왔다. 이러한 형태의 유연 회로 종단이나 또는 접속 웨이퍼는 미국 특허 제4,125,310호, 제4,116,517호 및 제4,453,795호에 개시된다.

이러한 특허에 개시된 콘넥터는 기판상에 화학적으로 밀링되고, 회로 전도체면에서 돌출되도록 나중에 형성된 복수의 돌출 금속 특징부를 갖는 기판을 실시한다. 따라서, 2개의 이러한 콘넥터가 서로 마주하도록 배치될 때, 콘넥터의 돌출된 특징부가 정합되고, 다른 것과 접촉할 때, 에칭된 전기 회로면은 특징부의 돌출 때문에 서로 적당히 이격되어 배치된다. 2개의 회로는 서로 대향하여 복수의 특징부를 서로 정합하도록 물리적으로 서로 죄어지고, 2개의 회로 사이에 견고하고 정밀하게 전기적으로 접속한다.

비록 이러한 말단 배열이 동작에 있어 효과적이고 신뢰적이긴 하지만, 제조하는데 비용과 시간이 소모되고 제조가 어렵다. 이러한 콘넥터와 관련된 제조상의 어려움 때문에 돌출 접촉 버튼이 회로 자체의 조립(이전 또는 이후)과 별개로 제조되어져야 한다. 특히, 적당하게 상호접속을 드릴링(drilling)하고, 구리로 도포된 유기체 코어나 기판을 통해 다수의 구멍을 툴링(tooling)하며, 이 코어의 양 측면상에 회로를 상호접속하도록 몇몇 구멍을 통해 도금한 후에, 코어는 이 코어의 어느 한쪽 측면상에 배치된 회로 도판(광학 마스크)과 도판 내의 구멍 사이에 배치되고, 자료 접점은 이 코어에 있는 미리 드릴링된 구멍과 수동으로 일직선으로 나열된다. 수십개의 부품을 12" x 18"인 단일 패널상에 형성할 수 있고, 배열 오차는 작은 미크론으로 측정되며, 모든 부품에 많은 구멍을 정합하는 것은 매우 어렵고, 많은 공정중에 발생하는 패널의 크기 변화 때문에 시간이 소비되고, 종종 시간 설정이 불가능해진다. 도판 제작을 정합하고서, 대체로 평면 회로는 구리 표면상에서 화학적으로 밀링되고 에칭된다(패널은 이중 면을 가진 패널을 위해 양 측면상에 구리로 도포한다).

남는 리지스트를 제거할 때, 구리 전도체의 회로 형태를 남기도록, 에칭 처리는 포토레지스트를 적용하고, 리지스트를 노출시키며, 리지스트를 부착하여 리지스트에 의해 보호되지 않는 구리 부분을 통해 에칭하는 것을 포함한다.

돌출 상호접속 특징부가 유연 회로 말단 웨이퍼에서처럼 이용되고, 이미 에칭된 회로에 형성된 패드상에 돌출 접촉 특징부를 도포하는 것이 필요하다. 이러한 기구는 선택된 패드와 패널의 자료와 정밀하게 정합되어져야 한다. 하지만, 패널은 회로 트레이스(trace)를 형성하도록 먼저 처리되어져 왔으며, 결과적으로 추가적으로 이러한 처리에 발생되는 스트레스(stresses)는 크기 변화(대체로, 항상 그렇지는 않지만, 수축함)에 영향을 미친다. 크기의 변화는 많은 정합 문제를 야기한다. 돌출 접촉 특징부(때때로 "범프"라고 일컬음)를 만들기 위하여, 에칭된 회로는 레지스트로 도포된다. 또한, 범프 위치에 있는 레지스트에 소정의 구멍을 형성하기 위해 적당한 도판을 조심스럽게 정합하고, 이러한 것은 훨씬 더 어려운 작업이 된다.

몇몇 경우에 있어서, 에칭된 회로의 나머지부분을 형성하기 전에, 돌출 상호접속 특징부나 범프는 우선적으로 형성된다. 하지만, 여하튼, 이 특징부는 에칭된 회로를 형성하는 시간보다 상이한 시간에 분리하여 형성되야 하고, 따라서 정합 문제가 발생되거나 악화된다.

이러한 회로에 있어서, 코어의 한 측면상의 회로에서 코어의 다른 측면상의 회로로 연결하고, 복수의 구멍을 드릴링하고, 이 구멍을 통해 도금하며, 또한 추가적으로 생산 비용과 시간을 증가시키는 다른 정합 문제를 생성하고, 또다른 단계를 요구한다.

미국 특허 제5,197,184호는 추가적으로 회로 에칭 공정을 이용하지 않고 돌출 접촉 버튼을 갖는 3차원 전기 회로를 형성하는 방법을 개시한다. 3차원 전기회로는 회로 맨드렐(mandrel)을 이용하는 또다른 공정에 의해 만들어진다. 맨드렐은 전기적인 전도 성분을 전기주조할 수 있는 물질로 형성된 작업 표면을 갖는 기판으로 구성되고, 맨드렐은 3차원 전기 회로를 단일 전기주조 작동에 의해 형성될 수 있도록 작업 표면에 수직인 방향으로 돌출되는 특징부를 갖는다. 맨드렐은 전기적으로 비-전도 물질로 형성된 패턴을 가진다. 따라서, 트레이스의 전체 3차원 회로와 돌출 상호접속 특징부는 광석판술이나 에칭 공정없이 단일 단계로 전착될 수 있다. 이러한 방법에서 마지막 단계는 회로 트레이스의 패턴을 갖는 유전체 기판을 제공하도록 맨드렐로부터 기판과 회로를 분리하는 단계를 포함하고, 또다른 전기 회로의 접촉부에 대향하여 눌려지도록 구조화되고 배열된 단단한 돌출 전도체 접촉 버튼을 포함한다. 비록 이러한 방법은 연속적으로 사용될 수 있지만, 어떤 상태에서는 이러한 방법은 유용성을 떨어뜨리는 결점이 된다.

특히, 미국 특허 제5,197,184호에 개시된 방법에 있어서 마지막 공정 단계는 맨드렐(mandrel)로부터 기판과 회로를 기계적으로 분리하는 것을 요구한다. 이러한 분리 공정은 기판과 회로에 물리적인 손해를 부가하지 않고 성취하는 것이 어려울 수 있다. 이러한 분리 동안 기판과 회로에 부가된 스트레스는 기판의 차원을 변화시키기에 충분한 크기가 될 수 있다. 이러한 차원의 변화는 결과적으로 기판상의 모든 범프를 결속 회로상의 대향하는 패드에 일직선으로 배열하는 것을 무력하게 할 수 있다.

미국 특허 제5,197,184호에 개시된 방법의 또다른 결점은 회로 트레이스와 특징부를 유전체에 부착하는 것은 트레이스가 맨드렐에서 분리하는 공정동안 유전체로 확실히 남아있도록 하기 위해 회로 트레이스를 맨드렐에 부착하는 것보다 훨씬 더 커야만 한다는 것이다. 만일 트레이스를 유전체에 부착하는 것이 트레이스를 맨드렐에 부착하는 것보다 작거나 동일하다면, 몇몇 트레이스나 또는 모든 트레이스는 맨드렐에 부착되도록 남아있을 것이고, 결과적으로 폐기 회로가 될 것이다.

그리고, 미국 특허 제5,197,184호에 개시된 방법의 또다른 결점은 화학적으로 맨드렐로 에칭된 압축 공정이 커다란 패널 표면, 즉 12" x 18" 패널을 가로질러 일치하지 않는 것이다. 일치하지 않는 에칭은 결과적으로 형성된 압축의 깊이의 변화를 생성하고, 따라서 완성된 회로상의 범프 높이를 변화시킨다. 비-평형 범프는 완성된 회로를 대향하는 회로에 고정시킬 때, 회로가 개방되는 원인이 된다.

미국 특허 제5,197,184호에 개시된 방법의 또다른 결점은 마지막 형태, 즉 특히 범프의 높이가 완전히 화학적 에칭 공정에 따른다는 것이다. 범프의 높이를 제어하는 것은 범프의 베이스 크기에 의해 결정되야 한다. 만일 동일한 높이의 범프가 요구된다면, 베이스는 크게 만들어져야 하고, 따라서 범프의 패턴 밀도를 제한한다.

앞서 말한 것은 3차원 회로를 형성하는 현재의 방법에 존재하는 개시된 한계를 나타낸다. 따라서, 상기 기술된 한계중 하나 이상을 극복하도록 3차원 회로를 형성하는 개선된 방법을 제공하는 것이 바람직하다. 따라서, 올바른 대안으로 좀더 완전하게 개시된 특징부를 포함하여 제공할 것이다.

상기 출원외에, 돌출 금속 접촉부를 갖는 유연 또는 다층 회로는 다른 소자에 붙일 수 있고, 이러한 돌출 금속 접촉부는 다른 소자에 영구적으로 결속하기 위한 응용장치에 요구되어진다. 대체로, 이러한 응용장치는 "플립 칩(flip chip)" 부착으로 거론되고, Tummala et al.(Van Nostrand Reinhold:1939)(페이지36~369)의 마이크로일렉트로닉스 패키징 핸드북에서 개시된다.

플립 칩 부착은 대체로 흔히 사용되는 와이어결속 방법에 잇점을 제공하고, 칩의 표면상에 배치된 패드는 금이나 알루미늄 와이어를 갖는 기판상의 대응하는 패드를 부착한다. 플립 칩 부착의 중요한 잇점은 상대적으로 금이나 알루미늄 와이어의 기다란 길이를 제거함으로써 발생되는 감소된 인덕턴스이다. 오늘날 대부분의 플립 칩 장치는 4 내지 6 mil 직경의 땜납 볼을 9 또는 10 mills의 피치상에 사용하고, 칩의 표면 둘레에 3개 이상의 열을 갖는다. 동등한 입렵/출력(I/O)을 갖는 와이어 결속된 칩은 4 mils의 정렬상에 패드 피치를 요구하고, 칩의 표면상에 일렬로 된다.

플립 칩 부착 공정에 있어서, 땜납 볼은 여러 가지 방법으로 집적 회로 칩의 패드상에 형성되고, 스텐실, 흐르는 땜납 페이스트, 전기도금, 증발을 통하거나, 높은 용융점 합금으로 형성된 땝납 볼의 땜납 부착을 통한 스크리닝(screening)을 포함한다. 대체로 칩상의 패드는 칩의 표면 둘레의 몇몇 열상에 배치되지만, 전체 칩을 가로질러 어레이를 형성할 수 있다. 땜납 볼은 칩상에 형성된 후에, 칩은 뒤집어 지고, 칩을 부착하는 기판상에 패드를 결속하여 배열하며, 또다시 부착을 완성하도록 땜납을 흐르도록 한다.

도금이나 와이어 결속에 의해 칩상에 금 범프를 형성하는 것을 포함하는 또다른 부착 방법은 고안되어져 왔고, 대체로 "볼 범프"로 일컬어지는 것을 주조해왔다. 전도성 접착제는 기판에 연결하는데 사용된다. 열, 압력 및 초음파 에너지는 전도성 접착체 대신에 칩에 금을 접착시키는데 사용될 수 있다.

플립 칩 공정의 본질은 땜납이나 금 범프가 모든 패드에 전기적으로 접촉하도록 매우 일정한 높이가 된다. 상기 기술된 많은 방법으로 일관된 높이의 범프를 형성하는 것은 어려울 수 있고, 특히 패드를 서로 밀접하게 배치하는 높은 밀도의 침을 결속할 때 요구되는 작은 땜납 범프에 있어서 어려울 수 있다.

본 발명은 회로의 평면으로부터 하나 이상의 방향으로 연장하는 3차원 구조를 갖는 특징부를 갖는 전기회로 제조에 관한 것이다.

도 1은 인쇄 회로와 유연 회로 공정에 사용되는 종래의 전도체/유전체/유기적인 전도체 기판을 나타내는 도면.

도 2는 포토레지스트 처리에 의해 제거된 상부 전도층을 나타내는 도면.

도 3은 레이저 형성된 "웰(well)"을 나타내는 도면.

도 4는 기판 상부와 "웰"의 베이스와 측벽에 무전해 및 전해 전도체 증착을 나타내는 도면.

도 5는 웰에 땜납 층을 증착한 베이스 기판을 나타내는 도면.

도 6은 추가적인 얇은 구리층이 제2 회로층을 형성하도록 기판상에 적용된 방법을 나타내는 도면.

도 7은 추가적으로 베이스 기판상에 증착된 층을 나타내는 도면.

도 8은 유전체 프리프레그 물질층과 베이스 기판상에 적층된 "캡(cap)" 층을 나타내는 도면.

도 9는 베이스 기판의 상호접속 회로 층에 형성된 바이어(via)를 나타내는 도면.

도 10은 하부 전도층이 에칭된 후의 베이스 기판을 나타내는 도면.

도 11은 유전체 물질이 제거된 후의 베이스 기판을 나타내는 도면.

도 12는 돌출 금속 접촉부가 얇은 땜납 외부층과 합성 전도체 야금을 갖는 완성된 2개의 층 기판을 나타내는 도면.

도 13 내지 도 18은 본 발명에 대한 또다른 처리 단계를 나타내고, 돌출 금속 접촉부를 갖는 베이스 기판이 다층 회로 기판에 적층되고 전기적으로 접속되도록 하는 단계를 나타내는 도면.

본 발명은 전기 회로상에 3차원 금속 접촉부나 범프를 형성하는 기술을 공지된 것 이상으로 개선한다. 특히, 본 발명은 많은 가능한 방법으로 플립 칩 부착에 적용할 수 있으며, 각 방법은 돌출 접촉부를 갖는 기판에 범프를 갖지 않고 칩을 부착하는 것을 포함한다.

본 발명에 대한 한 측면에 있어서, 방법은 다음과 같은 단계를 포함한다.

적어도 하나의 제1 전도층과 유전체 물질 및 제2 전도층으로 형성된 합성 베이스 기판을 제공한다.

제1 유전체 물질을 노출시키도록 제1 전도층의 소정 부분을 제거한다.

상기 제2 전도층에 의해 노출된 제1 유전체 물질의 일부분을 제거하여, 요부를 형성한다.

상기 요부의 적어도 측면 벽부상에 적어도 하나의 땜납 물질층을 증착한다.

상기 땜납 층상에 적어도 하나의 전도성 물질층을 증착한다.

상기 제2 전도층을 제거한다.

상기 유전체 물질을 제거하여, 상기 제1 전도층에서 수직으로 연장하는 돌출 금속 접촉부를 형성한다.

여하튼 제2 유전체 물질은 상기 합성 베이스 기판의 제1 평면 표면에 적층될 수 있다. 제3 전도층은 제2 유전체 물질에 적층될 수 있다. 제3 전도층은 제1 전도층에 전기적으로 접속될 수 있다. 베이스 기판은 인쇄 회로 기판에 적층될 수 있다.

따라서, 본 발명의 목적은 맨드렐로부터 회로를 기계적으로 분리하지 않고 돌출 금속 접촉부를 전기 회로상에 형성할 수 있고, 따라서 이러한 기계적인 분리 공정에 있어서의 본래의 결점을 회피하는 것이다. 본 발명의 또다른 목적은 제어가능하고 일관된 높이의 범프나 접촉부를 성취하는 것이다. 또한 본 발명의 또다른 목적은 돌출 금속 접촉부나 범프상에 도금된 얇고, 제어가능한 양의 땜납을 제공하는 것이다.

하나의 방법에 있어서, 땜납은 상기 기술된 모든 방법으로 이미 형성된 돌출 접촉부에 인가 될 수 있다. 땜납에 의한 방법은 특히 형성하는 것이 잇점을 가질 수 있는 동안 접촉부의 전체 부분으로 전기 도금되고, 다음과 같이 기술될 것이다. 칩은 땜납 범프가 없지만 알맞은 야금 패드를 가지며, 땜납 도포된 접촉부를 갖는 기판에 배열되고 부착을 완성하도록 흐르게 될 수 있다.

또다른 가능한 방법은 칩의 패드상에 혀성된 리세스를 갖는 비-전도성 유전체 물질로 도포된 칩에 결속된 구리/니켈/금 야금의 접촉부를 갖는 기판을 포함하고, 이러한 리세스는 땜납이나 전도성 접착물로 가득 채워진다. 땜납은 흐르거나, 부착을 형성하도록 끈끈하게 경화된다.

그러나 또다른 방법은 두껍고 높은 순도의 부드러운 금으로 도금된 접촉부를 갖는 기판을 포함할 수 있다. 부착된 칩은 TAB 결속에 알맞는 것처럼 유사한 두께의 부드러운 금으로 도금된다. 칩은 기판으로 배열되고, 열, 압력 및 초음파 에너지는 결과적으로 금과 금을 결속하도록 적용된다.

돌출 접촉부상에 땜납을 갖는 이러한 응용장치에 있어서, 적용된 땜납의 양은 부착될 수 있는 칩의 조밀도를 제한한다. 만일 너무 많은 땜납을 접촉부상에 형성한다면, 회로가 짧게되는 원인이 된다. 얇고 제어가능한 양의 땜납을 접촉부상에 도금하는 방법은 다음과 같이 기술된다. 이러한 방법은 현재의 플립 칩 장치에 대해 밀도를 증가시킬 수 있다. 또한 와이어 결속을 위해 일반적으로 표시되는 칩을 허락하며, 결속된 플립 칩에 대한 짙은 주변 패드 피치를 갖는다. 칩 생산은 칩이 플립 칩을 부착하도록 패드 야금을 변경할 필요가 있고, 9 또는 10 mil 패드 피치로 다중 주변 열을 부가하도록 칩을 재설계하지 않는다.

2개 층 회로에 대한 방법을 설명하겠지만, 이 방법은 앞서 기술한 것처럼 다층 회로에 쉽게 적용가능하다.

도면에 있어서, 동일한 참조 문자는 여러 도면에 걸쳐 동일한 부분을 나타내고, 도 1 내지 도 16은 전기 회로상에 돌출 금속 접촉부 또는 범프를 형성하는 과정을 나타낸다. 당업자라면, 비록 도 1 내지 도 16이 2개 층의 전기적 회로상에 돌출 금속 접촉부를 형성하는 과정을 나타내지만, 모든 회로층의 수는 본 발명이 나타내는 것을 이용하여 형성될 수 있다는 것을 인지하게 된다.

도 1에 도시된 것처럼, 전도층(12)(예를 들어, 구리)으로 구성된 적층물, 유전층(14) 및 전도층(16)(예를 들어, 구리)으로 형성된 베이스 기판(10)이 제공된다. 유전층(14)은 레이저나 플라즈마 처리에 의한 에칭을 저항하는 물질을 포함하지 않아야 하고, 이를테면, 유전층으로 강화된 유리층이다. 적절한 유전 물질은 포함되지만, 폴리이미드와 폴리이미드 적층물, 에폭시 수지, 유기물질 또는 적어도 폴리테트라플루오로에틸렌 일부분으로 구성된 유전 물질로 제한되지 않는다. 바람직한 유전 물질은 W.L. Gore & Associates, Inc.의 상표명 SPEEDBOARD(등록상표) 유전 물질로 획득할 수 있다.

유전층(14)의 두께는 중요하다. 이러한 두께는 결과적으로 본 명세서의 설명으로 형성된 돌출 금속 접촉부의 높이를 형성할 것이다. 유전층(14)의 중요성에 대한 추가적인 상세설명은 다음부터 기술될 것이다.

포토레지스트(18)는 각각 구리층(12,16)에 인가되고, 돌출 금속 접촉부를 형성하는 구리층(12)상에 복수의 개구를 형성하도록 종래의 방법으로 처리된다. 노출 면적(20) 내의 구리는 모든 적당한 종래의 구리 에칭제로 에칭되고, 예컨데 에칭제 용해에 입각한 구리 산화물이다. 도 2는 노출 면적(20) 내에 있는 구리를 에칭한 후의 베이스 기판(10)을 나타낸다. 유전층(14)의 노출 부분(22)이 도시된다. 포토레지스트(18)는 기판에서 제거될 수 있다.

노출된 유전체 영역(22)은 도 3에 도시된 것처럼, "웰"(24)을 형성하도록 레이저로 제거되어 금속 접촉부를 형성할 수 있게 된다. 인지되는 바와같이 구리층(12)은 노출된 유전체 영역(22)을 제거할 수 있도록 마스크로서 기능한다. 구리층(16)은 멈추개로 작용하며, 웰(24)의 하부를 형성한다.

노출된 유전체 영역(22)을 제거하는 것은 구리층을 제거하지 않고, 유기적 유전체를 선택적으로 제거하는데 알맞은 레이저로 행해질 수 있다. 자외선 파장으로 작동하는 레이저는 특히 웰에 알맞고, 예컨데 엑시머 레이저, 3중 또는 4중 진동 YAG 레이저이다. 하지만, 다른 형태의 레이저도 적용가능하다. 레이저는 스캐닝 모드로 작동할 수 있고, 기판의 표면은 커다란 레이저나 집중조명된 빔으로 제거된다. 게다가 노출된 유전체부(22)를 레이저로 제거하는 것 이외에, 노출된 유전체부(22)를 선택적으로 제거하는데 다른 공정을 이용할 수 있고, 예컨데 플라즈마 에칭, 반작용 이온 에칭 또는 화학적 에칭에 제한되지 않는다. 하지만, 레이저 제거 처리는 웰(24)의 모양 표면을 좀더 제어할 수 있기 때문에, 웰을 적합하게 만든다. 스캐닝 모드 레이저 제거 처리의 경우에, 단순 회절은 테이퍼된 원뿔형 모양을 제공할 것이다.

웰을 형성한 후, 베이스 기판(10)은 웰(24)의 측벽부상에 표면 전도층(26), 예컨데 구리를 증착하는 적절한 방법으로 처리된다. 종래의 무전해 구리 도금 시행, 스퍼터링, 증발 건조 또는 직접적으로 전착(electrodeposition)하는 전도성 코팅으로 증착하는 것에 제한되지 않고, 즉 모든 다른 적절한 공정을 포함한다. 추가적으로 전기적으로 증착된 구리는 이러한 증착을 두껍게하도록 추가될 수 있으며, 추가적인 처리 단계를 위해 좀더 강한 표면을 제공한다. 도 4는 이러한 전도성 증착 단계가 있은 후의 베이스 기판(10)을 나타낸다.

베이스 기판은 베이스 기판의 양측면상에 포토레지스트(28)로 도포되고, 이 포토레지스트는 전도층(12)상에 주형을 형성하도록 처리되고,

땜납(60)은 적어도 하나의 금속 "범프" 접촉부를 동시에 형성하도록 증착된다. 알맞은 형태의 땜납은 주석대 납에 대한 비율이 대략 63/37%가 되고, 용융점이 대략 180-185℃인 공융 땜납을 포함한다. 도 5는 기술된 것처럼 증착된 금속을 갖는 기판을 나타낸다.

도 6에서 인지하듯이, 증착이 완료된 후에, 포토레지스트(28)는 베이스 기판(10)으로부터 제거된다. 따라서 베이스 기판(10)은 스퍼터링이나 증발에 의해 적용된 얇은 구리층(61)으로 추가적으로 증착된다. 이러한 구리층의 목적은 땜납 증착(60)에 걸쳐 추가적인 도금을 가능하게 하는 것이고, 대체로 산화되고 전기도금하는 것이 어려워진다.

베이스 기판(10)은 베이스 기판의 양측면상에 포토레지스트(28)로 도포되고, 이 포토레지스트는 전도층(12)상에 주형을 형성하도록 처리되고, 추가적으로 금속은 접촉부와 전기회로 트레이스를 동시에 형성하도록 금속이 증착된다. 접촉부 둘레의 패드는 땜납(60)이 증착된 영역 이상으로 대부분 종종 연장된다. 니켈층(62)이나 다른 금속은 녹은 땜납이 흐르는 것을 막고, 그때 증착된다. 따라서, 구리층(63)은 금속의 벌크를 포함하게 된다. 도 7은 상기 기술된 것처럼 증착된 금속을 갖는 기판을 나타낸다.

증착이 완료된 후에, 포토레지스트(28)는 베이스 기판(10)에서 제거된다. 그때 베이스 기판(10)은 종래의 산화물 공정으로 처리되고, 이를테면, 인쇄 회로를 생산하는 것이 일반적이다. 베이스 기판의 노출된 구리층 표면상에 형성된 거친 산화물은 연속하는 적층 공정으로 금속을 유전체 물질에 알맞게 증착하도록 공급하게 된다.

도 8에 따라, 유전체 프리프레그(prepreg) 물질층(33), 즉 구리층(32)의 상부층은 베이스 기판(10)상에 적층된다. 적층 공정에 요구되는 온도, 압력 및 시간은 특정 유전체 프리프레그를 사용하여 제조함으로써 기술된다. 이러한 적층 공정동안, 유전체 프리프레그 물질(33)의 수지(resin)는 웰(24)에 남아있는 빈 공간으로 흘러들어가 가득 채운다.

도 9는 상부 전도층(32)을 전도층(12)에 상호접속하도록 형성된 바이어(40:via)를 나타낸다. 바이어(40)는 기술된 것처럼, 접촉부와 확산 장벽 금속의 증착이 필요하지 않을 것을 제외하고, 웰(24)을 형성하는 것과 동일한 공정을 사용하여 형성된다.

도 10에 있어서, 베이스 기판의 상부 금속층(32)은 포토레지스트(42)로 도포된다. 전도층(16)은 적당한 에칭제를 사용하여 에칭된다. 도 10은 하부 전도층(16)이 에칭된 후의 베이스 기판(10)을 나타낸다. 이때 포토레지스트(42)는 전도층(16)에서 제거된다.

전도층(16)이 에칭되고나서, 노출된 유전체 물질(14)은 구리와 같은 전도체에서 유전체를 선택적으로 제거하는 알맞은 공정에 의해 제거된다. 플라즈마 에칭으로 제한되지 않는 알맞은 공정은 레이저 제거나, 반작용 이온 에칭 또는 화학적 에칭을 포함한다. 모든 남아있는 유전체 물질(14)은 전도층(12)이 연속하는 공정 단계에서 에칭되지 않는 것과같이, 모든 유전체 물질(14)은 전도층(12)에서 제거되도록 처리해야 한다. 도 11은 유전체 물질(14)이 제거된 후의 베이스 기판(10)을 나타낸다.

베이스 기판(10)의 상부층은 노출된 전도층(12)과 표면 전도층(26,61)을 제거하는데 사용되는 에칭제로부터 보호되도록 포토레지스트로 도포된다. 모든 적당한 에칭제를 사용할 수 있지만, 에칭제는 땜납(60)과 니켈층(62)을 제외하고 전도성 구리층(12,26,61)을 제거할 수 있어야 한다. 구리 암모늄 합성물, 암모늄 염화물, 암모늄 수산화물, 염화 나트륨, 암모늄 중탄산염, 암모늄 인산염 및 암모늄 질산염으로 구성된 알카리성 구리 에칭제는 알카리성 또는 암모니아 에칭제가 특히 매우 적당한 것처럼 대체로 일컬어진다. 본 발명에 대한 이러한 실시예에 있어서, 구리/니켈 야금은 상호접속 트레이스를 형성하도록 남고, 범프(70)를 위한 구리/니켈/얇은 구리/땜납 야금을 갖는다. 니켈은 천연 산화물을 포함하고, 계속하여 흐르는 동안 트레이스상으로 땜납이 흐르는 것을 방지하고, 칩이 부착된다. 도 12는 본 발명의 한 실시예에 따라 형성된 회로를 나타낸다.

도 1 내지 도 12에서 기술된 것처럼, 범프(70)의 높이는 구리층(12)의 두께와 표면 전도 구리층(24)의 합을 제외한 유전체(14)의 두께로 결정된다. 여러 가지 전도층(12,24)이 매우 얇은 것처럼, 범프 높이는 대게 유전체층(14) 두께로 결정된다. 커다란 패널을 가로지르는 범프의 높이를 계속적으로 유지시키기 위해, 유전체 층(14)의 두께를 제어하는 것이 필요하다. 현재 이용가능한 유전체는 +/- 10%의 두께 제어를 제공하고, 생성된 평면 범프는 +/- 10%에 다다른다. 유전체 층(14)의 두께를 제어함으로써 범프 높이를 제어하는 능력과 이러한 방법에 의해 획득된 평면의 각도는 심축으로 요부 에칭 방법이상으로 널리 개선되었고, 미국 특허 제5,197,184호에 개시된다.

도 13 내지 도 18에 따라, 본 발명에 대한 또다른 실시예에 있어서, 돌출 금속 접촉부(50)를 갖는 베이스 기판(10)을 다층 회로 기판에 전기적으로 접속하고 증축하는 공정 단계가 개시된다.

도 13에 따라, 베이스 기판(10)은 도 1 내지 도 7에 도시된 공정 단계로 형성되는 것을 나타낸다. 베이스 기판(10)은 도 14에 도시된 것처럼, 유전체 프리프레그 물질을 갖고 다층 회로 기판(80)에 적층된다. 적층 공정에 요구되는 온도, 압력 및 시간은 도시된 것처럼 특정 유전체 프리프레그를 사용하여 생산할 수 있다.

다층 회로 기판은 많은 수의 구조를 갖는다. 하지만, 베이스 기판(10)에 적층된 측면은 복수의 바이어(40)가 이러한 패드를 베이스 기판(10)에 접속시킬 수 있도록 연속의 패드(60)를 가져야하고, 도 14 내지 도 18에 연속적으로 도시된다. 다층 기판 회로의 대향하는 측면은 적층에 앞서 종료되거나, 마무리가 덜된 구리층만을 가질 수 있고, 이러한 층이 돌출 접촉부를 갖는 측면과 같이 동시에 마무리된다.

다층 회로 기판(80)의 상부 금속층은 베이스 기판(10)에서 전도층(16)을 에칭하는데 사용하는 에칭제로부터 보호되도록 포토레지스트로 도포된다. 모든 적당한 에칭제를 사용할 수 있다. 포토레지스는 다층 회로 기판(80)에서 제거된다.

전도층(16)은 에칭되고나서, 도 13에 도시된 것처럼, 돌출 금속 접촉부(50)를 노출시킴으로써, 노출된 유전체 물질(14)은 구리와 같은 전도체에서 유전체 물질을 제거하도록 알맞은 공정에 의해 제거된다. 이러한 알맞은 공정은 플라즈마 에칭 공정, 레이저 제거, 반작용 이온 에칭 또는 화학적 에칭과 같은 예에 제한되지 않는다. 전도 표면에서 모든 유전체 물질을 제거하도록 처리해야하며, 모든 남아있는 유전체 물질은 전도체 물질이 연속하는 공정 단계에서 에칭되지 않도록 방지한다.

다층 회로 기판(80)의 상부층은 노출된 전도층(12)을 제거하는데 사용되는 에칭제로부터 보호되도록 포토레지스트로 도포된다. 하지만, 모든 알맞은 에칭제를 사용할 수 있고, 에칭제는 땜납 층(60)과 니켈 층(62)을 제외한 전도성 구리층(12,26,61)을 제거할 수 있어야 한다. 구리 암모늄 합성물, 암모늄 염화물, 암모늄 수산화물, 염화 나트륨, 암모늄 중탄산염, 암모늄 인산염 및 암모늄 질산염으로 구성된 알카리성 구리 에칭제는 알카리성 또는 암모니아 에칭제가 특히 매우 적당한 것처럼 대체로 일컬어진다. 본 발명에 대한 이러한 실시예에 있어서, 구리/니켈 야금은 상호접속 트레이스를 형성하도록 남고, 범프(70)를 위한 구리/니켈/얇은 구리/땜납 야금을 갖는다. 니켈은 천연 산화물을 포함하고, 계속하여 흐르는 동안 트레이스상으로 땜납이 흐르는 것을 방지하고, 칩이 부착된다. 도 15는 본 발명의 한 실시예에 따라 형성된 회로를 나타낸다.

바이어(40)들은 회로 상호 접속을 위한 베이스 기판(10)에서 구멍이 뚤린다. 이러한 바이어는 차단되거나 통과하는 바이어가 될 수 있다. 베이스 기판(10)은 종래의 무전해 구리 도금 시행으로 처리되고, 예컨데 인쇄 및 유연 회로 생산 시행이 일반적이다. 무전해 구리는 베이스 기판(10)상에 그리고 바이어의 측벽부의 표면상에 구리층을 증착시킨다. 게다가, 전기적으로 증착된 구리는 증착을 두껍게하도록 부가되고, 추가적인 처리 단계동안 좀더 많은 강한 표면을 제공한다. 도 16은 이러한 구리 증착이 있은 후의 베이스 기판(10)을 나타낸다. 당 업자라면 인지하듯이, 전도체를 증착시키는 모든 알맞은 공정은 무전해 구리 공정 대신에 사용될 수 있고, 예컨데 스퍼터링, 증발 탈수법 또는 직접적으로 전착하는 전도 도포 증착에 제한되지 않는다.

따라서, 베이스 기판은 양 측면상에 포토레지스트(28)로 도포되고, 포토레지스트는 또다른 금속을 바이어와 패드를 연결하는데 증착시키는 형태를 형성하도록 처리된다. 또다른 구리를 증착시킬 수 있다. 또한, 니켈, 금 또는 땜납과 같은 마지막 에칭 저항 금속은 증착될 수 있다. 도 17은 상기 기술된 것처럼 금속을 증착시키는 베이스 기판을 나타낸다. 증착이 완료된 후에, 포토레지스트(28)는 베이스 기판에서 제거된다.

베이스 기판(10)은 포토레지스트로 이미 도포된 영역에서 구리를 제거하도록 알맞은 구리 에칭제로 에칭된다. 회로는 패널로부터 라우팅(routing)된다. 도 18은 완료된 기판을 나타낸다.

비록 본 발명에 따른 몇몇 실시예를 상세하게 상기에서 설명하였지만, 여기 기술된 새로운 기술과 유리한 점을 벗어나지 않고, 당 업자는 변경이 가능한 것을 인지할 것이다. 따라서, 본 발명에 대한 범주는 첨부된 청구에 의한다.

Claims (7)

1. 전기 회로상에 적어도 하나의 돌출 금속 접촉부를 형성하는 방법에 있어서,

   적어도 하나의 제1 전도층과 유전체 물질 및 제2 전도층에 의해 형성된 합성 베이스 기판을 제공하는 단계와;

   상기 유전체 물질을 노출시키도록 상기 제1 전도층의 소정 부분을 제거하는 단계와;

   상기 제2 전도층에 의해 노출된 상기 유전체 물질의 일부분을 제거하여, 요부를 형성하는 단계와;

   상기 요부의 적어도 측벽부상에 적어도 하나의 땜납 물질층을 증착시키는 단계와;

   상기 땜납 층상에 적어도 하나의 전도성 물질층을 증착하는 단계와;

   상기 제2 전도층을 제거하는 단계와;

   상기 유전체 물질을 제거하여, 상기 제1 전도층에서 수직으로 연장하는 돌출 금속 접촉부를 형성하는 단계를 포함하는 것을 특징으로 하는 돌출 금속 접촉부 형성 방법.
2. 전기 회로상에 적어도 하나의 돌출 금속 접촉부를 형성하는 방법에 있어서,

   반대 평면 표면을 갖고, 적어도 하나의 제1 전도층과 제1 유전체 물질 및 제2 전도층에 의해 형성된 합성 베이스 기판을 제공하는 단계와;

   상기 유전체 물질을 노출시키도록 상기 제1 전도층의 소정 부분을 제거하는 단계와;

   상기 제2 전도층에 의해 노출된 상기 유전체 물질의 일부분을 제거하여, 요부를 형성하는 단계와;

   상기 요부의 적어도 측벽부상에 적어도 하나의 땜납 물질층을 증착시키는 단계와;

   상기 땜납 층상에 적어도 하나의 전도성 물질층을 증착하는 단계와;

   상기 합성 베이스 기판의 제1 평면 표면에 적어도 하나의 제2 유전체 물질을 적층시키는 단계와;

   상기 제2 전도층을 제거하는 단계와;

   상기 제1 유전체 물질을 제거하여, 상기 제1 전도층에서 수직으로 연장하는 돌출 금속 접촉부를 형성하는 단계를 포함하는 것을 특징으로 하는 돌출 금속 접촉부 형성 방법.
3. 제2항에 있어서, 상기 제2 유전체 물질상에 제3 전도층을 증착시키는 단계를 추가로 포함하는 것을 특징으로 하는 돌출 금속 접촉부 형성 방법.
4. 제3항에 있어서, 상기 제2 유전체 물질의 일부분을 노출시키도록 상기 제3 전도층의 소정 부분을 제거하는 단계와, 상기 제2 유전체 물질의 노출된 부분을 제거하는 단계 및 상기 제1 전도층에 상기 제3 전도층을 전기적으로 접속시키는 단계를 포함하는 것을 특징으로 하는 돌출 금속 접촉부 형성 방법.
5. 전기 회로상에 적어도 하나의 돌출 금속 접촉부를 형성하는 방법에 있어서,

   적어도 하나의 제1 구리층과, 유전체 물질 및 제2 구리층에 의해 형성된 합성 베이스 기판을 제공하는 단계와;

   상기 유전체 물질을 노출시키도록 상기 제1 구리층의 소정 부분을 제거하는 단계와;

   상기 제2 구리층에 의해 노출된 상기 유전체 물질의 일부분을 제거하여, 요부를 형성하는 단계와;

   상기 요부의 적어도 측벽부상에 적어도 하나의 땜납 물질층을 증착시키는 단계와;

   상기 땜납 층상에 적어도 하나의 전도층을 증착하는 단계와;

   상기 전도층상에 적어도 하나의 물질층을 증착하는 단계를 포함하고, 상기 물질은 용해된 땜납의 흐름을 저지하고;

   상기 합성 베이스 기판의 제1 평면 표면에 적어도 하나의 제2 유전체 물질을 적층하는 단계와;

   상기 제2 구리층을 제거하는 단계와;

   상기 유전체 물질을 제거하여, 상기 제1 전도층에서 수직으로 연장하는 돌출 금속 접촉부를 형성하는 단계를 포함하는 것을 특징으로 하는 돌출 금속 접촉부 형성 방법.
6. 제5항에 있어서, 상기 전도층상에 상기 물질을 증착한 후에, 상기 물질상에 구리를 증착하는 단계를 추가로 포함하는 것을 특징으로 하는 돌출 금속 접촉부 형성 방법.
7. 제1항, 제2항 및 제5항중 어느 한 항에 있어서, 인쇄 회로 기판에 상기 베이스 기판을 적층하는 단계를 추가로 포함하는 것을 특징으로 하는 돌출 금속 접촉부 형성 방법.