CN101809735B - 具有通过镀敷形成的接线柱的互连元件 - Google Patents

具有通过镀敷形成的接线柱的互连元件 Download PDF

Info

Publication number
CN101809735B
CN101809735B CN2008801102560A CN200880110256A CN101809735B CN 101809735 B CN101809735 B CN 101809735B CN 2008801102560 A CN2008801102560 A CN 2008801102560A CN 200880110256 A CN200880110256 A CN 200880110256A CN 101809735 B CN101809735 B CN 101809735B
Authority
CN
China
Prior art keywords
metal
interconnection
connection post
conductive connector
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801102560A
Other languages
English (en)
Other versions
CN101809735A (zh
Inventor
J·权
K·远藤
S·莫兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of CN101809735A publication Critical patent/CN101809735A/zh
Application granted granted Critical
Publication of CN101809735B publication Critical patent/CN101809735B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

提供一种用于与其上具有至少一个微电子器件或配线的另一元件(172)导电地互连的互连元件(170，190)。互连元件包括具有主表面的介电元件(187)。包括多个暴露的金属接线柱(130)的镀敷的金属层(130，192)可以向外突出，超过介电元件的主表面(176)。一些金属接线柱可以通过介电元件(187)彼此电绝缘。互连元件典型地包括与金属接线柱导通的多个接线端(151)。接线端可以通过介电元件(187)被连接至金属接线柱(130)。可以通过将金属(122，124)镀敷至暴露的心轴(120)的共面表面以及心轴中开口(102)的内表面上而限定出接线柱，在此之后，可以去除心轴。

Description

具有通过镀敷形成的接线柱的互连元件
相关申请的交叉引用
该申请要求了美国临时申请60/964,823(2007年8月15日提交)与61/004,308(2007年11月26日提交)的申请日的利益，在此以引用的方式加入其公开的内容。
技术领域
本申请的主题涉及微电子互连元件与组件以及制作该微电子互连元件与组件的方法，并且尤其涉及具有突出的金属接线柱，尤其是由镀敷限定的金属接线柱的微电子互连元件与组件。
背景技术
当前存在需求提供互连元件，例如，芯片承载部、封装基底、多个芯片模块的基底，以及其他相似的元件，用于与具有小节距触点的微电子元件互连的倒装晶片。采用传统技术，例如焊料对焊料的互连，例如高熔化温度焊料块的阵列，或丝网印刷技术，其变得更加难以形成足够体积的导电料块，尤其是当导电料块的节距小于150微米时。
发明内容
根据本发明的一个方面，提供例如，封装基底、电路板、或其他这类元件的互连元件，用于与具有至少一个微电子器件或其上配线的另一元件导电地互连。互连元件可以包括具有主表面的片状介电元件。可以在其上设置镀敷的金属层，该镀敷金属层包括多个暴露的金属接线柱，该金属接线柱向外突出超过介电元件的主表面。金属接线柱的全部或一些可以通过介电元件而被彼此电绝缘。通过将金属镀敷到心轴的暴露的共面表面与心轴中的开口的内表面上，并且随后移除心轴来限定接线柱。互连元件可以进一步包括多个与金属接线柱导通的接线端。接线端可以通过介电元件而被连接至金属接线柱。
根据一个实施例，互连元件可以包括多个金属配线线迹，其沿至少一个沿介电元件的主表面的方向延伸。一个或多个金属配线线迹可以与金属接线柱电绝缘，并且一个或多个配线线迹可以导电地连接至接线柱。可替换地，金属配线线迹中的一个，一些或全部可以与接线柱电绝缘。部分的介电元件可以被设置在至少一个金属配线线迹与相邻的金属接线柱之间，例如，沿一个或多个沿介电元件的主表面的方向，用于将这种金属配线线迹与接线柱电绝缘。在另一替换中，金属配线线迹中的一个，一些或全部可以被电连接至接线柱。例如，金属配线线迹可以在沿介电元件的主表面的方向上被连接至与线迹相邻的一个金属接线柱。
在一个实施例中，一个或多个金属配线线迹可以被设置在相邻的金属接线柱之间，并且与相邻的金属接线柱绝缘。
在一个实施例中，金属层的一部分可以沿介电元件的主表面的方向延伸，并且被连接至至少一个金属接线柱。
在一个实施例中，金属层可以是第一金属层，并且互连元件包括至少一个第二金属层，其通过介电元件将接线端与金属接线柱连接。在一个实施例中，第二金属层可以被导电地连接至金属接线柱的基座。
在一个实施例中，金属接线柱可以具有距离主表面至少35微米的高度以及小于大约150微米的节距。每个金属接线柱可以形成特定的形状，例如截头圆锥体或实质上为圆柱形。
在一个实施例中，互连元件可以被导电地连接至一个或多个其他元件，以形成组件。例如，在一个实施例中，微电子组件可以包括封装的微电子元件，其中互连元件的金属接线柱被导电地互连至一个或多个微电子元件的触点(例如，结合垫)，该微电子元件例如为其上具有集成电路的裸露半导体芯片或封装半导体芯片，该封装半导体芯片包括半导体芯片和具有接线端的封装，该接线端不是芯片的结合垫。半导体芯片可以以“朝下”或“倒装晶片”的定向被安装至互连元件，芯片的前端面朝向互连元件。可替换地，半导体芯片可以以“朝上”定向被安装，芯片的前端面背离互连元件。在一个实施例中，微电子元件以朝下定向与互连元件一起安装。微电子元件可以包括多个具有节距的暴露的触点，其中，金属接线柱具有与触点的节距相匹配的节距，并且金属接线柱被导电地连接至触点。
在特定的实施例中，互连元件的金属层包括与介电元件相邻的内金属层和位于内金属层上面的外金属层。内金属层可以例如通过将金属镀敷到外金属层上来形成。在一个示例中，外金属层可以包括镍，并且内金属层包括铜。
在一个实施例中，微电子组件或封装可以包括互连元件与具有多个布置在节距处的暴露的触点的微电子元件。在这种组件中，互连元件的金属接线柱可以具有与触点的节距相匹配的节距，金属接线柱连接至触点。
根据本发明的一个方面，提供一种用于制作互连元件的方法，其中，互连元件可以具有凸起的导电接线柱，用于与其上具有至少一个微电子器件或配线的另一元件导电的互连。在这种方法中，导电接线柱可以被形成于第一元件的多个孔中。在一个示例中，每个导电接线柱均可以包括孔的金属衬套内衬壁。可以形成互连元件的接线端，其与导电接线柱导通。接线端可以通过延伸穿过介电层的结构而被连接至导电接线柱。随后可以使得导电接线柱向外突出超过互连元件的主表面，例如通过部分地或完全地移除第一元件。例如，在形成接线端之后，可以去除第一元件或其的部分。在一个示例中，通过相对于每个导电接线柱的金属衬套选择性地蚀刻第一元件而去除第一元件，该导电接线柱的金属衬套为第一元件中的孔的壁加内衬。
在一个实施例中，第一元件可以包括第一金属，并且金属衬套可以包括第二金属。第二金属可以是这样的，其抵抗用于选择性地蚀刻第一元件的蚀刻剂的侵蚀。
在一个实施例中，形成金属接线柱的步骤可以包括形成与孔中的金属衬套相接触的第二金属层。在特定的实施例中，孔中的金属衬套可以通过包括镀敷的处理而被形成。第二金属层可以通过包括镀敷的步骤而被形成。在一个实施例中，第二金属层可以填充孔。
第二金属层可以包括第一金属。第一金属可以例如是铜，并且金属衬套可以例如包括镍。
在一个实施例中，第一元件可以包括金属片，其实质上由铜构成，并且孔可以具有小于大约150微米的节距。第一元件可以通过用激光在金属片中钻通孔以及将承载部连接至金属片的正面以覆盖该通孔来形成。第一元件可以例如通过机械地在金属片中形成通孔以及将承载部连接至金属片的正面以覆盖该通孔来形成。
在特定的实施例中，金属或导电接线柱可以是截头圆锥体形状。在一个实施例中，金属或导电接线柱可以具有圆柱形形状。
根据本发明的一个方面，提供一种用于制作互连元件的方法。根据这种方法，导电接线柱可以被形成于包括第一金属的第一元件的多个盲孔中。每个导电接线柱可以具有包括为孔加内衬的第二金属的衬套和包括接触孔中的衬套的第三金属的层，第二金属抵抗蚀刻剂的侵蚀，该蚀刻剂侵蚀第一金属。可以形成多个接线端，以使得接线端暴露于介电层的底面，并且与导电接线柱导通。可以使用蚀刻剂来去除第一元件的至少一部分，以使得导电接线柱的至少一部分突出超过介电层的表面。在一个实施例中，这可以在形成接线柱和接线端之后来完成。
附图说明
图1为示例了根据一个实施例的制作互连元件的方法中的初始阶段的不完整截面图(穿过图2的线1-1)。
图2为根据一个实施例的制作互连元件的方法中对应于图1中示例的截面图的不完整平面图。
图3至12A为示例了根据一个实施例的制作互连元件的方法中紧随图1中示例的阶段的一系列阶段的不完整截面图。
图12B为根据一个实施例的互连元件的对应于图12A的不完整平面图。
图13A为根据一个实施例的互连元件与其他元件外部互连的不完整截面图。
图13B为根据图12与13A中示例的实施例的变型的互连元件的不完整截面图。
图14至17为示例了根据图1至12中示例的实施例的变型制作互连元件的方法中的一系列阶段的不完整截面图。
图18至25为示例了根据一个实施例制作互连元件的方法中的一系列阶段的不完整截面图。
具体实施方式
根据一个实施例，此处描述了一种用于制作互连元件的方法，该互连元件具有通过镀敷形成的凸起的导电接线柱，该接线柱能够导电地将互连元件连接至例如微电子元件或配线元件的另一元件，例如电路板。如此处所述，通过使用具有突出的导电接线柱的微电子元件，可以向微电子元件或具有暴露的触点的阵列的其他元件提供互连。在特定示例中，此处描述的互连元件的导电接线柱可以连接至微电子元件的触点，该接线柱布置在小节距处，例如，在如中心至中心测量的小于150微米的节距处。
如图1中示例的，模制元件100(不完整截面图中所示的)，以形成在元件的顶面104与远离顶面的底面106之间延伸的多个通孔102。元件100具有顶面与底面之间的厚度108，其可以在几十微米至几百微米的范围内。厚度108在由元件100的顶面限定的区域103上典型地不均匀，如图2中所示(平面图)。元件可以是导电的，或可以结合非导电或半导体元件。在一个示例中，元件为薄片或箔片，其实质上由金属构成。例如，元件可以为实质上由铜构成的箔片。
通孔102(图1-2)可以通过光烧蚀(optical ablation)或机械地，其他可能的方法形成。例如，通孔可以通过使用例如紫外线波长(UV)YAG激光器的激光器钻孔而形成，即，该YAG激光器由钇铝石榴石(YAG)制成，该钇铝石榴石(YAG)典型地掺有钕或其他掺杂剂。由这种UV YAG激光器产生的孔具有壁109，该壁109几乎竖直，即，与竖直方向成相对较小的角度，此处的“竖直”由对于顶面104的法线角来限定。因此，壁109向内倾斜，以使得通孔的宽度110沿该方向从顶面朝向底面变小。
具有70微米的厚度108的元件中的通孔可以钻孔至宽度110，例如50微米，并且可以布置在节距112处，例如60微米。当然，具有更大宽度与节距或更小宽度与节距的通孔可以在这种元件中获得。
在形成通孔之后，元件100的底面随后被连接至承载部116的主表面114，以形成如图3中所示的结构120。例如，承载部116可以实质上由金属片或其他元件构成，该金属片或其他元件具有与通孔的底端118相对齐的导电的主表面114。当元件100与承载部116两者实质上由铜构成时，它们可以通过将表面106，112(图1)在大约350摄氏度的结合温度挤压到一起而被连接在一起。典型地，当连接至元件100的平面底面106时，承载部116的顶面114为平面，以使得通孔102的底端118由承载部116封闭，如图3所示例的。通过将元件100与承载部116合并而形成的结构为导电心轴118，一套导电接线柱将在随后的处理中通过镀敷而被形成在导电心轴118上。
如图4中示例的，第一金属层122可以被电镀至导电心轴118上，以便形成金属衬套122。可替换地，可以通过使用金属层板(模制或非模制)、化学镀敷、化学气相沉积(CVD)或物理气相沉积(PVD)(溅射)、以及其他方法来形成金属衬套122。第一金属层可以实质上由金属构成，该金属不受蚀刻剂侵蚀，该蚀刻剂侵蚀导电心轴118的下层金属。例如，当导电心轴118实质上由铜构成，第一金属可以包括或实质上由例如镍的金属构成。将这种镍层镀敷或沉积至亚微米厚度或至几微米的厚度，例如3微米。能够在选择性保留镍部件的同时用于蚀刻铜部件的蚀刻剂是已知的，该蚀刻剂与镍部件相接触。第一金属层中使用的金属类型的重要性将通过以下对随后处理的描述而变得明显。
如图5中示例的，第二金属层124被放置在第一金属层122上。第二金属层在金属衬套122上面，并且填充孔102中的剩余空间。可以使用类似上述的技术来完成第二金属层的布置。在一个示例中，使用电镀处理。电镀处理典型地导致第二金属层还在心轴的顶面104上面。在特定实施例中，第二金属层包括或实质上由铜构成。
图6示例了在将第一与第二金属层模制入单独分开的导电接线柱130之后的处理的阶段。可以模制第一与第二金属层，例如，通过光刻法模制金属层上面的抗蚀层，并且蚀刻每个金属层，依次，使用适合其的蚀刻剂。
随后，如图7所示例的，形成介电层132，以使得其位于导电接线柱130的暴露的基座133上面。介电层可以通过任意合适的方法而形成，例如，在应用或不应用热的情况下，通过向其上挤压或层压部分地硬化的层，或可以使用可流动的介电材料而形成，该可流动的介电材料通过例如加热的随后处理而可选择地被硬化或增加密度。
其后，如图8中所示例的，模制介电层132，以形成开口134，该开口134从介电层130的顶面140向下延伸，以暴露至少部分的导电接线柱。开口134被形成为与导电接线柱130对齐，例如，成轴向对齐。在一个示例中，通过光刻法在介电层顶部的抗蚀层(未示出)中模制开口可以模制介电层132，随后通过抗蚀层中的开口蚀刻介电层。可替换地，可以通过以例如CO2激光器或受激准分子激光器的激光钻孔而形成开口。
其后，如图9中所示例的，将第三金属层放置在该结构之上，以形成填充孔的导电通孔136，以及沿顶面140延伸的金属层142。在一个示例中，将第三金属电镀到该结构上。第三金属层可以实质上由铜构成。在将第三金属层镀敷至介电层上之前，可以在介电层上首先形成种子层(seedlayer)。图9示例了在随后模制以形成沿顶面延伸的单独的线迹138之后的第三金属层。
随后，如图10中所示例的，形成第二介电层144，并且在其中模制孔。随后在其上电镀第四金属层，以填充第二介电层中的孔，形成第二导电通孔146和位于介电层144之上的第二金属层148的线迹150。能够以与第一介电层132相似的方式形成与模制第二介电层144，并且以与第三金属层相似的方式形成与模制第四金属层。在一个示例中，第四金属层实质上由铜构成。通过这种处理，现在该结构包括两个不同水平的配线层142，146，其通过导电通孔146导电地互连。每个配线层142，146可以包括金属衬套或金属线迹138，148，其彼此在相同的方向上或在不同的方向上定向。以这种方式，金属衬套138可以被用于导电地连接通孔136，并且金属衬套150可以被用于连接通孔146。配线层148还可以包括位于一些通孔146上面的导电衬垫151。
其后，如图11中所示例的，从该结构中去除导电心轴。例如，导电心轴118可以是舍弃的结构，其通过选择性地蚀刻心轴的材料而被去除，以便保护孔中的金属衬套122的材料。在特定示例中，心轴可以是由例如铜的材料制成的舍弃的元件，其可以根据金属衬套122的材料，例如镍，而被选择性地蚀刻。
为了以这种方式去除心轴，可以通过保护层与蚀刻剂而临时覆盖第二金属层148的暴露的表面，该保护层与蚀刻剂应用于选择性地侵蚀心轴118的材料，直至金属衬套122变得作为导电接线柱130的外层而暴露。在这种蚀刻处理中，介电层132的主表面(底面152)还变得暴露。因此，目前导电接线柱向外突出超过介电层132的暴露的底面152。最终的导电接线柱可以具有不同可能的形状。例如，接线柱可以具有截头圆锥体形状，在其中，顶端160可以是平的或实质上是平的。可替换地，接线柱可以是圆柱形形状。其他形状也是可能的，其可以包括接线柱，该接线柱沿水平方向，即沿平行于介电元件的主平面152伸长，以使得接线柱可以呈现为从介电元件132突出的杆。
导电接线柱从介电层的暴露的主表面152延伸高度164。在一个实施例中，根据用于形成导电接线柱的心轴118(图3)中的孔102的深度，该高度可以在从几十微米到几百微米的范围内。由介于相邻的导电接线柱的中心之间的距离而限定的节距166，可以在好几十微米以上的范围内。在其基座处的导电接线柱具有宽度168，其可以在数十微米以上的范围内。在顶端160处，导电接线柱可以具有宽度161，其可以相同于，几乎相同于，或稍微小于导电接线柱的基座处的宽度168。在典型示例中，每个接线柱的高度164大约为70微米，基座处的宽度168大约60微米，并且顶端处的宽度161大约50微米，其几乎与基座宽度168相同。在这种示例中，节距166可以在80微米以上的范围内，例如，100微米的节距。
通过使用具有规则高度108的孔的心轴118的对导电接线柱的制作(图3)，导电接线柱的顶端可以被制作成共面的，以方便导电接线柱与另一导电元件的共面部件的连接。而且，通过使用心轴118，可以制成具有宽顶端的导电接线柱130，该顶端具有与接线柱的基座相同的宽度或几乎相同的宽度。当将导电接线柱连接至另一微电子元件或配线元件的连接片，导电衬垫或导电块时，这些部件是有益的，该另一微电子元件例如是其上具有器件的半导体芯片，该配线元件例如是电路板。
在随后的处理中，如图12A中所示的，焊接掩模156，156可以被形成于介电层的每个底面和主表面152，152上面。图12所示的视图相对于图11所示的视图是倒置的。可选择地，完工的金属层162，例如黄金或其他金属可以被应用于接线柱的暴露的顶端160以及暴露在焊接掩模158中的开口中的接线端151。
互连元件170(图12A)可以相对较薄，具有通过介电层132与144的组合而形成的薄片状介电元件187，其厚度185可以小至仅几十微米。介电元件典型地具有沿其主表面176的方向的横向尺寸(沿接线柱的节距166的方向及横向于其的第二方向)，其在几毫米至一百毫米或更多以上的范围内。介电元件可以是柔软的，坚硬的或半坚硬的，取决于其厚度与制作其的介电材料(或几种介电材料)的弹性模量。
如图12B中的平面图所示的，接线柱130突出超过主表面176，并且典型地以对应于暴露于微电子元件的表面处的连接片栅格阵列(“LGA”)或球栅格阵列(“BGA”)的栅格图案布置。可替换地，接线柱130可以布置成多行或圆周或径向轮廓布置。
图13A示例了互连元件170以倒装晶片方式与暴露在微电子元件172的主表面175处的触点174相连接，该微电子元件例如为其上具有有源器件，无源器件或同时具有有源器件与无源器件的半导体芯片。互连元件可以作为具有部件138的输出元件起作用，该部件138在该微电子元件和超过该微电子元件边缘的位置之间来回运载信号、电压，并且其可以用作从该微电子元件至超过该微电子元件边缘的位置的接地。
在一个示例中，互连元件可以用作封装基底或包括微电子元件与互连元件的封装中的芯片承载部。因此，在特定实施例中，芯片的触点174具有沿图13中所示的左右方向的节距195，并且金属接线柱130，128a具有与芯片触点174的节距195相匹配的节距196。
可替换地，互连元件可以用作承载部，多个微电子元件以及可选择地其他电路元件被直接地连接至该承载部，该其他电路元件例如集成的或离散的无源器件或离散的有源器件或其组合。
向外突出超过互连元件170上表面处的焊接掩模的暴露的表面176的导电接线柱的顶端160被连接至微电子元件的对应的导电衬垫174。如图13A所示例的，互连元件的接线柱可以直接被连接至导电衬垫，例如通过形成于接线柱顶端160处的完工金属(例如金)与存在于导电衬垫和接线柱中的另一金属之间的扩散结合。可替换地，接线柱可以通过例如焊料、锡或共晶成分的可熔金属、浸湿接线柱和衬垫的可熔金属而被连接至微电子元件，以形成浸湿的或焊接的接缝。例如，可熔金属可以设置成焊料块(未示出)形式，暴露在微电子元件的表面175处，焊料块设置在具有合适的下料块金属结构的导电衬垫174上。在另一示例中，承载在导电接线柱的顶端160上的焊块或锡可以形成部分的焊缝。
完全为固体金属结构的导电接线柱130具有相对较高的电流承载能力，使得互连元件适合于与微电子元件互连，该微电子元件例如为具有高电流密度的芯片。典型地包括在例如微处理器，协同处理器，逻辑芯片等处理器中的元件具有高电流密度，并且典型地还具有高互连密度(大数量的相对小节距的衬垫174)。互连元件170的固体金属接线柱130的高电流承载能力使得它们适合于与这种芯片互连。通过在心轴的开口中镀敷的金属接线柱的形成允许形成具有截头圆锥体形状、实质上为圆柱形形状或如所需的其他形状的金属接线柱。
在互连元件的下表面178处，接线端151可以被连接至电路板、配线元件、封装的微电子元件或其他导电元件的对应的接线端182。例如，如图13A所示例的，接线端151可以经由导电块180被连接至电路板184的接线端182。在一个示例中，导电块180可以包括例如焊料、锡或共晶成分的可熔金属。
在以上实施例的变型中，参照图10，省略了形成如上所述的第二介电层与第四金属层的处理。在这种情况中，最终的互连元件不包括第二介电层。使用第三金属层的金属部件139(图9)形成互连元件的接线端。这种互连元件可以用作芯片承载部，以提供如上所述的输出。
图13B示例了根据图12A-B中示例的实施例的变型的互连元件190。如图13B中所示的，线迹192，192a，192b沿介电层194的主表面193的至少一个方向延伸。例如，线迹192，192a，192b可以沿相同的方向173延伸，图13B中描绘的接线柱在该方向上对齐。可替换地，线迹192，192a，192b可以沿介电层194的主表面的方向延伸，该方向横向于接线柱对齐的方向。例如，线迹192，192a，192b可以沿进入或离开图12A中描绘的互连元件所处的平面的方向设置。
一些线迹，例如，线迹192a可以被设置在相邻的导电接线柱130a之间，并且可以通过包括介电层132的介电元件与导电接线柱电绝缘。虽然在图13B中未特别地示出，多个线迹192a可以被设置在相邻的金属接线柱之间。如图13B中描绘的，线迹192，192a可以与金属接线柱电绝缘。可替换地，线迹可以被导电地连接至一个或更多金属接线柱，以示出的线迹192b与接线柱130b相连接的这种方式。在另一示例中，在图13B的边缘处示出的线迹192，192b可以沿方向173延伸，并且被连接至其他金属接线柱(未示出)，该金属接线柱设置在沿介电层194的主表面、超过图13B中描绘的视图的边缘171的位置。可替换地或此外地，线迹192，192a，192b可以沿横向于图12A的图中的平面的方向延伸，并且与超出视图的金属接线柱(未示出)绝缘，或被连接至该金属接线柱。
当接线柱130被镀敷到开口102(例如心轴118中的凹进部)的表面上时，包括线迹192a，192b的线迹192可以与接线柱130同时形成，并且通过随后模制(例如蚀刻)按照如上参照图5-6所述的掩蔽层而分开。
在另一变型中，虽然未特别地在图13B中描绘，沿介电元件的表面的线迹不需要被导电地连接至任何导电接线柱。
图14至图17示例了根据上述实施例的变型的形成互连元件的方法。该实施例从以上描述中变化而来，其中第二金属层224可以不具有足够的厚度来填充心轴118中的孔102。例如，薄导电层224实质上由铜构成，并且具有几微米或几十微米的厚度，该导电层224可以被电镀在金属衬套222上。可以形成具有一至二微米或达到几十微米的厚度的薄铜层，例如，通过将铜电镀在实质上由镍构成的金属衬套222上。图15示例了在模制第二金属层224与金属衬套222之后的结构，以形成导电接线柱230。金属层能够以例如以上参照图6所描述的方式而被模制。
随后，如图16所示的，形成介电层232，其以与以上描述的方式(图7)相似的方式覆盖导电接线柱230。介电层232可以或可以不向内延伸至由接线柱230的金属层封闭的内部体积中。如图16所示的，介电材料可以部分地或全部地占用由每个接线柱中的金属层222，222封闭的内部体积。
在图17中示例的处理的阶段中，孔234通过例如以上描述的处理(图8)，例如，光刻法或激光钻孔，形成于介电层232中，与导电接线柱230轴向对齐。作为这种处理的结果，介电材料可以被从导电接线柱的内部体积236中去除。如图17所示，介电材料被全部从接线柱的内部体积中去除。此后，以以上参照图9所述的方式继续处理，除了当形成第三金属层142时，在该过程中还填充导电接线柱的内部体积。此后，参照图10-12，如上所述，执行步骤，以完成互连元件。
可替换地，在图17中示例的处理的阶段中，介电材料可以仅被部分地去除，以使得暴露导电接线柱的第二金属层224的至少部分。然而，一些介电材料可以保留在接线柱的内部体积中。随后，电镀步骤(图9)可以仅部分地填充接线柱的内部体积，即，仅填充至内部体积不被介电材料占用的程度。
在上述实施例的另一变型中，相对较薄的第二金属层324(图18)以与以上参照图14描述的方式相同的方式形成于金属衬套322上。之后，模制第二金属层与金属衬套，以通过第二金属部件331，例如线迹，金属衬套或其他沿心轴118的顶面104延伸的金属部件来形成导电接线柱330(图19)的互连。
在其上形成介电层332之后(图20)，孔334(图21)形成于介电层332中，与第二金属部件331轴向对齐，以使得第二金属部件331的至少部分暴露在孔中。第三相对较薄的金属层342(图22)可以随后被电镀在该结构上，在这之前可以形成种子层。在电镀处理过程中，暴露的第二金属部件331用于为导电心轴118提供导电互连。第三金属层342可以具在从一或二微米及以上范围内的厚度。
进一步如图23所示例的，第三金属层可以被模制入单独的第三金属部件338中，例如，衬套，线迹，衬垫或导电地连接至下面的第二金属层的其他部件。一些由此形成的金属衬套沿第一介电层332之上的方向延伸，但可以不被导电地连接至第二金属层的第三金属部件331。此后，可以在第一介电层332与其上的第三金属部件338之上形成第二介电层344，在此之后，模制第二介电层344，以形成与第三金属部件338轴向对齐的孔346，以使得金属部件338暴露在孔346中。随后在其上电镀与模制第四金属层，以形成与第三金属部件338导电地连接的第四金属部件348。
图24示例了在去除心轴之后的结构350，其可以如以上参照图11所描述的而制作。图25示例了在形成焊接掩模356与356以及以上参照图12所述的其上的完工金属层362之后，最终的互连元件370。如图25中所示的，互连元件370包括具有镀敷的金属层322，322的金属接线柱330，该镀敷的金属层并未填充接线柱的全部体积。替代地，介电材料可以填充接线柱的内部体积。金属接线柱330通过第二，第三与第四金属部件331，336以及346被互连至暴露在与导电接线柱相对的互连元件370的主表面378处的接线端351。
互连元件370的导电接线柱330，其不是完全的固体金属结构，其具有比上述互连元件170(图12)稍微低的电流承载能力。如果镀敷导电接线柱与其中的其他金属部件的时间少于制作可比较的互连元件170(图12)的金属接线柱、通孔与金属部件所需的时间，则可能以低成本生产互连元件370。互连元件370的低电流承载能力还可以更适合于某些类型的芯片，这些芯片具有更低的电流密度，例如，记忆芯片。
尽管本发明在此已经参照特定实施例进行了描述，应该理解的是，这些实施例仅仅是本发明的原理与应用的示例。因此应该理解的是，在不脱离由所附权利要求限定的本发明的精神与范围的情况下，可以对示例的实施例进行多种修改，并且可以设计其他布置。

Claims (21)

1.一种互连元件，用于与另一个其上具有至少一个微电子器件或配线的元件导电地互连，该互连元件包括：
具有主表面的介电元件；
包括多个暴露的金属接线柱的镀敷金属层，所述金属接线柱向外突出，超过所述介电元件的所述主表面，所述金属接线柱中的至少一些通过所述介电元件而彼此相互电绝缘，通过将金属镀敷至心轴的暴露的共面表面与心轴中开口的内表面上并且随后去除所述心轴来限定所述接线柱；以及
与所述金属接线柱导通的多个接线端，所述接线端通过所述介电元件被连接至所述金属接线柱。
2.根据权利要求1所述的互连元件，其中，所述金属层包括多个金属配线线迹，所述金属配线线迹沿所述介电元件的所述主表面的至少一个方向延伸，所述金属配线线迹中的至少一些与所述金属接线柱电绝缘；和
所述金属层的至少一部分沿所述介电元件的所述主表面的方向延伸，并且被连接至所述金属接线柱中的至少一个。
3.根据权利要求2所述的互连元件，其中，所述金属配线线迹中的至少一个被连接至相邻的一个所述金属接线柱。
4.根据权利要求1所述的互连元件，其中，所述互连元件具有以下特征中的至少之一：
一个或多个金属配线被布置于相邻的金属接线柱之间，并且与所述相邻的金属接线柱绝缘；
部分的所述介电元件被布置于所述至少一个金属配线线迹与所述相邻的金属接线柱之间；
所述金属层为第一金属层，并且至少一个第二金属层通过所述介电元件将所述接线端与所述金属接线柱连接；
所述金属接线柱具有至少距离所述主表面35微米的高度以及小于150微米的节距；
每个金属接线柱均具有截头圆锥体形状或每个金属接线柱均具有实质上为圆柱形的形状。
5.根据权利要求4所述的互连元件，所述第二金属层被导电地连接至所述金属接线柱的基座。
6.根据权利要求1所述的互连元件，其中，所述金属层包括与所述介电元件相邻的内金属层以及位于所述内金属层上面的外金属层。
7.根据权利要求6所述的互连元件，其中，所述内金属层通过将金属镀敷至所述外金属层上而形成。
8.根据权利要求7所述的互连元件，所述外金属层包括镍并且内金属层包括铜。
9.一种包括根据任何前述权利要求所述的互连元件的封装微电子元件，以及一种包括多个具有节距的暴露的触点的微电子元件，其中，所述金属接线柱具有与所述触点的节距相匹配的节距，所述金属接线柱被导电地连接至所述触点。
10.一种包括根据权利要求1-8中任何一项所述的互连元件的封装微电子元件，以及一种包括多个具有节距的暴露的触点的微电子元件，其中，所述金属接线柱具有与所述触点的节距相匹配的节距，所述金属接线柱被连接至所述触点。
11.一种制作互连元件的方法，该互连元件具有凸起的导电接线柱，用于与另一个其上具有至少一个微电子器件或配线的元件导电地互连，包括：
a在第一元件的多个孔中形成导电接线柱，每个导电接线柱均至少包括所述孔的金属衬套内衬壁；
b形成与所述导电接线柱导通的接线端，所述接线端通过介电层被连接至所述导电接线柱；并且
c使得所述导电接线柱向外突出，超过所述互连元件的主表面。
12.根据权利要求11所述的方法，其中，通过在形成所述接线端之后去除所述第一元件的至少一部分而使得所述导电接线柱向外突出。
13.根据权利要求12所述的方法，其中，通过选择性地相对于所述金属衬套蚀刻所述第一元件而去除所述第一元件。
14.根据权利要求13所述的方法，其中，所述第一元件包括第一金属，并且所述金属衬套包括第二金属，所述第二金属通过蚀刻剂来抵抗侵蚀，该蚀刻剂用于选择性地蚀刻所述第一元件。
15.根据权利要求11所述的方法，其中，步骤a包括形成与所述孔中的所述金属衬套相接触的第二金属层。
16.根据权利要求15所述的方法，其中，所述方法包括以下特征中的至少之一：
该方法进一步包括通过处理来形成所述金属衬套，该处理包括镀敷；
形成所述第二金属层的所述步骤包括镀敷；
所述第二金属层包括所述第一金属。
17.根据权利要求16所述的方法，其中，所述第二金属层填充所述孔。
18.根据权利要求16所述的方法，其中，所述第一金属为铜并且所述金属衬套包括镍。
19.根据权利要求11所述的方法，其中，所述第一元件包括实质上由铜构成的金属片，并且所述孔具有小于150微米的节距。
20.根据权利要求19所述的方法，其中，所述方法包括以下特征中的至少之一：
用激光在金属片中钻通孔，并且将承载部连接至所述金属片的表面，以覆盖所述通孔而形成所述第一元件；
通过在金属片中机械地形成通孔，并且将承载部连接至所述金属片的表面，以覆盖所述通孔而形成所述第一元件；
所述导电接线柱具有截头圆锥体形状或具有圆柱形的形状。
21.一种制作互连元件的方法，包括：
a在多个包括第一金属的第一元件的盲孔中形成导电接线柱，每个导电接线柱均具有包括为所述孔加内衬的第二金属的衬套，以及包括与所述孔中的衬套相接触的第三金属，所述第二金属通过侵蚀剂抵抗侵蚀，该侵蚀剂蚀刻所述第一金属；
b形成暴露在介电层的底面处的接线端，所述接线端与所述导电接线柱导通；并且
c使用蚀刻剂选择性地去除所述第一元件的至少一部分，以使得至少部分的所述导电接线柱突出超过所述介电层的所述表面。
CN2008801102560A 2007-08-15 2008-08-15 具有通过镀敷形成的接线柱的互连元件 Active CN101809735B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US96482307P 2007-08-15 2007-08-15
US60/964,823 2007-08-15
US430807P 2007-11-26 2007-11-26
US61/004,308 2007-11-26
PCT/US2008/009840 WO2009023283A2 (en) 2007-08-15 2008-08-15 Interconnection element with posts formed by plating

Publications (2)

Publication Number Publication Date
CN101809735A CN101809735A (zh) 2010-08-18
CN101809735B true CN101809735B (zh) 2012-06-20

Family

ID=40351373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801102560A Active CN101809735B (zh) 2007-08-15 2008-08-15 具有通过镀敷形成的接线柱的互连元件

Country Status (6)

Country Link
US (3) US8505199B2 (zh)
EP (1) EP2186132B1 (zh)
JP (1) JP2010537403A (zh)
KR (1) KR101542478B1 (zh)
CN (1) CN101809735B (zh)
WO (2) WO2009023283A2 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
CN101809735B (zh) * 2007-08-15 2012-06-20 泰塞拉公司 具有通过镀敷形成的接线柱的互连元件
EP2206145A4 (en) 2007-09-28 2012-03-28 Tessera Inc FLIP-CHIP CONNECTION WITH DOUBLE POSTS
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US20130037312A1 (en) * 2011-08-10 2013-02-14 Invensas Corporation High density trace formation method by laser ablation
JP2015195305A (ja) * 2014-03-31 2015-11-05 イビデン株式会社 導体ポストを有するプリント配線板の製造方法ならびに導体ポストを有するプリント配線板
CN105097758B (zh) * 2014-05-05 2018-10-26 日月光半导体制造股份有限公司 衬底、其半导体封装及其制造方法
KR102249660B1 (ko) * 2014-08-14 2021-05-10 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US9437565B2 (en) * 2014-12-30 2016-09-06 Advanced Seminconductor Engineering, Inc. Semiconductor substrate and semiconductor package structure having the same
KR102472945B1 (ko) * 2015-04-23 2022-12-01 삼성전기주식회사 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
CN107424973B (zh) * 2016-05-23 2020-01-21 凤凰先驱股份有限公司 封装基板及其制法
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10636730B2 (en) 2016-11-10 2020-04-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor manufacturing process
US10354969B2 (en) 2017-07-31 2019-07-16 Advanced Semiconductor Engineering, Inc. Substrate structure, semiconductor package including the same, and method for manufacturing the same
US10529662B2 (en) * 2018-01-29 2020-01-07 International Business Machines Corporation Method and structure to construct cylindrical interconnects to reduce resistance
US11540390B2 (en) * 2018-07-31 2022-12-27 Kyocera Corporation Printed wiring board and method of manufacturing printed wiring board
CN111508926B (zh) * 2019-01-31 2022-08-30 奥特斯(中国)有限公司 一种部件承载件以及制造部件承载件的方法
JP7240909B2 (ja) * 2019-03-13 2023-03-16 新光電気工業株式会社 配線基板及びその製造方法
JP2021132068A (ja) * 2020-02-18 2021-09-09 イビデン株式会社 プリント配線板、プリント配線板の製造方法
JP7286016B2 (ja) * 2020-06-05 2023-06-02 三菱電機株式会社 パワー半導体装置及びその製造方法並びに電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175158B1 (en) * 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
US6445069B1 (en) * 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
CN1579019A (zh) * 2001-03-30 2005-02-09 英特尔公司 用于电源布线和接地布线的由交错凸起冶金法制成的条
US6897568B2 (en) * 2000-03-31 2005-05-24 Infineon Technologies Ag Electronic component with flexible contacting pads and method for producing the electronic component

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4591411A (en) * 1982-05-05 1986-05-27 Hughes Aircraft Company Method for forming a high density printed wiring board
JPS6345888A (ja) * 1986-08-13 1988-02-26 宇部興産株式会社 バンプ付配線板の製造方法
US5000818A (en) * 1989-08-14 1991-03-19 Fairchild Semiconductor Corporation Method of fabricating a high performance interconnect system for an integrated circuit
US5117276A (en) * 1989-08-14 1992-05-26 Fairchild Camera And Instrument Corp. High performance interconnect system for an integrated circuit
US4963225A (en) * 1989-10-20 1990-10-16 Tektronix, Inc. Method of fabricating a contact device
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
JPH05160067A (ja) * 1991-07-23 1993-06-25 Seiko Epson Corp 半導体装置およびその製造方法
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5468917A (en) * 1994-03-23 1995-11-21 International Business Machines Corporation Circuitized structure including flexible circuit with elastomeric member bonded thereto
US5747358A (en) 1996-05-29 1998-05-05 W. L. Gore & Associates, Inc. Method of forming raised metallic contacts on electrical circuits
US6085414A (en) 1996-08-15 2000-07-11 Packard Hughes Interconnect Company Method of making a flexible circuit with raised features protruding from two surfaces and products therefrom
US5918153A (en) * 1996-09-18 1999-06-29 Sandia Corporation High density electronic circuit and process for making
JP2934202B2 (ja) * 1997-03-06 1999-08-16 山一電機株式会社 配線基板における導電バンプの形成方法
TW444238B (en) * 1998-08-11 2001-07-01 Toshiba Corp A method of making thin film
US6239485B1 (en) 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6667552B1 (en) * 1999-02-18 2003-12-23 Advanced Micro Devices, Inc. Low dielectric metal silicide lined interconnection system
KR20000071383A (ko) 1999-02-26 2000-11-25 마쯔노고오지 배선층 전사용 복합재와 그 제조방법 및 장치
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP2001111189A (ja) 1999-10-12 2001-04-20 North:Kk 配線回路基板とその製造方法
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
US6586334B2 (en) * 2000-11-09 2003-07-01 Texas Instruments Incorporated Reducing copper line resistivity by smoothing trench and via sidewalls
JP4141135B2 (ja) 2001-03-28 2008-08-27 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 多層配線基板の製造方法
US20050097727A1 (en) * 2001-03-28 2005-05-12 Tomoo Iijima Multi-layer wiring board, method for producing multi-layer wiring board, polishing machine for multi-layer wiring board, and metal sheet for producing wiring board
JP4045143B2 (ja) 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
JP3910908B2 (ja) 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
US6908856B2 (en) * 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
JP4268434B2 (ja) * 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
US6713835B1 (en) * 2003-05-22 2004-03-30 International Business Machines Corporation Method for manufacturing a multi-level interconnect structure
JP2005093930A (ja) * 2003-09-19 2005-04-07 Sony Corp 多層基板とその製造方法
US7495179B2 (en) * 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
WO2005065207A2 (en) * 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
JP4467506B2 (ja) * 2005-11-24 2010-05-26 三菱電機株式会社 パッケージおよびそれを用いた電子装置
CN101809735B (zh) * 2007-08-15 2012-06-20 泰塞拉公司 具有通过镀敷形成的接线柱的互连元件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175158B1 (en) * 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
US6897568B2 (en) * 2000-03-31 2005-05-24 Infineon Technologies Ag Electronic component with flexible contacting pads and method for producing the electronic component
US6445069B1 (en) * 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
CN1579019A (zh) * 2001-03-30 2005-02-09 英特尔公司 用于电源布线和接地布线的由交错凸起冶金法制成的条

Also Published As

Publication number Publication date
WO2009023284A2 (en) 2009-02-19
US8505199B2 (en) 2013-08-13
JP2010537403A (ja) 2010-12-02
WO2009023284A3 (en) 2009-04-16
US20090148594A1 (en) 2009-06-11
EP2186132A2 (en) 2010-05-19
CN101809735A (zh) 2010-08-18
EP2186132A4 (en) 2018-01-03
KR20100061462A (ko) 2010-06-07
US9282640B2 (en) 2016-03-08
WO2009023283A3 (en) 2009-04-16
KR101542478B1 (ko) 2015-08-06
US20130286619A1 (en) 2013-10-31
EP2186132B1 (en) 2019-11-06
WO2009023283A2 (en) 2009-02-19
US20090145645A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
CN101809735B (zh) 具有通过镀敷形成的接线柱的互连元件
US8299368B2 (en) Interconnection element for electric circuits
US8530275B2 (en) Semiconductor device, method of manufacturing the semiconductor device, flip chip package having the semiconductor device and method of manufacturing the flip chip package
US6611052B2 (en) Wafer level stackable semiconductor package
US7622377B2 (en) Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US10192804B2 (en) Bump-on-trace packaging structure and method for forming the same
CN103325760A (zh) 形成于半导体基板上的导电凸块及其制法
JP2011142185A (ja) 半導体装置
CN106463472A (zh) 半导体器件及制造其的方法
US8322596B2 (en) Wiring substrate manufacturing method
CN107230640A (zh) 具散热座及双增层电路的散热增益型半导体组件及其制法
CN102487049B (zh) 半导体基板及其制法
CN112542440A (zh) 转接板及其制备方法、半导体封装结构
CN218385217U (zh) 半导体封装装置
KR100393096B1 (ko) 반도체패키지와 마더보드의 접속 구조 및 그 방법
KR100243023B1 (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
CN105720013A (zh) 防止中介导体桥接的半导体封装件立体堆栈方法
US8278769B2 (en) Compound semiconductor device and connectors
CN106711096B (zh) 一种铜柱结构封装基板及其加工方法
JP2023180812A (ja) 半導体装置、半導体装置の製造方法、半導体モジュールおよび半導体モジュールの製造方法
CN116613126A (zh) 封装件基板和包括封装件基板的半导体封装件
DE19830159A1 (de) Chipmodul mit einem Substrat als Träger für eine ein- oder mehrlagige hochdichte Verdrahtung (High Density Interconnect)
KR20020015410A (ko) 솔더 볼 필름을 이용한 볼 그리드 어레이 타입 패키지의실장 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant