CN112542440A - 转接板及其制备方法、半导体封装结构 - Google Patents

转接板及其制备方法、半导体封装结构 Download PDF

Info

Publication number
CN112542440A
CN112542440A CN202011310474.8A CN202011310474A CN112542440A CN 112542440 A CN112542440 A CN 112542440A CN 202011310474 A CN202011310474 A CN 202011310474A CN 112542440 A CN112542440 A CN 112542440A
Authority
CN
China
Prior art keywords
conductive part
hole
cavity
interposer
close
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011310474.8A
Other languages
English (en)
Inventor
周云
曾昭孔
陈武伟
郭瑞亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Tongfu Chaowei Semiconductor Co ltd
Original Assignee
Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Tongfu Chaowei Semiconductor Co ltd filed Critical Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority to CN202011310474.8A priority Critical patent/CN112542440A/zh
Publication of CN112542440A publication Critical patent/CN112542440A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本申请公开了一种转接板及其制备方法、半导体封装结构，转接板包括板体，板体包括第一表面，板体设有贯穿的通孔且通孔的一端贯穿至第一表面，通孔中设有导电部，导电部靠近第一表面的一端不超出第一表面，通孔和导电部所形成的整体结构在靠近第一表面的一端形成有限位腔。本申请提供的转接板及其制备方法、半导体封装结构，不仅降低了对接组装后的芯片和转接板在移动时发生相对错位偏移的风险，提高了导电部和芯片之间的焊接质量，还能够使得限位腔在焊球融化容置至少部分的液态焊料，降低了焊球之间因间距小而产生的桥接风险，同时还能够利用甲酸气体回流焊接工艺对芯片与导电部进行焊接，降低了半导体封装产品失效的风险。

Description

转接板及其制备方法、半导体封装结构
技术领域
本发明一般涉及半导体封装技术领域，具体涉及转接板及其制备方法、半导体封装结构。
背景技术
现有的2.5D封装结构一般包括基板以及贴装于基板上的芯片和硅转接板，芯片位于硅转接板远离基板的一侧。硅转接板中设有硅通孔(TSV)，硅通孔中形成有导电柱以对芯片与基板进行互连。其中，导电柱靠近芯片的一端凸伸出硅转接板的上表面(即硅转接板面向芯片的侧面)，芯片上形成有焊球并通过焊球与导电柱的伸出端焊接。
然而，上述的封装结构存在如下问题：
1、芯片和导电柱的伸出端在焊接之前需要进行对接组装并移动至焊接处，但在移动期间容易导致焊球与导电柱之间形成错位偏移，进而导致芯片出现偏移的情况，提高了产品失效的风险。
2、由于相邻焊球之间的间距小，不仅在焊接后容易出现焊点桥接的问题，而且还容易导致助焊剂出现残留的问题，提高了产品失效的风险。
发明内容
鉴于现有技术中的上述缺陷或不足，期望提供一种转接板及其制备方法、半导体封装结构。
第一方面，本申请提供一种转接板，包括板体，板体包括第一表面，板体设有通孔且通孔的一端贯穿至第一表面，通孔中设有导电部，导电部靠近第一表面的一端不超出第一表面，通孔和导电部所形成的整体结构在靠近第一表面的一端形成有限位腔。
进一步地，限位腔形成于导电部靠近第一表面的一端。
进一步地，导电部与第一表面之间存在第一间距。
进一步地，板体包括层叠设置的基体层和第一钝化层，第一表面为第一钝化层背离基体层的表面。
进一步地，第一间距小于或等于第一钝化层的厚度。
进一步地，限位腔的深度为20-50um。
第二方面，本申请还提供一种半导体封装结构，包括转接板。
第三方面，本申请还提供一种转接板的制备方法，包括：
在板体上形成盲孔，盲孔的一端贯穿至板体的第一表面；
在盲孔中形成导电部，其中导电部靠近第一表面的一端不超出第一表面，且盲孔和导电部所形成的整体结构在靠近第一表面的一端形成有限位腔；
对板体远离第一表面的一端进行减薄处理，以露出导电部。
进一步地，在限位腔位于导电部时，在盲孔中形成导电部包括：
在盲孔的内表面形成金属种子层，金属种子层靠近第一表面的一端不超出第一表面；
通过电镀工艺对金属种子层所围成的腔体进行部分填充处理，以形成限位腔。
进一步地，在限位腔位于导电部时，在盲孔中形成导电部包括：
在盲孔的内表面形成金属种子层，金属种子层靠近第一表面的一端不超出第一表面；
通过电镀工艺对金属种子层所围成的腔体进行填满处理；
对填满处理后的金属种子层靠近第一表面的一端进行部分刻蚀处理，以形成限位腔。
本申请提供的转接板及其制备方法、半导体封装结构，通过在通孔和导电部所形成的整体结构在靠近板体的第一表面的一端形成有限位腔，不仅能够使得限位腔在芯片和转接板对接组装后对焊球具有限位作用，降低了对接组装后的芯片和转接板在移动时发生相对错位偏移的风险，提高了导电部和芯片之间的焊接质量，还能够使得限位腔在焊球融化容置至少部分的液态焊料，降低了焊球之间因间距小而产生的桥接风险，同时还能够利用甲酸气体回流焊接工艺对芯片与导电部进行焊接，提高了芯片与导电部之间的焊接质量，降低了半导体封装产品失效的风险。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本申请实施例提供的转接板的结构示意图；
图2为本申请实施例提供的转接板与基板的连接示意图；
图3为本申请实施例提供的芯片与导电部的装配示意图；
图4为图3所示结构在焊接完成后的示意图；
图5为本申请另一实施例提供的芯片与导电部的装配示意图；
图6为图5所示结构在焊接完成后的示意图；
图7为本申请另一实施例提供的芯片与导电部的连接示意图；
图8为图7所示结构在焊接完成后的示意图；
图9为本申请实施例提供的转接板的制备流程图；
图10为本申请实施例中步骤S212所对应的结构示意图；
图11为本申请实施例中步骤S221所对应的结构示意图；
图12为本申请实施例中步骤S222所对应的结构示意图；
图13为本申请实施例中步骤S232所对应的结构示意图；
图14为本申请实施例中步骤S233所对应的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
请参考附图1-2，本申请提供一种转接板，包括板体100，板体100包括第一表面101，板体100设有通孔且通孔的一端贯穿至第一表面101，通孔中设有导电部200，导电部200靠近第一表面101的一端不超出第一表面101，通孔和导电部200所形成的整体结构在靠近第一表面101的一端形成有限位腔230。
在本实施例中，转接板包括板体100，板体100具有相对的第一表面101和第二表面以及贯穿第一表面101和第二表面的通孔，通孔中设有导电部200，导电部200用于将位于转接板两侧的基板400和芯片300进行互连。其中，板体100的第一表面101为转接板在被装配于封装结构时板体100面向芯片300的表面。
导电部200靠近第一表面101的一端不超出第一表面101，具体可包括：导电部200靠近第一表面101的一端与第一表面101平齐，或者导电部200与第一表面101之间存在间隙。通孔和导电部200所形成的整体结构在靠近第一表面101的一端形成有限位腔230，如此设置至少具有如下的效果：
第一、当芯片300和转接板进行对接组装时(此时焊球尚未进行焊接)，用于焊接芯片300和导电部200的焊球(下文简称第一焊球320)至少部分位于限位腔230，限位腔230能够对第一焊球320进行限位，如此能够降低对接组装后的芯片300和转接板在移动时发生相对错位偏移的风险，提高了导电部200和芯片300之间的焊接质量。
第二、第一焊球320在焊接时会进行融化以形成液态焊料，液态焊料的至少部分会流至限位腔230中，以填充限位腔230，实现芯片300和导电部200的电连接。同时，由于液态焊料的至少部分流至限位腔230中，减少甚至避免液态焊料溢出至第一表面101，实现了焊球之间在具有小间距的情况降低了焊球桥接风险。
第三、由于限位腔230与第一焊球320之间具有可供甲酸气体通过的缝隙，如此能够实现利用甲酸气体回流焊接工艺对芯片300与导电部200进行焊接。其中，甲酸气体会与焊球的表面和限位腔230的表面较全面地接触，以较好地去除表面的氧化物，有助于实现完全焊接的效果，提高芯片300与导电部200之间的焊接质量。
第四，由于限位腔230的存在，能够减少制备导电部200的导电材料的使用量，降低了转接板的制造成本。
转接板的类型例如但不限于硅转接板等，导电部200的形状例如但不限于柱状等，本申请对此均不作限定。其中，当转接板为硅转接板时，通孔则可为硅通孔。
第一焊球320可形成于芯片300上的铜柱310，具体地：芯片300上形成有铜柱310，第一焊球320形成于铜柱310远离芯片300的一端。
板体100上的通孔数量可为两个以上，且每个通孔内均设有导电部200。
在本申请的一些实施例中，限位腔230形成于导电部200靠近第一表面101的一端。
在本实施例中，将限位腔230设置于导电部200，如此能够使得导电部200对第一焊球320进行限位的同时，还可使得限位腔230和第一焊球320之间能够保持较好的接触连接，进而使得第一焊球320与导电部200的电连接性能更好。
其中，当限位腔230的直径大于第一焊球320的直径时，第一焊球320与限位腔230的装配关系如附图3所示，且焊接后的结构示意图如附图4所示。当限位腔230的直径等于第一焊球320的直径时，第一焊球320与限位腔230的装配关系如附图5所示，且焊接后的结构示意图如附图6所示。当限位腔230的直径小于第一焊球320的直径时，第一焊球320与限位腔230的装配关系如附图7所示，且焊接后的结构示意图如附图8所示。
当然，在其他实施例中，导电部200与第一表面101之间具有第二间距，通孔的内腔位于第一表面101至导电部200之间部分形成限位腔230。或者，导电部200与第一表面101之间具有第三间距，通孔的内腔位于第一表面101至导电部200之间部分形成第一限位腔230，导电部200靠近第一表面101的一端形成有第二限位腔230，第一限位腔230和第二限位腔230共同形成限位腔230。其中，第二间距大于第三间距。
在本申请的一些实施例中，导电部200与第一表面101之间存在第一间距。
在本实施例中，导电部200低于第一表面101，且两者之间具有第一间距，如此设置能够使得通孔内腔中位于导电部200至第一表面101之间部分可在第一焊球320从限位腔230中脱离时形成二次限位，进一步降低了芯片300和转接板在移动时发生相对错位偏移的风险，进一步提高导电部200和芯片300之间的焊接质量。
其中，第一间距可根据焊球、限位腔230等结构的尺寸进行合理设置。
当然，在其他实施例中，导电部200可与第一表面101平齐设置。
在本申请的一些实施例中，板体100包括层叠设置的基体层110和第一钝化层120，第一表面101为第一钝化层120背离基体层110的表面。
在本实施例中，板体100包括基体层110和层叠设置于基体层110上的第一钝化层120，第一钝化层120用于对基体层110进行保护，以避免基体在后续工序中被腐蚀等。转接板在装配于半导体封装结构时第一钝化层120位于基体层110靠近芯片300的一侧，第一表面101为第一钝化层120背离基体层110的表面。
其中，第一钝化层120的材质例如但不限于氧化钛、氧化硅等。第一钝化层120的厚度在5um以下，本申请对此不作限制。
在本申请的一些实施例中，第一间距小于或等于第一钝化层120的厚度。
在本实施例中，当第一间距等于第一钝化层120的厚度时，即导电部200与基体层110和第一钝化层120的交界处平齐设置。当第一间距小于第一钝化层120的厚度时，即导电部200延伸至第一钝化层120处。通过将第一间距小于或等于第一钝化层120的厚度设置，能够使得导电部200完全覆盖通孔的内表面，进而对通孔的内表面进行全面的保护。
在本申请的一些实施例中，限位腔230的深度为20-50um。
当限位腔230的深度小于20um时，不仅减少了限位腔230对第一焊球320的限位效果，而且还使得液态焊料在第一表面101上的溢出量较多，进而使得焊球桥接的风险较大。当限位腔230的深度大于50um时，则使得因焊料不足导致芯片300与导电部200焊接处接触不良的风险较大。在本实施例中，通过将限位腔230的深度为20-50um，能够在实现限位腔230对第一焊球320具有较好的限位效果的同时，还可兼顾焊接质量以及焊球桥接风险的控制。
在本申请的一些实施例中，限位腔230的内表面形成有防氧化层220，以避免限位腔230的内壁面形成氧化层影响焊接质量。
其中，防氧化层220设置于限位腔230的部分内壁面，或者防氧化层220设置于限位腔230的整个内壁面。防氧化层220的材质包括但不限于镍钯金等，本申请对此不作限制。
在本申请的一些实施例中，板体100还包括形成于基体层110远离第一钝化层120的一侧的第二钝化层130。第二钝化层130用于对基体层110进行保护，以避免基体在后续工序中被腐蚀等。
应当理解的是，当板体100包括第一钝化层120时，通孔可包括连通的第一通孔部141和第二通孔部142，第二通孔部142位于基体层110，第一通孔部141位于第一钝化层120以用于暴露第二通孔部142。当板体100包括第二钝化层130时，通孔可包括连通的第二通孔部142和第三通孔部143，第二通孔部142位于基体层110，第三通孔部143位于第二钝化层130以用于暴露第二通孔部142。当板体100包括第一钝化层120和第二钝化层130时，通孔可包括顺次连通的第一通孔部141、第二通孔部142和第三通孔部143，第一通孔部141位于第一钝化层120，第二通孔部142位于基体层110，第三通孔部143位于第二钝化层130。
其中，第二钝化层130的材质例如但不限于氧化钛、氧化硅等。第二钝化层130的厚度在5um以下，本申请对此不作限制。
本申请还提供一种半导体封装结构，包括转接板。
在本实施例中，半导体封装结构可为2.5D或3D封装结构，本申请对此不作限制。半导体封装结构具有位于转接板两侧的基板400和芯片300，转接板贴装于基板400上，芯片300贴装于转接板上。其中，导电部200远离芯片300的一端通过第二焊球410与基板400连接。
请参考附图9，本申请还提供一种转接板的制备方法，包括：
S100：在板体100上形成盲孔102，盲孔102的一端贯穿至板体100的第一表面101；
S200：在盲孔102中形成导电部200，其中导电部200靠近第一表面101的一端不超出第一表面101，且盲孔102和导电部200所形成的整体结构在靠近第一表面101的一端形成有限位腔230；
S300：对板体100远离第一表面101的一端进行减薄处理，以露出导电部200。
在本实施例中，通过在板体100上形成盲孔102，在盲孔102中形成导电部200，然后对板体100远离第一表面101的一端进行减薄以露出导电部200，形成转接板。
其中，在转接板上形成盲孔102的工艺包括但不限于刻蚀或激光融化等工艺，减薄处理的工艺包括但不限于研磨、刻蚀等，本申请对此不作限制。
在本申请的一些实施例中，在限位腔230位于导电部200时，在盲孔102中形成导电部200包括：
S221：在盲孔102的内表面形成金属种子层210，金属种子层210靠近第一表面101的一端不超出第一表面101；
S222：通过电镀工艺对金属种子层210所围成的腔体进行部分填充处理，以形成限位腔230。
本实施例给出了一种制备具有限位腔230的导电部200的方法，具体地：先在盲孔102的内表面形成金属种子层210，然后通过电镀工艺对金属种子层210所围成的腔体进行部分填充，获得导电部200。其中，电镀形成第一填充部240，第一填充部240对腔体进行部分填充且填充至限位腔230所需的深度，填充后腔体中剩下的部分即为限位腔230。
其中，金属种子层210的材质和电镀材质可相同，例如但不限于铜等，本申请对此不作限制。金属种子层210的形成工艺例如但不限于铺铜工艺，本申请对此不作限制。
其中，在盲孔102的内表面形成金属种子层210时的结构如附图11所示。通过电镀工艺对金属种子层210所围成的腔体进行部分填充处理后的结构如附图12所示。
在本申请的一些实施例中，在限位腔230位于导电部200时，在盲孔102中形成导电部200包括：
S231：在盲孔102的内表面形成金属种子层210，金属种子层210靠近第一表面101的一端不超出第一表面101；
S232：通过电镀工艺对金属种子层210所围成的腔体进行填满处理；
S233：对填满处理后的金属种子层210靠近第一表面101的一端进行部分刻蚀处理，以形成限位腔230。
本实施例给出了另一种制备具有限位腔230的导电部200的方法，具体地：
先在盲孔102的内表面形成金属种子层210，通过电镀工艺对金属种子层210所围成的腔体进行填满，然后对经过填满处理后的金属种子层210(包括金属种子层210和电镀形成的第二填充部250)靠近第一表面101的一端进行部分刻蚀以形成限位腔230，获得导电部200。其中，填满处理可理解为至少对腔体进行填平处理。本实施例中，对腔体的填充高度要求相对较低，有助于降低电镀工艺的操作难度。
其中，在盲孔102的内表面形成金属种子层210时的结构如附图11所示。通过电镀工艺对金属种子层210所围成的腔体进行填满处理后的结构如附图13所示。对填满处理后的金属种子层210靠近第一表面101的一端进行部分刻蚀处理后的结构如附图14所示。
在本申请的一些实施例中，制备方法还包括：
S240：在限位腔230的内表面形成防氧化层220。
在本申请的一些实施例中，当板体100具有第一钝化层120时，制备方法还包括板体100的制备方法，具体包括：
S211：在板体100上形成第一盲孔1021；
S212：在板体100上形成第一钝化层120，且第一钝化层120露出第一盲孔1021。
在本实施例中，第一钝化层120通过第二通孔部142暴露出第一盲孔1021，第一盲孔1021和对应的第二通孔部142共同形成上述的盲孔102。其中，在板体100上形成第一钝化层120时的结构如附图10所示。
此外，本文如有涉及术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (10)

1.一种转接板，其特征在于，包括板体，所述板体包括第一表面，所述板体设有通孔且所述通孔的一端贯穿至所述第一表面，所述通孔中设有导电部，所述导电部靠近所述第一表面的一端不超出所述第一表面，所述通孔和所述导电部所形成的整体结构在靠近所述第一表面的一端形成有限位腔。
2.根据权利要求1所述的转接板，其特征在于，所述限位腔形成于所述导电部靠近所述第一表面的一端。
3.根据权利要求2所述的转接板，其特征在于，所述导电部与所述第一表面之间存在第一间距。
4.根据权利要求3所述的转接板，其特征在于，所述板体包括层叠设置的基体层和第一钝化层，所述第一表面为所述第一钝化层背离所述基体层的表面。
5.根据权利要求4所述的转接板，其特征在于，所述第一间距小于或等于所述第一钝化层的厚度。
6.根据权利要求1-5任意一项所述的转接板，其特征在于，所述限位腔的深度为20-50um。
7.一种半导体封装结构，其特征在于，包括如权利要求1-6任意一项所述的转接板。
8.一种转接板的制备方法，其特征在于，包括：
在板体上形成盲孔，所述盲孔的一端贯穿至所述板体的第一表面；
在所述盲孔中形成导电部，其中所述导电部靠近所述第一表面的一端不超出所述第一表面，且所述盲孔和所述导电部所形成的整体结构在靠近所述第一表面的一端形成有限位腔；
对所述板体远离所述第一表面的一端进行减薄处理，以露出所述导电部。
9.根据权利要求8所述的转接板的制备方法，其特征在于，在所述限位腔位于所述导电部时，所述在所述盲孔中形成导电部包括：
在所述盲孔的内表面形成金属种子层，所述金属种子层靠近所述第一表面的一端不超出所述第一表面；
通过电镀工艺对所述金属种子层所围成的腔体进行部分填充处理，以形成所述限位腔。
10.根据权利要求8所述的转接板的制备方法，其特征在于，在所述限位腔位于所述导电部时，所述在所述盲孔中形成导电部包括：
在所述盲孔的内表面形成金属种子层，所述金属种子层靠近所述第一表面的一端不超出所述第一表面；
通过电镀工艺对所述金属种子层所围成的腔体进行填满处理；
对填满处理后的所述金属种子层靠近所述第一表面的一端进行部分刻蚀处理，以形成所述限位腔。
CN202011310474.8A 2020-11-20 2020-11-20 转接板及其制备方法、半导体封装结构 Pending CN112542440A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011310474.8A CN112542440A (zh) 2020-11-20 2020-11-20 转接板及其制备方法、半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011310474.8A CN112542440A (zh) 2020-11-20 2020-11-20 转接板及其制备方法、半导体封装结构

Publications (1)

Publication Number Publication Date
CN112542440A true CN112542440A (zh) 2021-03-23

Family

ID=75014512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011310474.8A Pending CN112542440A (zh) 2020-11-20 2020-11-20 转接板及其制备方法、半导体封装结构

Country Status (1)

Country Link
CN (1) CN112542440A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410129A (zh) * 2021-08-19 2021-09-17 康希通信科技（上海）有限公司 半导体结构的制备方法及半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
WO2001033623A1 (en) * 1999-10-29 2001-05-10 Hitachi, Ltd. Semiconductor device and its manufacturing method
CN209561382U (zh) * 2019-04-11 2019-10-29 上海思立微电子科技有限公司 半导体封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489804A (en) * 1989-08-28 1996-02-06 Lsi Logic Corporation Flexible preformed planar structures for interposing between a chip and a substrate
WO2001033623A1 (en) * 1999-10-29 2001-05-10 Hitachi, Ltd. Semiconductor device and its manufacturing method
CN209561382U (zh) * 2019-04-11 2019-10-29 上海思立微电子科技有限公司 半导体封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410129A (zh) * 2021-08-19 2021-09-17 康希通信科技（上海）有限公司 半导体结构的制备方法及半导体结构

Similar Documents

Publication Publication Date Title
CN101809735B (zh) 具有通过镀敷形成的接线柱的互连元件
JP4988843B2 (ja) 半導体フリップチップパッケージ用の基板およびプロセス
US8299368B2 (en) Interconnection element for electric circuits
US6826827B1 (en) Forming conductive posts by selective removal of conductive material
US6177636B1 (en) Connection components with posts
US8119516B2 (en) Bump structure formed from using removable mandrel
US7446404B2 (en) Three-dimensional package and method of making the same
US8288853B2 (en) Three-dimensional package and method of making the same
JP2023022856A (ja) 配線基板及び配線基板の製造方法
CN103794515B (zh) 芯片封装基板和结构及其制作方法
US6660626B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
KR20130127919A (ko) 전자 부품의 실장 구조체 및 전자 부품의 실장 구조체의 제조 방법
JP2011142185A (ja) 半導体装置
JP2019186243A (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
US6402970B1 (en) Method of making a support circuit for a semiconductor chip assembly
TWI232072B (en) Method and structure for printed circuit board assembly and jig for assembling structure
TWI333250B (zh)
US8322596B2 (en) Wiring substrate manufacturing method
CN112542440A (zh) 转接板及其制备方法、半导体封装结构
US8125081B2 (en) Semiconductor device, printed wiring board for mounting the semiconductor device and connecting structure for these
JP2015173005A (ja) 回路基板及び回路基板の製造方法
US10964633B2 (en) Wiring substrate
US10622298B2 (en) Wiring substrate and semiconductor device
US6436734B1 (en) Method of making a support circuit for a semiconductor chip assembly
CN218385217U (zh) 半导体封装装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination