JP2019186243A - 配線基板、半導体パッケージ及び配線基板の製造方法 - Google Patents

配線基板、半導体パッケージ及び配線基板の製造方法 Download PDF

Info

Publication number
JP2019186243A
JP2019186243A JP2018070751A JP2018070751A JP2019186243A JP 2019186243 A JP2019186243 A JP 2019186243A JP 2018070751 A JP2018070751 A JP 2018070751A JP 2018070751 A JP2018070751 A JP 2018070751A JP 2019186243 A JP2019186243 A JP 2019186243A
Authority
JP
Japan
Prior art keywords
bump
connection terminal
wiring board
diameter
columnar electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018070751A
Other languages
English (en)
Other versions
JP7032212B2 (ja
JP2019186243A5 (ja
Inventor
竹内　昭
Akira Takeuchi
昭 竹内
輝 田中
Teru Tanaka
輝 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2018070751A priority Critical patent/JP7032212B2/ja
Priority to US16/364,740 priority patent/US11121107B2/en
Publication of JP2019186243A publication Critical patent/JP2019186243A/ja
Publication of JP2019186243A5 publication Critical patent/JP2019186243A5/ja
Application granted granted Critical
Publication of JP7032212B2 publication Critical patent/JP7032212B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】接続信頼性を向上することができる配線基板、半導体パッケージ及び配線基板の製造方法を提供する。【解決手段】配線基板１００は、配線基板１００の一方の面に設けられた第１の接続端子２１０及び第２の接続端子２２０を有する。第１の接続端子２１０は、第１の直径を有し、表面が平坦又は凸状の第１の柱状電極２１１と、第１の柱状電極２１１上の第１のバンプ２１２と、を有する。第２の接続端子２２０は、第１の直径よりも大きな第２の直径を有し、表面が凹状の第２の柱状電極２２１と、第２の柱状電極２２１上の第２のバンプ２２２と、を有する。第１のバンプ２１２及び第２のバンプ２２２の融点は、第１の柱状電極２１１及び第２の柱状電極２２１の融点よりも低い。【選択図】図３

Description

本発明は、配線基板、半導体パッケージ及び配線基板の製造方法に関する。
近年、半導体チップの接続端子の多端子化に伴い、直径が異なる複数の接続端子を有する半導体チップが用いられている。このような半導体チップに対応するため、半導体チップを搭載する半導体パッケージに用いられる配線基板にも、直径が異なる複数の接続端子を設けることが求められている。一般に、配線基板の接続端子には、銅（Ｃｕ）等のポスト及びその上のバンプが含まれる。
特開２００７−１０３８７８号公報 特開２０１７−１５２６４６号公報
しかしながら、直径が異なる接続端子を含む半導体パッケージでは、配線基板と半導体チップとの間で接続不良が生じることがある。例えば、直径が大きな接続端子（以下、大径端子ということがある）に関し、２つの大径端子間でバンプ同士の短絡が生じることがある。また、直径が小さな接続端子（以下、小径端子ということがある）に関し、小径端子と半導体チップの接続端子とが接触できず、断線が生じることがある。このような短絡及び断線は、直径が異なる接続端子を含む半導体パッケージの接続信頼性の低下につながる。
本発明は、接続信頼性を向上することができる配線基板、半導体パッケージ及び配線基板の製造方法を提供することを目的とする。
配線基板の一態様は、配線基板の一方の面に設けられた第１の接続端子及び第２の接続端子を有する。前記第１の接続端子は、第１の直径を有し、表面が平坦又は凸状の第１の柱状電極と、前記第１の柱状電極上の第１のバンプと、を有する。前記第２の接続端子は、前記第１の直径よりも大きな第２の直径を有し、表面が凹状の第２の柱状電極と、前記第２の柱状電極上の第２のバンプと、を有する。前記第１のバンプ及び前記第２のバンプの融点は、前記第１の柱状電極及び前記第２の柱状電極の融点よりも低い。
開示の技術によれば、接続信頼性を向上することができる。
半導体パッケージに含まれる接続端子の例を示す断面図である。 半導体パッケージに含まれる接続端子の他の例を示す断面図である。 第１の実施形態に係る配線基板の構造を示す断面図である。 第１の実施形態に係る配線基板の製造方法を示す断面図（その１）である。 第１の実施形態に係る配線基板の製造方法を示す断面図（その２）である。 第１の実施形態に係る配線基板の製造方法を示す断面図（その３）である。 第１の実施形態に含まれる接続端子の形成方法を示す断面図（その１）である。 第１の実施形態に含まれる接続端子の形成方法を示す断面図（その２）である。 第１の実施形態に含まれる接続端子の形成方法を示す断面図（その３）である。 第２の実施形態に係る半導体パッケージを示す断面図である。
本発明者らは、従来の半導体パッケージにおいて短絡及び断線が生じる原因を究明すべく鋭意検討を行った。そして、本発明者らによる詳細な解析の結果、小径端子と大径端子との間で、ポストの高さを揃えているにも拘わらず、小径端子が大径端子よりも低くなっていることが明らかになった。ここで、この新たな知見について説明する。
図１は、半導体パッケージに含まれる接続端子の例を示す断面図である。図１（ａ）及び（ｂ）に示すように、これらの例では、ソルダレジスト層９００に小径端子用のビアホール９１５及び大径端子用のビアホール９２５が形成されている。ビアホール９２５の直径はビアホール９１５の直径よりも大きい。そして、ビアホール９１５内にポスト９１１が形成され、ビアホール９２５内にポスト９１１よりも直径が大きいポスト９２１が形成されている。また、ポスト９１１上にバンプ９１２が形成され、ポスト９２１上にバンプ９２２が形成されている。ポスト９１１及びバンプ９１２が小径端子９１０に含まれ、ポスト９２１及びバンプ９２２が大径端子９２０に含まれる。例えば、ポスト９１１及び９２１は電解銅めっき法により形成され、バンプ９１２及びバンプ９２２は電解錫めっき法により形成される。これらの形成後にバンプ９１２及びバンプ９２２のリフローが行われて小径端子９１０及び大径端子９２０が形成される。
図１（ａ）に示す例では、ポスト９１１及び９２１の表面が平坦であり、これらの高さが揃っている。表面が平坦なポスト９１１及び９２１の高さを揃えた場合、リフローにより、バンプ９２２の中央の厚さがバンプ９１２の中央の厚さよりも大きくなり、大径端子９２０が小径端子９１０よりも高くなる。
また、図１（ｂ）に示す例のように、ポスト９１１の表面が平坦になり、ポスト９２１の表面が凸状になることがある。この場合も、リフローにより、バンプ９２２の中央の厚さがバンプ９１２の中央の厚さよりも大きくなり、大径端子９２０が小径端子９１０よりも高くなる。
また、図１（ｂ）に示す例における頂部の高さの差ｄ２は、図１（ａ）に示す例における頂部の高さの差ｄ１だけよりも大きく、大径端子９２０と小径端子９１０との高さの相違がより顕著となる。
そして、小径端子９１０と大径端子９２０との間に高さの相違がある配線基板に半導体チップがフリップチップ実装されると、大径端子９２０が半導体チップの接続端子に接触する一方で、小径端子９１０が半導体チップの接続端子に接触できず、断線が生じることがある。また、大径端子９２０に含まれるバンプ９２２がリフロー時に過剰になって横方向に漏れ出し、バンプ９２２間で短絡が生じることがある。
図１に例示していないが、大径端子９２０だけでなく小径端子９１０の表面が凸状になることがある。この場合も、大径端子９２０が小径端子９１０よりも高くなり、断線及び短絡が生じるおそれがある。
これらの現象はこれまで解明されておらず、その対策もとられていない。このような状況下で本発明者らが更に鋭意検討を行った結果、図２に示すように、大径端子９２０に含まれるポスト９２１の表面を凹状にすることで、リフロー後において小径端子９１０及び大径端子９２０の高さがほぼ揃い、上記のような断線及び短絡を抑制し、接続信頼性を向上できることが明らかになった。
本発明者らは、これらの新たな知見に基づいて、以下のような実施形態に想到した。以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
（第１の実施形態）
第１の実施形態について説明する。第１の実施形態は配線基板に関する。
［配線基板の構造］
先ず、配線基板の構造について説明する。図３は、第１の実施形態に係る配線基板の構造を示す断面図である。
図３に示すように、第１の実施形態に係る配線基板１００は、支持体としてコア配線基板１０１を含む。コア配線基板１０１はガラスエポキシ樹脂や、ビスマレイミドトリアジン樹脂等の絶縁材料から形成されるコア基板１０２を含む。コア基板１０２の両面に銅等からなる第１の配線層１０４が形成されている。コア基板１０２には厚さ方向に貫通するスルーホール１０３Ａが形成されており、スルーホール１０３Ａ内に貫通導体１０３が設けられている。コア基板１０２の両側の第１の配線層１０４は貫通導体１０３を介して相互に接続されている。スルーホール１０３Ａの側壁にスルーホールめっき層が形成され、スルーホール１０３Ａの残りの孔には樹脂体が充填されていてもよい。この場合、コア基板１０２の両側の第１の配線層１０４はスルーホールめっき層を介して相互に接続される。
コア基板１０２の両側に第１の絶縁層１０５が形成されている。第１の絶縁層１０５には、第１の配線層１０４の接続部に到達するビアホール１０６が形成されており、第１の絶縁層１０５上に、ビアホール１０６内のビア導体を介して第１の配線層１０４に接続される第２の配線層１０７が形成されている。更に、コア基板１０２の両側において、第１の絶縁層１０５上に第２の絶縁層１０８が形成されている。第２の絶縁層１０８には、第２の配線層１０７の接続部に到達するビアホール１０９が形成されており、第２の絶縁層１０８上に、ビアホール１０９内のビア導体を介して第２の配線層１０７に接続される第３の配線層１１０が形成されている。
コア基板１０２の両側において、第２の絶縁層１０８上にソルダレジスト層２００が形成されている。コア基板１０２の半導体チップと接続される側のソルダレジスト層２００に第３の配線層１１０の接続部に達する第１のビアホール２１５及び第２のビアホール２２５が形成されている。第２のビアホール２２５の直径は第１のビアホール２１５の直径よりも大きい。例えば、第１のビアホール２１５及び第２のビアホール２２５の深さは１５μｍ〜２５μｍである。また、第１のビアホール２１５の最下部の直径は１０μｍ〜１５μｍ、最上部の直径は２２μｍ〜２７μｍであり、第２のビアホール２２５の最下部の直径は４０μｍ〜５０μｍ、最上部の直径は５５μｍ〜６０μｍである。コア基板１０２の反対側のソルダレジスト層２００には第３の配線層１１０の接続部に達する開口部２３５が形成されている。
コア基板１０２の半導体チップと接続される側において、第３の配線層１１０の接続部上に、第１のビアホール２１５を通じてソルダレジスト層２００の上方まで突出する第１の接続端子２１０、及び第２のビアホール２２５を通じてソルダレジスト層２００の上方まで突出する第２の接続端子２２０が形成されている。第１の接続端子２１０は第１のポスト２１１及び第１のバンプ２１２を含み、第２の接続端子２２０は第２のポスト２２１及び第２のバンプ２２２を含む。第１のポスト２１１の表面は曲面状の凸状であり、第２のポスト２２１の表面は曲面状の凹状である。第１の接続端子２１０及び第２の接続端子２２０の頂部のソルダレジスト層２００の表面を基準とする高さは、例えば１５μｍ〜２５μｍであり、互いに同等である。第１のポスト２１１は第１の柱状電極の一例であり、第２のポスト２２１は第２の柱状電極の一例である。
第１のバンプ２１２及び第２のバンプ２２２の融点は第１のポスト２１１及び第２のポスト２２１の融点よりも低く、例えば、第１のポスト２１１及び第２のポストは銅（Ｃｕ）若しくはニッケル（Ｎｉ）又はこれらの両方を含み、第１のバンプ２１２及び第２のバンプ２２２は錫（Ｓｎ）又ははんだを含む。例えば、第１のポスト２１１及び第２のポストは電解めっき法により形成された銅めっき膜を有し、その上にニッケルめっき膜が形成されていてもよい。はんだとしては、錫銀（ＳｎＡｇ）系合金、錫亜鉛（ＳｎＺｎ）系合金及び錫銅（ＳｎＣｕ）系合金等の無鉛はんだ、並びに鉛錫（ＰｂＳｎ）系合金の有鉛はんだが例示される。
このように、本実施形態においては、第１のポスト２１１の表面が凸状であるのに対し、第２のポスト２２１の表面が凹状であり、第１の接続端子２１０及び第２の接続端子２２０の頂部の高さが互いに同等である。このため、半導体チップのフリップチップ実装の際に、小径端子である第１の接続端子２１０は半導体チップの接続端子に確実に電気的に接続され、大径端子である第２の接続端子２２０に関しては、第２のバンプ２２２の漏れ出しが防止される。従って、本実施形態によれば接続信頼性を向上することができる。
なお、第１の接続端子２１０及び第２の接続端子２２０の高さが互いに完全に一致している必要はなく、フリップチップ実装の際のリフローにおいて第１のバンプ２１２及び第２のバンプ２２２が溶融するため、高さに多少のずれがあっても従来の半導体パッケージで生じるような短絡及び断線を抑制することができる。また、第１のポスト２１１の表面が平坦であっても、同様の効果を得ることができる。
その一方、小径ポストの表面が凹状で、大径ポストの表面が平坦又は凹状である場合、リフロー時に、小径ポスト上のバンプの突出量が抑制されると共に、大径ポスト上のバンプがより一層突出することになる。このため、小径ポストを含む小径の接続端子が、大径ポストを含む大径の接続端子より著しく低くなり、これらの間の高さの相違が大きくなる。従って、このような配線基板に半導体チップが実装されると、断線や短絡がより一層生じやすくなり、半導体パッケージの信頼性が低下してしまう。
なお、第１の接続端子２１０及び第２の接続端子２２０のピッチが均等である必要はなく、例えば、第１の接続端子２１０同士のピッチが第２の接続端子２２０同士のピッチより狭くてもよい。
［配線基板の製造方法］
次に、配線基板の製造方法について説明する。図４〜図６は、第１の実施形態に係る配線基板の製造方法を示す断面図である。
先ず、図４（ａ）に示すように、支持体としてコア配線基板１０１を準備する。コア配線基板１０１はコア基板１０２及び第１の配線層１０４を備えている。コア基板１０２には厚さ方向に貫通するスルーホール１０３Ａが形成されており、スルーホール１０３Ａ内に貫通導体１０３が設けられている。例えば、スルーホール１０３Ａはドリルやレーザを用いた加工等により形成することができ、貫通導体１０３及び第１の配線層１０４はめっき法及びフォトリソグラフィ等により形成することができる。なお、コア配線基板１０１としては、配線基板１００が複数個取れる大判の基板が使用される。つまり、コア配線基板１０１は、配線基板１００に対応する構造体が形成される複数の領域を有している。
次いで、図４（ｂ）に示すように、コア基板１０２の両側に未硬化の樹脂フィルムを貼付し、加熱処理して硬化させることにより、第１の絶縁層１０５を形成する。第１の絶縁層１０５は、エポキシ樹脂又はポリイミド樹脂等の絶縁樹脂から形成される。液状樹脂を塗布することにより、第１の絶縁層１０５を形成してもよい。その後、コア基板１０２の両側の第１の絶縁層１０５をレーザで加工することにより、第１の配線層１０４の接続部に到達するビアホール１０６を第１の絶縁層１０５に形成する。
続いて、図５（ａ）に示すように、コア基板１０２の両側において、ビアホール１０６内のビア導体を介して第１の配線層１０４に接続される第２の配線層１０７を第１の絶縁層１０５上に形成する。
第２の配線層１０７はセミアディティブ法によって形成することができる。ここで、第２の配線層１０７の形成方法について詳しく説明する。先ず、第１の絶縁層１０５上及びビアホール１０６の内面に無電解めっき法又はスパッタ法により、銅等からなるシード層（不図示）を形成する。次いで、第２の配線層１０７を形成する部分に開口部が設けられためっきレジスト層（不図示）を形成する。続いて、シード層をめっき給電経路に利用する電解めっき法により、めっきレジスト層の開口部に銅等からなる金属めっき層を形成する。その後、めっきレジスト層を除去する。次いで、金属めっき層をマスクにしてシード層をウェットエッチングにより除去する。このようにして、シード層及び金属めっき層を含む第２の配線層１０７を形成することができる。
第２の配線層１０７の形成後、図５（ｂ）に示すように、コア基板１０２の両側において、第１の絶縁層１０５上に、第２の配線層１０７の接続部上にビアホール１０９が設けられた第２の絶縁層１０８を形成する。第２の絶縁層１０８は、第１の絶縁層１０５と同様の方法で形成することができる。
更に、同じく図５（ｂ）に示すように、コア基板１０２の両側において、ビアホール１０９内のビア導体を介して第２の配線層１０７に接続される第３の配線層１１０を第２の絶縁層１０８上に形成する。第３の配線層１１０は、第２の配線層１０７と同様の方法で形成することができる。
次いで、図６（ａ）に示すように、コア基板１０２の両側において、第２の絶縁層１０８上にソルダレジスト層２００を形成する。その後、コア基板１０２の半導体チップと接続される側のソルダレジスト層２００に第３の配線層１１０の接続部に達する第１のビアホール２１５及び第２のビアホール２２５を形成する。第２のビアホール２２５の直径は第１のビアホール２１５の直径よりも大きくする。また、コア基板１０２の反対側のソルダレジスト層２００に第３の配線層１１０の接続部に達する開口部２３５を形成する。
ソルダレジスト層２００は、感光性のエポキシ樹脂又はアクリル樹脂等の絶縁樹脂から形成される。樹脂フィルムの貼り付け又は液状樹脂の塗布により、ソルダレジスト層２００を形成してもよい。第１のビアホール２１５、第２のビアホール２２５及び開口部２３５は、露光及び現像により形成することができる。ソルダレジスト層２００に非感光性のエポキシ樹脂又はポリイミド樹脂等の絶縁樹脂を用いてもよい。この場合、第１のビアホール２１５、第２のビアホール２２５及び開口部２３５は、レーザ加工又はブラスト処理により形成することができる。
続いて、図６（ｂ）に示すように、コア基板１０２の半導体チップと接続される側において、第３の配線層１１０の接続部上に、第１のビアホール２１５を通じてソルダレジスト層２００の上方まで突出する第１の接続端子２１０、及び第２のビアホール２２５を通じてソルダレジスト層２００の上方まで突出する第２の接続端子２２０を形成する。第１の接続端子２１０は第１のポスト２１１及び第１のバンプ２１２を含み、第２の接続端子２２０は第２のポスト２２１及び第２のバンプ２２２を含む。
次いで、図６（ｂ）に示す構造体を切断線ＣＬに沿ってスライサー等により切断する。これにより、配線基板１００に対応する構造体が個片化され、大判のコア配線基板１０１から第１の実施形態に係る配線基板１００が複数得られる。このようにして、図３に示す第１の実施形態に係る配線基板１００を製造することができる。
ここで、第１の接続端子２１０及び第２の接続端子２２０の形成方法について詳しく説明する。図７〜図９は、第１の接続端子２１０及び第２の接続端子２２０の形成方法を示す断面図である。
図７（ａ）に示すように、第１のビアホール２１５及び第２のビアホール２２５を形成した後、図７（ｂ）に示すように、シード層２０１を形成する。シード層２０１は無電解銅めっき法により形成することができ、例えば、その厚さは０．３μｍ〜０．８μｍとする。
次いで、図７（ｃ）に示すように、第１の接続端子２１０を形成する部分に第１の開口部２１６が設けられ、第２の接続端子２２０を形成する部分に第２の開口部２２６が設けられためっきレジスト層２０２をシード層２０１上に形成する。第１の開口部２１６及び第２の開口部２２６はフォトリソグラフィにより形成することができる。例えば、めっきレジスト層２０２の厚さは２５μｍ〜３５μｍとし、第１の開口部２１６の直径は４０μｍ〜４５μｍ、第２の開口部２２６の直径は８０μｍ〜８５μｍとする。
その後、図８（ａ）に示すように、第１のビアホール２１５及び第１の開口部２１６内に第１のポスト２１１を形成し、第２のビアホール２２５及び第２の開口部２２６内に第２のポスト２２１を形成する。第１のポスト２１１及び第２のポスト２２１は電解めっき法により形成することができる。
電解めっき法により開口部内に銅めっき膜等のめっき膜を形成する場合、初期段階ではめっき膜の表面が凹状であり、徐々に平坦になり、その後に凸状になる。このような形状変化は開口部の直径及びめっき液の埋め込み性等に依存しており、特に埋め込み性が低いめっき液を用いた場合、めっき膜の表面が平坦又は凸状になるまでの時間が、開口部の直径に依存しやすい。本実施形態では、めっき液のこのような性質を利用して、第２のポスト２２１の表面が凹状、かつ第１のポスト２１１の表面が凸状の状態で成膜を停止する。この結果、図８（ａ）に示すように、表面が凸状の第１のポスト２１１及び表面が凹状の第２のポスト２２１が得られる。なお、第２のポスト２２１の表面が凹状、かつ第１のポスト２１１の表面が平坦な状態で成膜を停止してもよい。第１のポスト２１１及び第２のポスト２２１を、例えば銅めっき膜及びニッケルめっき膜の積層構造にしてもよい。
続いて、図８（ｂ）に示すように、第１のポスト２１１上に第１のバンプ２１２を形成し、第２のポスト２２１上に第２のバンプ２２２を形成する。第１のバンプ２１２及び第２のバンプ２２２は電解めっき法により形成することができる。第１のバンプ２１２及び第２のバンプ２２２は、それぞれ第１のポスト２１１及び第２のポスト２２１の表面に倣うように形成される。従って、第１のバンプ２１２の表面は凸状又は平坦であり、第２のバンプ２２２の表面は凹状である。第１のバンプ２１２及び第２のバンプ２２２としては、例えば電解めっき法により錫バンプを形成する。
次いで、図８（ｃ）に示すように、めっきレジスト層２０２を除去する。
その後、図９（ａ）に示すように、第１のバンプ２１２、第２のバンプ２２２、第１のポスト２１１及び第２のポスト２２１をマスクにしてシード層２０１をウェットエッチングにより除去する。
続いて、第１のバンプ２１２及び第２のバンプ２２２の融点以上、第１のポスト２１１及び第２のポスト２２１の融点未満の温度でリフローを行う。この結果、図９（ｂ）に示すように、第１のバンプ２１２及び第２のバンプ２２２の形状が、エネルギー的により安定な形状に変化し、特に、凹状であった第２のバンプ２２２の表面が凸状になる。このようにして、第１の接続端子２１０及び第２の接続端子２２０を形成することができる。また、このような方法で形成される第１の接続端子２１０及び第２の接続端子２２０の頂部のソルダレジスト層２００の表面を基準とする高さは互いに同等になり、例えば１５μｍ〜２５μｍとなる。
このような製造方法によれば、第１の接続端子２１０又は第２の接続端子２２０を形成するために独立の工程を要せずに、互いに頂部の高さが同等の第１の接続端子２１０及び第２の接続端子２２０を備えた配線基板１００を製造することができる。
なお、図３及び図６（ｂ）ではシード層２０１を省略してある。
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は半導体パッケージに関する。図１０は、第２の実施形態に係る半導体パッケージ５００を示す断面図である。
図１０に示すように、第２の実施形態に係る半導体パッケージ５００は、第１の実施形態に係る配線基板１００、半導体チップ３００、第３のバンプ３１２及び第４のバンプ３２２、アンダーフィル樹脂３３０並びに外部接続端子３３１を有する。
半導体チップ３００は、第３のバンプ３１２を介して第１の接続端子２１０に接続される第３の接続端子３１１、及び第４のバンプ３２２を介して第２の接続端子２２０に接続される第４の接続端子３２１を含む。第３の接続端子３１１及び第４の接続端子３２１は、例えば電極パッドであり、第４の接続端子３２１の直径は第３の接続端子３１１の直径よりも大きい。第３のバンプ３１２及び第４のバンプ３２２には、例えば、はんだボールが用いられる。はんだボールの材料としては、第１のバンプ２１２及び第２のバンプ２２２と同様に、錫銀（ＳｎＡｇ）系合金、錫亜鉛（ＳｎＺｎ）系合金及び錫銅（ＳｎＣｕ）系合金等の無鉛はんだ、並びに鉛錫（ＰｂＳｎ）系合金の有鉛はんだが例示される。半導体チップ３００と配線基板１００のソルダレジスト層２００との間に、エポキシ樹脂等のアンダーフィル樹脂３３０が充填されている。
配線基板１００の半導体チップ３００とは反対側の面において、第３の配線層１１０上に外部接続端子３３１が設けられている。外部接続端子３３１には、例えば、第３のバンプ３１２及び第４のバンプ３２２と同様のはんだボールが用いられる。
このような半導体パッケージ５００を製造するには、個片化後の配線基板１００を準備し、第３のバンプ３１２及び第４のバンプ３２２を用いて、半導体チップ３００を配線基板１００にフリップチップ実装する。このとき、配線基板１００の第１の接続端子２１０及び第２の接続端子２２０の頂部の高さがほぼ揃っているため、第１の接続端子２１０と第３の接続端子３１１とが良好に接続され、第２の接続端子２２０と第４の接続端子３２１とが良好に接続される。半導体チップ３００の実装後、半導体チップ３００とソルダレジスト層２００との間にアンダーフィル樹脂３３０を充填する。また、外部接続端子３３１を第３の配線層１１０上に形成する。
このようにして、半導体パッケージ５００を製造することができる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。例えば、上述した実施の形態ではコア基板が用いられているが、本開示はコアレス基板に適用することも可能である。
１００ 配線基板
１０１ コア配線基板
１０２ コア基板
２００ ソルダレジスト層
２１０ 第１の接続端子
２１１ 第１のポスト
２１２ 第１のバンプ
２２０ 第２の接続端子
２２１ 第２のポスト
２２２ 第２のバンプ
３００ 半導体チップ
３１１ 第３の接続端子
３１２ 第３のバンプ
３２１ 第４の接続端子
３２２ 第４のバンプ
３３０ アンダーフィル樹脂
５００ 半導体パッケージ

Claims (4)

  1. 配線基板の一方の面に設けられた第１の接続端子及び第２の接続端子、
    を有し、
    前記第１の接続端子は、
    第１の直径を有し、表面が平坦又は凸状の第１の柱状電極と、
    前記第１の柱状電極上の第１のバンプと、
    を有し、
    前記第２の接続端子は、
    前記第１の直径よりも大きな第２の直径を有し、表面が凹状の第２の柱状電極と、
    前記第２の柱状電極上の第２のバンプと、
    を有し、
    前記第１のバンプ及び前記第２のバンプの融点は、前記第１の柱状電極及び前記第２の柱状電極の融点よりも低いことを特徴とする配線基板。
  2. 前記第１の柱状電極及び前記第２の柱状電極は、銅若しくはニッケル又はこれらの両方を含み、
    前記第１のバンプ及び前記第２のバンプは、錫又ははんだを含むことを特徴とする請求項１に記載の配線基板。
  3. 請求項１又は２に記載の配線基板と、
    前記配線基板に実装された半導体チップと、
    を有し、
    前記半導体チップは、
    前記第１の接続端子に接続された第３の接続端子と、
    前記第２の接続端子に接続された第４の接続端子と、
    を有することを特徴とする半導体パッケージ。
  4. 配線基板の一方の面に、電解めっき法により、第１の直径を有し、表面が平坦又は凸状の第１の柱状電極と、前記第１の直径よりも大きな第２の直径を有し、表面が凹状の第２の柱状電極と、を形成する工程と、
    電解めっき法により、前記第１の柱状電極上の第１のバンプと、前記第２の柱状電極上の第２のバンプと、を形成する工程と、
    を有し、
    前記第１のバンプ及び前記第２のバンプの融点は、前記第１の柱状電極及び前記第２の柱状電極の融点よりも低く、
    前記第１のバンプ及び前記第２のバンプの形成後に、前記第１のバンプ及び前記第２のバンプの融点以上、前記第１の柱状電極及び前記第２の柱状電極の融点未満の温度でリフローを行う工程を有することを特徴とする配線基板の製造方法。
JP2018070751A 2018-04-02 2018-04-02 配線基板、半導体パッケージ及び配線基板の製造方法 Active JP7032212B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018070751A JP7032212B2 (ja) 2018-04-02 2018-04-02 配線基板、半導体パッケージ及び配線基板の製造方法
US16/364,740 US11121107B2 (en) 2018-04-02 2019-03-26 Interconnect substrate having columnar electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018070751A JP7032212B2 (ja) 2018-04-02 2018-04-02 配線基板、半導体パッケージ及び配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2019186243A true JP2019186243A (ja) 2019-10-24
JP2019186243A5 JP2019186243A5 (ja) 2021-02-12
JP7032212B2 JP7032212B2 (ja) 2022-03-08

Family

ID=68053863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018070751A Active JP7032212B2 (ja) 2018-04-02 2018-04-02 配線基板、半導体パッケージ及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US11121107B2 (ja)
JP (1) JP7032212B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11997787B2 (en) 2021-01-13 2024-05-28 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing wiring substrate

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140174A (ja) * 2018-02-07 2019-08-22 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
US11109481B2 (en) * 2019-02-15 2021-08-31 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
US11855017B2 (en) * 2021-01-14 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
JP2022161248A (ja) * 2021-04-08 2022-10-21 イビデン株式会社 プリント配線板およびその製造方法
JP2022161152A (ja) * 2021-04-08 2022-10-21 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
KR20220161177A (ko) * 2021-05-28 2022-12-06 닛토덴코 가부시키가이샤 배선 회로 기판 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140174A (ja) * 2018-02-07 2019-08-22 イビデン株式会社 プリント配線板およびプリント配線板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4769056B2 (ja) 2005-10-07 2011-09-07 日本特殊陶業株式会社 配線基板及びその製法方法
US8803319B2 (en) * 2010-02-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
JP6076020B2 (ja) * 2012-02-29 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2017152646A (ja) 2016-02-26 2017-08-31 富士通株式会社 電子部品、電子装置及び電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019140174A (ja) * 2018-02-07 2019-08-22 イビデン株式会社 プリント配線板およびプリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11997787B2 (en) 2021-01-13 2024-05-28 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing wiring substrate

Also Published As

Publication number Publication date
US11121107B2 (en) 2021-09-14
JP7032212B2 (ja) 2022-03-08
US20190304942A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
JP7032212B2 (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
TWI506738B (zh) 封裝結構及其製法
JP6780933B2 (ja) 端子構造、端子構造の製造方法、及び配線基板
US9899304B2 (en) Wiring substrate and semiconductor device
US9748192B2 (en) Printed circuit board having a post bump
JP2015026722A (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
US20120043371A1 (en) Wiring substrate manufacturing method
KR101355732B1 (ko) 배선기판 제조방법
JP2023095979A (ja) 配線基板及び配線基板の製造方法
US10886211B2 (en) Wiring board and semiconductor package
JP6951219B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP2020155631A (ja) 配線基板及びその製造方法、半導体パッケージ
JP2020061449A (ja) 配線基板及びその製造方法
JP2020087967A (ja) プリント配線板およびその製造方法
JP5359993B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US11749590B2 (en) Wiring substrate device
US20230319992A1 (en) Wiring substrate
JP2020087968A (ja) プリント配線板の製造方法
JP2023064346A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2024061960A (ja) 配線基板及びその製造方法、半導体装置
KR20160055456A (ko) 인쇄회로기판 및 그 제조방법
JP2020141015A (ja) 配線基板
JP2023183319A (ja) 積層基板及び積層基板の製造方法
JP2023002217A (ja) 配線基板
JP2022189275A (ja) 端子構造、配線基板及び端子構造の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220224

R150 Certificate of patent or registration of utility model

Ref document number: 7032212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150