JP2022189275A - 端子構造、配線基板及び端子構造の製造方法 - Google Patents

端子構造、配線基板及び端子構造の製造方法 Download PDF

Info

Publication number
JP2022189275A
JP2022189275A JP2021097771A JP2021097771A JP2022189275A JP 2022189275 A JP2022189275 A JP 2022189275A JP 2021097771 A JP2021097771 A JP 2021097771A JP 2021097771 A JP2021097771 A JP 2021097771A JP 2022189275 A JP2022189275 A JP 2022189275A
Authority
JP
Japan
Prior art keywords
layer
wiring
protective metal
solder
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021097771A
Other languages
English (en)
Inventor
陽子 中林
Yoko Nakabayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2021097771A priority Critical patent/JP2022189275A/ja
Priority to US17/833,199 priority patent/US20220399297A1/en
Publication of JP2022189275A publication Critical patent/JP2022189275A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11906—Multiple masking steps with modification of the same mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1355—Shape
    • H01L2224/13551—Shape being non uniform
    • H01L2224/13552—Shape being non uniform comprising protrusions or indentations
    • H01L2224/13553—Shape being non uniform comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/13576—Plural coating layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】隣接するはんだ層同士のショートを抑制できる端子構造及び配線基板を提供する。【解決手段】配線基板１０は、配線層３１と、配線層３１を被覆する絶縁層４０と、絶縁層４０を厚さ方向に貫通して配線層３１の上面の一部を露出する開口部４１と、開口部４１内に形成されたビア配線５１と、ビア配線５１と電気的に接続されるとともに、絶縁層４０の上面に形成された配線層５２とを有する。配線基板１０は、配線層５２の上面及び側面を被覆するように形成された保護金属層６０と、保護金属層６０の上面及び側面を被覆するように形成されたはんだ層７０と、保護金属層６０とはんだ層７０との界面に形成された金属間化合物層８０とを有する。保護金属層６０は、配線層５２の側面よりも配線層５２の外方に突出する突出部６１を有する。【選択図】図２

Description

本発明は、端子構造、配線基板及び端子構造の製造方法に関するものである。
半導体素子等の電子部品を実装するための配線基板は、様々な形状・構造のものがある。例えば、接続パッド上に、半導体素子と接続されるはんだ層が形成された配線基板が提案されている（例えば、特許文献１参照）。
特開２０２０－１８８１３９号公報
ところで、近年では、半導体素子の高性能化に伴って配線基板の接続パッドの狭ピッチ化が進められている。しかし、接続パッドの狭ピッチ化が進むと、隣接するはんだ層同士がリフロー後にショートしやすくなるという問題が発生する。
本発明の一観点によれば、第１配線層と、前記第１配線層を被覆する絶縁層と、前記絶縁層を厚さ方向に貫通して前記第１配線層の上面の一部を露出する開口部と、前記開口部内に形成されたビア配線と、前記ビア配線と電気的に接続されるとともに、前記絶縁層の上面に形成された第２配線層と、前記第２配線層の上面に形成された保護金属層と、前記保護金属層の上面に形成されたはんだ層と、前記保護金属層と前記はんだ層との界面に形成された金属間化合物層と、を有し、前記保護金属層は、前記第２配線層の側面よりも前記第２配線層の外方に突出する突出部を有し、前記はんだ層は、前記保護金属層の上面及び側面を被覆するとともに、前記第２配線層の側面を露出しており、前記金属間化合物層は、前記保護金属層の上面及び側面を被覆している。
本発明の一観点によれば、隣接するはんだ層同士のショートを抑制できるという効果を奏する。
一実施形態の配線基板を示す概略断面図である。 一実施形態の配線基板の一部を拡大して示す概略断面図である。 一実施形態の半導体装置を示す概略断面図である。 一実施形態の半導体装置の一部を拡大して示す概略断面図である。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図である。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図である。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図である。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図である。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図である。 一実施形態の配線基板の製造方法を示す概略断面図である。 変更例の配線基板を示す概略断面図である。
以下、一実施形態について添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが各図面で同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。なお、本明細書において、「平面視」とは、対象物を図１等の鉛直方向（図中上下方向）から見ることを言い、「平面形状」とは、対象物を図１等の鉛直方向から見た形状のことを言う。本明細書における「上下方向」及び「左右方向」は、各図面において各部材を示す符号が正しく読める向きを正位置とした場合の方向である。また、本明細書における「平行」、「直交」や「水平」は、厳密に平行、直交や水平の場合のみでなく、本実施形態における作用効果を奏する範囲内で概ね平行、直交や水平の場合も含まれる。
（配線基板１０の全体構成）
図１に示すように、配線基板１０は、基板本体１１を有している。基板本体１１の下面には、配線層２１と、ソルダーレジスト層２２とが順に積層されている。また、基板本体１１の上面には、配線層３１と、絶縁層４０と、接続端子５０と、保護金属層６０と、はんだ層７０とが順に積層されている。
基板本体１１としては、絶縁樹脂層と配線層とが交互に積層された配線構造体を用いることができる。配線構造体は、例えば、コア基板を有しても良いし、コア基板を有していなくてもよい。絶縁樹脂層の材料としては、例えば、熱硬化性の絶縁性樹脂を用いることができる。熱硬化性の絶縁性樹脂としては、例えば、エポキシ樹脂、ポリイミド樹脂やシアネート樹脂などの絶縁性樹脂を用いることができる。また、絶縁樹脂層の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などの感光性樹脂を主成分とする絶縁性樹脂を用いることもできる。絶縁樹脂層は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
基板本体１１の配線層や配線層２１，３１の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。ソルダーレジスト層２２の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などの感光性樹脂を主成分とする絶縁性樹脂を用いることができる。ソルダーレジスト層２２は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
（配線層２１の構造）
配線層２１は、基板本体１１の下面に形成されている。配線層２１は、配線基板１０の最下層の配線層である。
（ソルダーレジスト層２２の構造）
ソルダーレジスト層２２は、配線層２１を被覆するように、基板本体１１の下面に積層されている。ソルダーレジスト層２２は、配線基板１０の最外層（ここでは、最下層）の絶縁層である。
ソルダーレジスト層２２には、配線層２１の下面の一部を外部接続用パッドＰ１として露出させるための複数の開口部２２Ｘが形成されている。外部接続用パッドＰ１には、配線基板１０をマザーボード等の実装基板に実装する際に使用される外部接続端子９６（図３参照）が接続されるようになっている。
開口部２２Ｘの底部に露出する配線層２１の下面には、必要に応じて、表面処理層２３が形成されている。表面処理層２３の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。表面処理層２３の他の例としては、Ｎｉ層／Ｐｄ層（Ｎｉ層とＰｄ層をこの順番で積層した金属層）、Ｐｄ／Ａｕ層（Ｐｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。ここで、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。これらＡｕ層、Ｎｉ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき層）や、電解めっき法により形成された金属層（電解めっき層）を用いることができる。また、表面処理層２３としては、開口部２２Ｘに露出する配線層２１の下面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して形成されるＯＳＰ膜を用いることもできる。ＯＳＰ膜としては、例えば、アゾール化合物やイミダゾール化合物等の有機被膜を用いることができる。なお、配線層２１の下面に表面処理層２３が形成されている場合には、その表面処理層２３が外部接続用パッドＰ１として機能する。
本例では、表面処理層２３上に外部接続端子９６（図３参照）を設けるようにしたが、開口部２２Ｘに露出する配線層２１（又は、配線層２１上に表面処理層２３が形成されている場合には、その表面処理層２３）自体を、外部接続端子としてもよい。
（配線層３１の構造）
配線層３１は、基板本体１１の上面に形成されている。配線層３１は、基板本体１１内の配線層や貫通電極を介して、配線層２１と電気的に接続されている。
（絶縁層４０の構造）
絶縁層４０は、配線層３１の一部を被覆するように、基板本体１１の上面に積層されている。絶縁層４０は、配線基板１０の最外層（ここでは、最上層）に設けられた最外絶縁層である。絶縁層４０は、基板本体１１で用いた絶縁樹脂層と同じ絶縁樹脂層とすることができる。また、絶縁層４０としては、ソルダーレジスト層を用いることもできる。ソルダーレジスト層の材料としては、例えば、ソルダーレジスト層２２と同様の材料を用いることができる。なお、配線層３１の上面から絶縁層４０の上面までの厚さは、例えば、４μｍ～３０μｍ程度とすることができる。
絶縁層４０には、当該絶縁層４０を厚さ方向に貫通して配線層３１の上面の一部を露出する開口部４１が形成されている。開口部４１の平面形状は、任意の形状及び大きさに設定することができる。本例の開口部４１の平面形状は、円形状に形成されている。開口部４１の深さは、例えば、４μｍ～３０μｍ程度とすることができる。本例の開口部４１は、図１において下側（基板本体１１側）から上側に向かうに連れて開口幅（開口径）が大きくなるテーパ状に形成されている。
開口部４１の内壁面は、例えば、絶縁層４０の上面から配線層３１に向かうに連れて開口部４１の平面中心に近づくように傾斜して形成されている。なお、開口部４１の内壁面は、平面である必要はなく、開口部４１の内壁面の一部又は全部が凸状の曲面や凹状の曲面であってもよい。
（接続端子５０の構造）
図２に示すように、接続端子５０は、開口部４１から露出された配線層３１上に形成されている。接続端子５０は、例えば、電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。接続端子５０は、例えば、開口部４１内に形成されたビア配線５１と、ビア配線５１を介して配線層３１と電気的に接続され、絶縁層４０の上面に形成された配線層５２とを有している。接続端子５０の平面形状は、任意の形状及び大きさに設定することができる。本例の接続端子５０の平面形状は、円形状に形成されている。
ビア配線５１は、例えば、開口部４１を充填するように形成されている。ビア配線５１は、開口部４１と同様の形状に形成されている。配線層５２は、例えば、絶縁層４０の上面から上方に突出するように柱状に形成されている。
接続端子５０は、開口部４１の内面と絶縁層４０の上面とを被覆するシード層５３を有している。本例のシード層５３は、絶縁層４０の上面と、開口部４１の内壁面全面と、開口部４１の底面全面とを連続して被覆するように形成されている。シード層５３の材料としては、例えば、銅や銅合金を用いることができる。シード層５３としては、例えば、無電解めっき法により形成された無電解めっき層を用いることができる。
接続端子５０は、シード層５３よりも内側の開口部４１を充填する金属層５４を有している。金属層５４の材料としては、銅や銅合金を用いることができる。金属層５４としては、例えば、電解めっき法により形成された電解めっき層を用いることができる。
以上説明した開口部４１内に形成されたシード層５３と金属層５４とによって、接続端子５０のビア配線５１が構成されている。
接続端子５０は、絶縁層４０の上面に形成されたシード層５３及びビア配線５１（金属層５４）上に形成された金属ポスト５５を有している。金属ポスト５５は、絶縁層４０の上面から上方に突出するように柱状に形成されている。金属ポスト５５の上面は、例えば、平面に形成されている。金属ポスト５５は、例えば、金属層５４と一体に形成されている。金属ポスト５５の平面形状は、任意の形状及び大きさに設定することができる。金属ポスト５５の平面形状は、例えば、直径が１５μｍ～４０μｍ程度の円形状とすることができる。金属ポスト５５の厚さは、例えば、２μｍ～５０μｍ程度とすることができる。
金属ポスト５５の材料としては、例えば、銅や銅合金を用いることができる。金属ポスト５５としては、例えば、電解めっき法により形成された電解めっき層を用いることができる。
以上説明した金属ポスト５５と絶縁層４０の上面に形成されたシード層５３とによって、接続端子５０の配線層５２が構成されている。
（保護金属層６０の構造）
保護金属層６０は、配線層５２（金属ポスト５５）の上面に形成されている。保護金属層６０は、例えば、配線層５２の上面全面を被覆するように形成されている。保護金属層６０は、例えば、配線層５２の側面を露出するように形成されている。
保護金属層６０は、例えば、接続端子５０を構成する金属（ここでは、銅）の拡散や酸化を抑制する機能を有している。保護金属層６０としては、Ｎｉ層、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層、Ｎｉ層／Ｐｄ層、Ｐｄ／Ａｕ層などを用いることができる。本例の保護金属層６０は、Ｎｉ層である。保護金属層６０の厚さは、例えば、０．０１μｍ～３μｍ程度とすることができる。
保護金属層６０の平面形状は、任意の形状及び大きさに設定することができる。保護金属層６０の平面形状は、例えば、接続端子５０と同様の形状（ここでは、円形状）に形成されている。保護金属層６０の平面形状の大きさは、接続端子５０の平面形状よりも大きく形成されている。保護金属層６０の平面形状の大きさは、例えば、接続端子５０（配線層５２）の平面形状よりも一回り大きく形成されている。保護金属層６０の平面形状は、例えば、２０μｍ～５０μｍ程度の円形状とすることができる。
保護金属層６０は、配線層５２の側面よりも配線層５２の外方に突出する突出部６１を有している。突出部６１は、配線層５２の側面よりも、配線層５２の厚さ方向と直交する平面方向（図中左右方向）に突出するように形成されている。突出部６１の下面、つまり保護金属層６０の外周縁の下面は、配線層５２から露出されている。ここで、保護金属層６０の側面と、突出部６１の下面と、配線層５２の側面とによって段差が形成されている。
保護金属層６０は、例えば、保護金属層６０の下面から保護金属層６０の上面に向かうに連れて幅が小さくなるテーパ状に形成されている。例えば、保護金属層６０は、下面が上面よりも大きくなる略円錐台形状に形成されている。保護金属層６０の側面は、例えば、保護金属層６０の下面から保護金属層６０の上面に向かうに連れて保護金属層６０の平面中心に近づくように傾斜して形成されている。なお、保護金属層６０の側面は、平面である必要はなく、保護金属層６０の側面の一部又は全部が凸状の曲面や凹状の曲面であってもよい。
（はんだ層７０の構造）
はんだ層７０は、保護金属層６０の上面に形成されている。はんだ層７０は、保護金属層６０の上面全面を被覆するように形成されている。はんだ層７０は、保護金属層６０の側面を被覆するように形成されている。はんだ層７０は、例えば、保護金属層６０の側面全面を被覆するように形成されている。はんだ層７０は、保護金属層６０の下面を露出するように形成されている。はんだ層７０は、突出部６１の下面を露出するように形成されている。換言すると、突出部６１の下面には、はんだ層７０が形成されていない。はんだ層７０は、配線層５２の側面を露出するように形成されている。換言すると、配線層５２の側面には、はんだ層７０が形成されていない。
はんだ層７０の上面は、例えば、球状に形成されている。はんだ層７０の上面は、例えば、円弧状に湾曲する曲面に形成されている。はんだ層７０の上面は、例えば、凸状の曲面に形成されている。はんだ層７０の上面は、例えば、保護金属層６０の側面から保護金属層６０の平面中心に近づくに連れて上方に湾曲して突出するように形成されている。
はんだ層７０の材料としては、例えば、共晶はんだや鉛（Ｐｂ）フリーはんだを用いることができる。鉛フリーはんだとしては、錫（Ｓｎ）－銀（Ａｇ）系、Ｓｎ－Ｃｕ系、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－ビスマス（Ｂｉ）系の鉛フリーはんだを用いることができる。
（金属間化合物層８０の構造）
保護金属層６０とはんだ層７０との界面（接合界面）には、金属間化合物層８０が形成されている。金属間化合物層８０は、保護金属層６０とはんだ層７０との接合部分に形成されている。換言すると、金属間化合物層８０によって保護金属層６０とはんだ層７０とが実質的に接合されている。金属間化合物層８０は、保護金属層６０の上面全面を被覆するように形成されている。金属間化合物層８０は、保護金属層６０の側面を被覆するように形成されている。金属間化合物層８０は、例えば、保護金属層６０の側面全面を被覆するように形成されている。金属間化合物層８０は、例えば、保護金属層６０の下面を露出するように形成されている。換言すると、保護金属層６０の下面には、金属間化合物層８０が形成されていない。金属間化合物層８０は、配線層５２の側面を露出するように形成されている。換言すると、配線層５２の側面には、金属間化合物層８０が形成されていない。
金属間化合物層８０は、例えば、保護金属層６０を構成する金属（例えば、Ｎｉ）とはんだ層７０を構成する金属（例えば、Ｓｎ）とが反応して形成される。金属間化合物層８０は、例えば、金属ポスト５５を構成する金属（例えば、Ｃｕ）と保護金属層６０を構成する金属（例えば、Ｎｉ）とはんだ層７０を構成する金属（例えば、Ｓｎ）とが反応して形成される。金属間化合物層８０は、例えば、（Ｃｕ，Ｎｉ）６Ｓｎ５の金属間化合物からなる。
以上説明した接続端子５０と保護金属層６０とはんだ層７０と金属間化合物層８０とによって、配線基板１０の端子構造が構成されている。
次に、図３及び図４に従って、半導体装置９０の構造について説明する。
（半導体装置９０の全体構成）
図３に示すように、半導体装置９０は、配線基板１０と、１つ又は複数（ここでは、１つ）の半導体素子９１と、アンダーフィル樹脂９５と、外部接続端子９６とを有している。
（半導体素子９１の構造）
図３及び図４に示すように、半導体素子９１は、半導体素子９１の回路形成面（ここでは、下面）に形成された複数の接続端子９２を有している。半導体素子９１は、配線基板１０にフリップチップ実装されている。すなわち、半導体素子９１の接続端子９２は、配線基板１０の端子構造に電気的に接続されている。図４に示すように、半導体素子９１の接続端子９２は、はんだ層７０を介して保護金属層６０及び接続端子５０に電気的に接続されている。これにより、半導体素子９１は、接続端子９２、はんだ層７０及び保護金属層６０を介して接続端子５０と電気的に接続されている。このとき、はんだ層７０は、保護金属層６０に接合されるとともに、接続端子９２に接合されている。
半導体素子９１としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体素子９１としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることができる。なお、配線基板１０に複数の半導体素子９１を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１０に搭載するようにしてもよい。
（接続端子９２の構造）
接続端子９２としては、例えば、金属ポストを用いることができる。接続端子９２は、例えば、半導体素子９１の回路形成面から下方に延びる柱状の接続端子である。本例の接続端子９２は、例えば、円柱状に形成されている。接続端子９２の材料としては、例えば、銅や銅合金を用いることができる。なお、接続端子９２としては、金属ポストの他に、例えば金バンプを用いることもできる。
（アンダーフィル樹脂９５の構造）
アンダーフィル樹脂９５は、配線基板１０と半導体素子９１との間の隙間を充填するように設けられている。アンダーフィル樹脂９５の材料としては、例えば、エポキシ系樹脂などの絶縁性樹脂を用いることができる。
（外部接続端子９６の構造）
図３に示すように、外部接続端子９６は、配線基板１０の外部接続用パッドＰ１上に形成されている。外部接続端子９６は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子９６としては、例えば、はんだボールやリードピンを用いることができる。本実施形態では、外部接続端子９６として、はんだボールを用いている。
ここで、本実施形態において、配線層３１は第１配線層の一例、配線層５２は第２配線層の一例である。
（配線基板１０の製造方法）
次に、図５～図１０に従って、配線基板１０の製造方法について説明する。ここでは、配線基板１０の端子構造の製造方法について詳述する。なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図５（ａ）に示すように、基板本体１１の上面に、配線層３１と、配線層３１を被覆する絶縁層４０とが形成され、絶縁層４０を厚さ方向に貫通する開口部４１が形成された構造体を準備する。この構造体は、公知の製造方法により製造することが可能であるため、ここでは詳細な説明を省略する。
続いて、図５（ｂ）に示す工程では、絶縁層４０の上面全面と、開口部４１の内面全面とを連続して被覆するシード層５３を形成する。シード層５３は、例えば、無電解めっき法により形成することができる。例えば、シード層５３は、硫酸銅、水酸化ナトリウム、カルボン酸塩、硫酸ニッケル及びホルムアルデヒドを混合しためっき液を用いた無電解銅めっき法により形成することができる。
次いで、図６（ａ）に示す工程では、絶縁層４０の上面に形成されたシード層５３上に、開口パターン１０１を有するレジスト層１００を形成する。開口パターン１０１は、金属ポスト５５（図２参照）の形成領域に対応する部分のシード層５３を露出するように形成される。レジスト層１００の材料としては、例えば、次工程の電解めっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層１００の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、シード層５３の上面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口パターン１０１を有するレジスト層１００を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層１００を形成することができる。
次に、図６（ｂ）に示す工程では、レジスト層１００をめっきマスクとして、シード層５３上に、そのシード層５３をめっき給電層に利用する電解めっき法を施す。すなわち、レジスト層１００の開口パターン１０１から露出されたシード層５３の上面に電解めっき法（例えば、電解銅めっき法）を施す。本工程により、シード層５３よりも内側の開口部４１を充填する金属層５４が形成されるとともに、開口パターン１０１内に金属ポスト５５が形成される。
続いて、図７（ａ）に示す工程では、レジスト層１００を開口パターン１０１の内壁面側から薄化し、開口パターン１０１の開口幅を広げる。例えば、金属ポスト５５に対して選択的にレジスト層１００を削ることにより、レジスト層１００を開口パターン１０１の内壁面側から薄化する。金属ポスト５５に対して選択的にレジスト層１００が薄化されると、金属ポスト５５から露出する開口パターン１０１、つまり金属ポスト５５の上面よりも上方に位置する開口パターン１０１の開口幅が広がる。これにより、金属ポスト５５の上面よりも上方に位置する開口パターン１０１の開口幅が金属ポスト５５の上面の幅よりも一回り大きくなる。
本工程の薄化処理は、例えば、プラズマ処理により行うことができる。プラズマ処理としては、例えば、酸素（Ｏ２）ガスを用いたプラズマ処理、四フッ化炭素（ＣＦ４）ガスを用いたプラズマ処理、Ｏ２ガス及びＣＦ４ガスを用いたプラズマ処理を挙げることができる。プラズマ処理は、例えば、ドライエッチング装置によって行われる。このようなプラズマ処理による薄化処理では、レジスト層１００の上面に近づくほど削り量が大きくなる。このため、薄化処理後の開口パターン１０１は、例えば、金属ポスト５５の上面からレジスト層１００の上面に向かうに連れて開口幅が大きくなるように形成される。また、プラズマ処理による薄化処理では、金属ポスト５５の側面と接する部分のレジスト層１００は、金属ポスト５５から露出する部分のレジスト層１００よりも削られにくい。但し、図７（ａ）に示すように、金属ポスト５５の側面とレジスト層１００との間に、金属ポスト５５の側面の一部を露出する隙間１０２が形成される場合がある。
次に、レジスト層１００をめっきマスクとして、シード層５３をめっき給電層に利用する電解めっき法を金属ポスト５５上に施す。例えば、硫酸ニッケル、ホウ酸、塩化ニッケル等を混合しためっき液を用いた電解Ｎｉめっき法を施す。
まず、図７（ｂ）に示す工程では、電解Ｎｉめっきの前処理を行った後に、その前処理後の構造体をめっき液（図示略）に浸漬する。前処理としては、酸処理やアルカリ処理を用いることができる。前処理及びめっき液への浸漬により、レジスト層１００を膨潤させて膨張させる。本実施形態では、レジスト層１００の材料として、めっき液への浸漬等により膨潤しやすい材料を用いている。これにより、レジスト層１００に対して前処理を施すとともに、レジスト層１００をめっき液に浸漬することによって、レジスト層１００が膨潤して膨らむ。例えば、レジスト層１００は、開口パターン１０１の内側に膨らむように膨張する。このとき、レジスト層１００の上面に近づくほど膨張量が大きくなる。このため、めっき液浸漬後の開口パターン１０１は、金属ポスト５５の上面からレジスト層１００の上面に向かうに連れて開口幅が小さくなるように形成される。すなわち、本工程後の開口パターン１０１の内壁面は、金属ポスト５５の上面からレジスト層１００の上面に向かうに連れて開口パターン１０１の平面中心に近づくように傾斜して形成されている。なお、開口パターン１０１の内壁面は、平面である必要はなく、開口パターン１０１の内壁面の一部又は全部が凸状の曲面や凹状の曲面であってもよい。
続いて、図８（ａ）に示す工程では、レジスト層１００をめっきマスクとした電解Ｎｉめっき法を施すことにより、金属ポスト５５上に保護金属層６０を形成する。保護金属層６０は、金属ポスト５５の上面を被覆するように形成されるとともに、金属ポスト５５の側面よりも金属ポスト５５の外方に突出する突出部６１を有するように形成される。詳述すると、電解Ｎｉめっきを施すと、まず、金属である金属ポスト５５の上面に電解Ｎｉめっき膜が析出する。その後も電解Ｎｉめっきを継続すると、電解Ｎｉめっき膜が等方向に析出される。このとき、金属ポスト５５の上面近傍におけるレジスト層１００の開口パターン１０１は、金属ポスト５５の上面よりも幅が広く形成されている。このため、電解Ｎｉめっき膜が等方向に析出されると、金属ポスト５５の側面から開口パターン１０１の内壁面に向かって外方に突出するように保護金属層６０が形成される。本例では、保護金属層６０の側面が開口パターン１０１の内壁面に接するまで、電解Ｎｉめっきが継続される。このとき、保護金属層６０の側面は、開口パターン１０１の内壁面に沿った形状に形成される。すなわち、保護金属層６０の側面は、保護金属層６０の下面から保護金属層６０の上面に向かうに連れて保護金属層６０の平面中心に近づくように傾斜して形成される。
次に、図８（ｂ）に示す工程では、レジスト層１００をめっきマスクとして、シード層５３をめっき給電層に利用する電解はんだめっき法を保護金属層６０上に施す。例えば、レジスト層１００の開口パターン１０１から露出された保護金属層６０の上面に電解錫めっき法を施すことにより、その保護金属層６０の上面にはんだ層７０を形成する。本工程では、まず、レジスト層１００を更に膨張させる。例えば、図８（ａ）に示した構造体をめっき液に浸漬することにより、レジスト層１００を膨潤させて更に膨張させる。レジスト層１００は、例えば、開口パターン１０１の内側に膨らむように膨張する。このとき、レジスト層１００の上面に近づくほど膨張量が大きくなる。このため、めっき液浸漬後の開口パターン１０１は、保護金属層６０の上面からレジスト層１００の上面に向かうに連れて開口幅が小さくなるように形成される。すなわち、めっき液浸漬後の開口パターン１０１の内壁面は、金属ポスト５５の上面からレジスト層１００の上面に向かうに連れて開口パターン１０１の平面中心に近づくように傾斜して形成されている。なお、開口パターン１０１の内壁面は、平面である必要はなく、開口パターン１０１の内壁面の一部又は全部が凸状の曲面や凹状の曲面であってもよい。
電解はんだめっき法により、開口パターン１０１の内部にはんだ層７０が形成される。はんだ層７０は、開口パターン１０１を充填するように形成される。このため、はんだ層７０は、開口パターン１０１の形状と同様に、はんだ層７０の下面からはんだ層７０の上面に向かうに連れて幅が小さくなるように形成される。このとき、レジスト層１００の膨張により開口パターン１０１の開口幅が保護金属層６０の形成前よりも小さくなっているため、はんだ層７０が平面方向に広がることを抑制できる。
続いて、レジスト層１００をアルカリ性の剥離液（例えば、有機アミン系剥離液、苛性ソーダ）、あるいは有機溶剤系の剥離液（アセトンやエタノールなど）により除去する。これにより、図９（ａ）に示すように、シード層５３の上面が外部に露出される。
次いで、図９（ｂ）に示す工程では、はんだ層７０及び金属ポスト５５をエッチングマスクとして、不要なシード層５３をエッチングにより除去する。シード層５３が無電解銅めっき層である場合には、例えば、過硫酸塩系のエッチング液を用いたウェットエッチングにより不要なシード層５３を除去する。これにより、開口部４１に形成されたシード層５３と金属層５４とからなるビア配線５１と、絶縁層４０の上面に形成されたシード層５３と金属ポスト５５とからなる配線層５２とを有する接続端子５０が形成される。
次に、図１０に示す工程では、リフロー処理を行うことにより、はんだ層７０を溶融させ、上面が球状のはんだ層７０を形成する。このとき、はんだ層７０は、保護金属層６０の側面に濡れ広がる。但し、保護金属層６０の側面と金属ポスト５５の側面との間には段差が形成されているため、はんだ層７０が金属ポスト５５の側面に触れて金属ポスト５５の側面に濡れ広がることが抑制される。本工程のリフロー処理により、保護金属層６０とはんだ層７０との界面に金属間化合物層８０が形成される。すなわち、はんだ層７０に接する保護金属層６０の上面及び側面に金属間化合物層８０が形成される。例えば、はんだ層７０中のＳｎが保護金属層６０中のＮｉや金属ポスト５５から拡散されたＣｕと反応して（Ｃｕ，Ｎｉ）６Ｓｎ５の金属間化合物からなる金属間化合物層８０が形成される。
以上説明した製造工程により、図１及び図２に示した配線基板１０を製造することができる。
次に、本実施形態の作用効果を説明する。
（１）配線層５２上に保護金属層６０を形成し、その保護金属層６０に配線層５２の側面よりも外方に突出する突出部６１を設けるようにした。これにより、保護金属層６０の側面と、突出部６１の下面と、配線層５２の側面とによって段差が形成される。このため、保護金属層６０の上面に設けられたはんだ層７０が配線層５２の側面に触れて配線層５２の側面に濡れ広がることを抑制できる。したがって、配線層５２の側面を通じてはんだ層７０が平面方向に広がることを好適に抑制できる。この結果、接続端子５０の狭ピッチ化が進んだ場合であっても、隣接するはんだ層７０同士がリフロー後にショートすることを好適に抑制できる。
（２）保護金属層６０の上面及び側面に金属間化合物層８０を設けるようにした。ここで、金属間化合物層８０は、保護金属層６０とはんだ層７０との接合強度を向上させる機能を有するとともに、はんだ層７０の流れ出しを抑制する機能を有している。このため、保護金属層６０の上面のみに金属間化合物層８０が設けられる場合に比べて、保護金属層６０とはんだ層７０との接合強度を向上させることができる。また、保護金属層６０の側面に金属間化合物層８０が形成されているため、はんだ層７０が配線層５２の側面に向かって流れ出すことを好適に抑制できる。
（３）保護金属層６０を、保護金属層６０の下面から保護金属層６０の上面に向かうに連れて幅が小さくなるように形成した。このため、突出部６１では、配線層５２の側面からの突出量が突出部６１の下端部において最も大きくなる。したがって、はんだ層７０が配線層５２の側面に触れることを好適に抑制できるため、はんだ層７０が配線層５２の側面に濡れ広がることを好適に抑制できる。
（４）はんだ層７０を形成する際に、レジスト層１００の開口パターン１０１の開口幅が小さくなるようにレジスト層１００を膨張させるようにした。これにより、はんだ層７０が平面方向に広がることを抑制できるため、保護金属層６０の平面中心にはんだ層７０が集まりやすくなる。この結果、はんだ層７０の内部にボイドが発生することを好適に抑制できる。
（他の実施形態）
上記実施形態は、以下のように変更して実施することができる。上記実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・上記実施形態の接続端子５０の構造は特に限定されない。
例えば図１１に示すように、ビア配線５１を、開口部４１の内面に沿った形状に形成してもよい。本変更例のビア配線５１は、開口部４１を充填していない。また、配線層５２の上面に、配線層３１に向かって凹む凹部５２Ｘを設けるようにしてもよい。凹部５２Ｘは、例えば、配線層５２の上面から開口部４１の内部まで延びるように形成されている。この場合の保護金属層６０は、配線層５２の上面全面を被覆するとともに、凹部５２Ｘの内面全面を被覆するように形成される。本変更例の保護金属層６０の上面には、配線層３１に向かって凹む凹部６０Ｘが形成される。凹部６０Ｘは、例えば、保護金属層６０の上面から開口部４１の内部まで延びるように形成されている。本変更例の場合であっても、保護金属層６０は、配線層５２の側面よりも配線層５２の外方に突出する突出部６１を有している。また、本変更例のはんだ層７０は、凹部６０Ｘを充填するように形成される。本変更例のはんだ層７０は、保護金属層６０の上面全面を被覆するとともに、保護金属層６０の側面全面を被覆するように形成される。本変更例の金属間化合物層８０は、保護金属層６０の上面全面と、凹部６０Ｘの内面全面と、保護金属層６０の側面全面とを被覆するように形成される。
この構成によれば、配線層５２の上面に凹部５２Ｘが形成されることにより、保護金属層６０の上面に凹部６０Ｘが形成される。また、凹部６０Ｘを充填するようにはんだ層７０が形成される。これにより、はんだ層７０の体積を増加させることができるため、接続端子５０が微細化された場合であっても、はんだ層７０と接続端子５０とを良好に接合することができる。また、はんだ層７０が接続端子５０の平面中心に集まりやすくなるため、はんだ層７０にボイドが発生することを好適に抑制できる。
なお、本変更例において、凹部５２Ｘは第１凹部の一例、凹部６０Ｘは第２凹部の一例である。
・上記実施形態の保護金属層６０の構造は特に限定されない。例えば、保護金属層６０の側面を、断面視において、保護金属層６０の下面に対して垂直に延びるように形成してもよい。また、保護金属層６０の側面を、保護金属層６０の上面から保護金属層６０の下面に向かうに連れて保護金属層６０の平面中心に近づくように傾斜する傾斜面に形成してもよい。すなわち、保護金属層６０を、保護金属層６０の上面から保護金属層６０の下面に向かうに連れて幅が小さくなるテーパ状に形成してもよい。この場合であっても、保護金属層６０の側面の下端は、配線層５２の側面よりも配線層５２の外方に位置している。
・上記実施形態では、保護金属層６０を形成する前に、レジスト層１００を膨張させるようにしたが、レジスト層１００を膨張させる工程を省略してもよい。
・上記実施形態では、はんだ層７０を形成する前に、レジスト層１００を膨張させるようにしたが、レジスト層１００を膨張させる工程を省略してもよい。
・上記実施形態では、シード層５３を無電解めっき法（例えば、無電解銅めっき法）により形成するようにしたが、これに限定されない。例えば、シード層５３を、スパッタ法や蒸着法などにより形成するようにしてもよい。
・上記実施形態では、シード層５３を単層構造のシード層に具体化したが、シード層５３を複数層構造（例えば、２層構造）のシード層に具体化してもよい。２層構造のシード層５３としては、例えば、チタン（Ｔｉ）層とＣｕ層とを順に積層した構造を有するシード層を挙げることができる。
・上記実施形態では、電解はんだめっき法により、はんだ層７０を形成するようにしたが、これに限定されない。例えば、レジスト層１００の開口パターン１０１の底部に露出する保護金属層６０上にはんだボールを搭載し、そのはんだボールを溶融してはんだ層７０を形成してもよい。
・上記実施形態の配線基板１０における表面処理層２３を省略してもよい。
・上記実施形態の半導体装置９０におけるアンダーフィル樹脂９５を省略してもよい。
・上記実施形態の半導体装置９０における外部接続端子９６を省略してもよい。
・上記実施形態の配線基板１０に、半導体素子９１の代わりに、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの半導体素子９１以外の電子部品を実装するようにしてもよい。
・上記実施形態の配線基板１０を、ＣＳＰ（Chip Size Package）やＳＯＮ（Small Out line Non-Lead Package）等のパッケージに用いられる配線基板に具体化してもよい。
１０ 配線基板
３１ 配線層
４０ 絶縁層
４１ 開口部
５０ 接続端子
５１ ビア配線
５２ 配線層
５２Ｘ 凹部
５３ シード層
６０ 保護金属層
６０Ｘ 凹部
６１ 突出部
７０ はんだ層
８０ 金属間化合物層
１００ レジスト層
１０１ 開口パターン

Claims (9)

  1. 第１配線層と、
    前記第１配線層を被覆する絶縁層と、
    前記絶縁層を厚さ方向に貫通して前記第１配線層の上面の一部を露出する開口部と、
    前記開口部内に形成されたビア配線と、
    前記ビア配線と電気的に接続されるとともに、前記絶縁層の上面に形成された第２配線層と、
    前記第２配線層の上面に形成された保護金属層と、
    前記保護金属層の上面に形成されたはんだ層と、
    前記保護金属層と前記はんだ層との界面に形成された金属間化合物層と、を有し、
    前記保護金属層は、前記第２配線層の側面よりも前記第２配線層の外方に突出する突出部を有し、
    前記はんだ層は、前記保護金属層の上面及び側面を被覆するとともに、前記第２配線層の側面を露出しており、
    前記金属間化合物層は、前記保護金属層の上面及び側面を被覆している端子構造。
  2. 前記はんだ層は、前記突出部の下面を露出しており、
    前記金属間化合物層は、前記突出部の下面を露出している請求項１に記載の端子構造。
  3. 前記保護金属層は、前記保護金属層の下面から前記保護金属層の上面に向かうに連れて幅が小さくなるように形成されている請求項１又は請求項２に記載の端子構造。
  4. 前記ビア配線は、前記開口部を充填しており、
    前記第２配線層は、前記絶縁層の上面から上方に延びる柱状に形成されている請求項１から請求項３のいずれか１項に記載の端子構造。
  5. 前記ビア配線は、前記開口部の内面に沿った形状に形成されており、
    前記第２配線層の上面は、前記第１配線層に向かって凹む第１凹部を有し、
    前記保護金属層の上面は、前記第１配線層に向かって凹む第２凹部を有し、
    前記はんだ層は、前記第２凹部を充填している請求項１から請求項３のいずれか１項に記載の端子構造。
  6. 請求項１から請求項５のいずれか１項に記載の端子構造を有する配線基板。
  7. 第１配線層を被覆するとともに、前記第１配線層の上面の一部を露出する開口部を有する絶縁層を形成する工程と、
    前記絶縁層の上面と前記開口部の内面とを連続して被覆するシード層を形成する工程と、
    前記シード層の上面に、開口パターンを有するレジスト層を形成する工程と、
    前記レジスト層をマスクとし、前記シード層を給電層とする電解めっき法により、前記開口パターンから露出する前記シード層上に第２配線層を形成する工程と、
    前記開口パターンの内壁面側から前記レジスト層を薄化し、前記開口パターンの開口幅を広げる工程と、
    前記レジスト層をマスクとし、前記シード層を給電層とする電解めっき法により、前記第２配線層の上面を被覆するとともに、前記第２配線層の側面よりも前記第２配線層の外方に突出する突出部を有する保護金属層を形成する工程と、
    前記保護金属層上にはんだ層を形成する工程と、
    前記レジスト層を除去する工程と、
    を有する端子構造の製造方法。
  8. 前記保護金属層を形成する工程は、
    前記開口パターンの開口幅が小さくなるように前記レジスト層を膨張させる工程と、
    前記膨張後の前記レジスト層をマスクとし、前記シード層を給電層とする電解めっき法により、前記保護金属層を形成する工程と、
    を有する請求項７に記載の端子構造の製造方法。
  9. 前記はんだ層を形成する工程は、
    前記開口パターンの開口幅が小さくなるように前記レジスト層を膨張させる工程と、
    前記膨張後の前記レジスト層をマスクとし、前記シード層を給電層とする電解はんだめっき法により、前記保護金属層の上面に前記はんだ層を形成する工程と、
    を有する請求項７又は請求項８に記載の端子構造の製造方法。
JP2021097771A 2021-06-11 2021-06-11 端子構造、配線基板及び端子構造の製造方法 Pending JP2022189275A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021097771A JP2022189275A (ja) 2021-06-11 2021-06-11 端子構造、配線基板及び端子構造の製造方法
US17/833,199 US20220399297A1 (en) 2021-06-11 2022-06-06 Terminal structure and wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021097771A JP2022189275A (ja) 2021-06-11 2021-06-11 端子構造、配線基板及び端子構造の製造方法

Publications (1)

Publication Number Publication Date
JP2022189275A true JP2022189275A (ja) 2022-12-22

Family

ID=84389929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021097771A Pending JP2022189275A (ja) 2021-06-11 2021-06-11 端子構造、配線基板及び端子構造の製造方法

Country Status (2)

Country Link
US (1) US20220399297A1 (ja)
JP (1) JP2022189275A (ja)

Also Published As

Publication number Publication date
US20220399297A1 (en) 2022-12-15

Similar Documents

Publication Publication Date Title
JP6780933B2 (ja) 端子構造、端子構造の製造方法、及び配線基板
JP6530298B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9257379B2 (en) Coreless packaging substrate and method of fabricating the same
US10892216B2 (en) Wiring substrate and semiconductor device
TWI680701B (zh) 配線基板及其製造方法
JP6608108B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6543559B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2006186321A (ja) 回路基板の製造方法及び電子部品実装構造体の製造方法
JP6228785B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US20130249083A1 (en) Packaging substrate
TW201524283A (zh) 印刷電路板及其製造方法與使用其之半導體封裝件
JP2017163027A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6550260B2 (ja) 配線基板及び配線基板の製造方法
JP2006237151A (ja) 配線基板および半導体装置
US9380712B2 (en) Wiring substrate and semiconductor device
JP7198154B2 (ja) 配線基板、及び配線基板の製造方法
JP7068957B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7313894B2 (ja) 配線基板及び配線基板の製造方法
US10886211B2 (en) Wiring board and semiconductor package
JP7430481B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2022189275A (ja) 端子構造、配線基板及び端子構造の製造方法
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP2005340862A (ja) 配線基板とその製造方法
US11823993B2 (en) Wiring substrate and semiconductor device each having first and second via wirings

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231213