JP2005340862A - 配線基板とその製造方法 - Google Patents

配線基板とその製造方法 Download PDF

Info

Publication number
JP2005340862A
JP2005340862A JP2005235209A JP2005235209A JP2005340862A JP 2005340862 A JP2005340862 A JP 2005340862A JP 2005235209 A JP2005235209 A JP 2005235209A JP 2005235209 A JP2005235209 A JP 2005235209A JP 2005340862 A JP2005340862 A JP 2005340862A
Authority
JP
Japan
Prior art keywords
wiring
opening
forming
film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005235209A
Other languages
English (en)
Other versions
JP4362463B2 (ja
Inventor
Asao Iijima
朝雄 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North Corp
Original Assignee
North Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North Corp filed Critical North Corp
Priority to JP2005235209A priority Critical patent/JP4362463B2/ja
Publication of JP2005340862A publication Critical patent/JP2005340862A/ja
Application granted granted Critical
Publication of JP4362463B2 publication Critical patent/JP4362463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】 配線基板の剛性を強め、更に、スティッフナーを後付けにより取り付ける必要性をなくし、しかも、スティッフナーの位置決め精度を容易に高めることができるようにする。
【解決手段】 金属から成るベース１上に開口３を有する第１の絶縁膜２を形成し、開口３を含む第１の絶縁膜２上に配線膜５を有する１層又は多層の配線を形成し、配線の形成領域突起電極形成用開口２１を有する第２の絶縁膜６を形成し、ベース１を選択的にエッチングすることによりベース１からなるスティッフナー２０を形成してなる。
【選択図】 図５

Description

本発明は、配線基板とその製造方法に関する。
ＬＳＩチップを搭載し、プリント配線に接続される、半導体実装用インターポーザー等と称される配線基板にはポリイミドフィルム等樹脂をベースとするものと、銅等の金属をベースとするものとがある。尚、ＬＳＩチップ等のベアチップをプリント配線上に実装する際、その両者間にインターポーザーを介在させるベアチップの実装技術に関しては例えば特開平１０−２４２３５０号公報等により公開が為されている。
以下に、ポリイミドフィルムをベースとするものの一例について製法を説明する。
ポリイミドフィルムを用意し、そのベースの両主面に厚さ例えば０．２μｍ程度の薄い銅膜を例えばスパッタリングにより形成し、その後、貫通孔をドリルにより或いはプレス加工により形成する。該貫通孔は両主面に形成される配線膜間を接続するために形成するものである。その後、無電解メッキにより厚さ例えば５μｍ程度の銅膜を上記銅膜表面に形成し、次いで、ベース両面の該銅膜上にパターニング用レジスト膜を形成し、該レジスト膜をマスクとして上記銅膜上に電解メッキにより銅配線膜（厚さ例えば３０μｍ）を形成し、表側に形成された銅配線膜は通常の回路配線を構成し、裏側に形成された銅配線膜はグランドライン及び電源ラインを構成するようにする。
次に、マスクとして用いた上記レジスト膜を除去し、その後、銅のソフトエッチングにより銅配線膜形成にあたって下地として上記レジスト膜の形成前に全面的に形成されていた薄い上記銅膜を除去する。これにより銅配線膜どうしが薄い銅膜で電気的に短絡された状態でなくなり、各銅配線膜が互いに独立した状態になる。
次に、表側の表面に絶縁性樹脂膜を塗布し、露光、現像によりパターニングし、半田ボールを形成すべき部分とＬＳＩと接合すべき部分が開口を有するようにし、その後、上記ベースをその裏側から選択的にエッチングして上記銅配線膜のＬＳＩと接続すべき部分を露出させ、その後、例えば金の無電解メッキにより銅配線膜の表面の半田ボール等のボール電極あるいはＬＳＩのとの接続性を高める。
これにより、インターポーザーと称される配線基板ができ上がる。
上記配線基板は、裏面側にてＬＳＩチップと緩衝性接着剤を介して接着され、その後、銅配線膜のリード先端がＬＳＩチップ電極にマイクロ接合され、その後、そのマイクロ接合部分の樹脂封止が為され、しかる後、上記ベースの反ＬＳＩチップ側の銅配線膜のメッキされ絶縁性樹脂膜の開口に露出する部分に半田ボールが搭載され、その後、リフローにより半田ボールの整形が為される。
次に、銅等の金属をベースとするタイプの配線基板の従来例の一つについての製造方法を説明する。例えば１００〜２００μｍ程度の例えば銅からなるベースを用意し、形成すべき銅配線膜とネガのパターンにレジスト膜を形成し、該レジスト膜をマスクとして銅ベースの一方の面に薄い金膜を電解メッキにより形成し、その後、更に銅膜を電気メッキすることにより配線膜を形成し、該配線膜形成領域上にボール電極を形成すべき部分に開口を有し、且つ配線膜のＬＳＩチップの電極と接続すべき部分を覆わないパターンを有する絶縁膜を形成し、該絶縁膜の上記開口部分にメッキにより例えばニッケル及び金からなるボール状電極を形成し、その後、上記ベースを裏面側からの選択エッチングにより周辺部を除き除去して上記配線膜の裏面側を露出させることによりインターポーザーと称される配線基板を得る。この配線基板はその裏面側に緩衝性接着剤を介してＬＳＩチップを接着し、上記配線膜のリードを成す部分をＬＳＩチップの電極に接続し、樹脂封止してＬＳＩチップの搭載が終わる。
特開平１０−２４２３５０号公報
ところで、ポリイミドフィルムをベースにしたタイプのものには一般的に下記のような問題がある。先ず、高集積化を図るべく２層回路を得るためにその両面に回路を形成しその両面の回路間を接続ようにする場合、機械的孔あけが必要であり、高集積化、小型化に伴って孔の微細化が必要となるので、２層回路間の接続が難しくなる傾向がある。また、孔の加工精度（位置及び形状）及び最終ＰＫＧ外形とボールの位置精度を高めることが難しく、要求される精度を得ることが難しくなりつつある。
また、ポリイミドフィルムをベースにしているので、回路基板として完成した段階における物理的強度を充分に高めることが難しく、そのため、パッケージング工程において変形等が生じやすいと言う問題を避け得ない。
更に、ベースを成すポリイミドフィルムが絶縁性材料であるので、電解メッキは、電位付与が困難なため、事実上不可能である。そのため、パッケージング工程において後付により半田ボールを搭載する必要があるという問題がある。即ち、半田と銅の接合強度の関係から接着力が極めて劣るので、ボール落ち不良を防止するために配線膜の半田ボール搭載部に非常に広い面積を割く必要がある。これは、半田ボール配置ピッチにおける各半田ボール間に通すことのできる配線数を少なくしなければならないことに繋がり、延いては高集積化を阻む大きな原因になるという問題もある。
また、基板実装後に行われる温度サイクル試験で判定されるボール落ちに関する信頼性を改善するために、半田ボール１個あたりに割くエリア面積を広くする必要があり、そのためボール間を通る配線の本数が制約され、延いてはボール数を増やして高密度化する設計が制約されるという問題もある。
また、ベースを成すポリイミドフィルムは、製造上の搬送キャリアの役割もあるため、薄膜化が難しいので、材料使用量の低減、材料価格の低減が難しく、また、両面の回路間の接続性が悪いという問題もあり、更に、厚さ分のポリイミドに吸収される水分が多く、実装時のパッケージクラックをもたらす原因にもなるという問題もある。
そのため、ポリイミドフィルムに代えて金属をベースとして用いるものも開発されているわけである。このようなものは、ポリイミドフィルムをベースとして用いた配線基板の持つ上述した問題の一部は解決できるが、従来のものにはやはり問題があった。即ち、ベースが金属からなるので、その表面に電解メッキによる回路を形成するには、そのベースを成す金属のほとんどを裏面からの選択エッチングにより除去する必要があり、そのため、２層の配線回路を形成するには相当に複雑になると言う問題がある。更に、配線膜下の全てのベースを除去した後にフィルムの強度の問題から変形が生じやすく、実装が難しいという問題もあった。
本発明はこのような問題点を解決すべく為されたものである。
請求項１の配線基板は、金属から成るベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記ベースの選択的エッチングによりスティッフナーを形成してなることを特徴とする。
請求項２の配線基板の製造方法は、金属から成るベース上に開口を有する第１の絶縁膜を形成する工程と、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成する工程と、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、上記突起電極形成用開口に突起電極を形成する工程と、上記ベースを裏面から選択的にエッチングすることによりデバイスホースを形成することによりスティッフナーを形成することを特徴とする。
請求項３の配線基板は、金属から成るベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に電解メッキ膜からなる突起電極を形成し、上記ベースをハーフエッチングにより部分的に薄くし、その薄くされたベースによる配線膜を形成し、上記薄くされた配線膜上に突起電極形成用開口を有する絶縁膜を形成したことを特徴とする。
請求項４の配線基板の製造方法は、金属から成るベース上に開口を有する第１の絶縁膜を形成する工程と、上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成する工程と、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、上記突起電極形成用開口に電解メッキ膜からなる突起電極を形成する工程と、上記ベースを部分的に薄くするためにその裏面からハーフエッチングする工程と、上記ベースの上記薄くされた部分を選択的にエッチングすることにより配線膜を形成する工程と、上記ベースの上記薄く形成された部分からなる配線膜上に突起電極形成用開口を有する絶縁膜を形成する工程と、を有することを特徴とする。
請求項５の配線基板は、金属から成るベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に電解メッキ膜からなり、他の部材に接続される突起電極を形成し、上記ベースによりＬＳＩチップに接続される端子を構成したことを特徴とする。
請求項６の配線基板の製造方法は、金属から成るベース上に開口を有する第１の絶縁膜を形成する工程と、上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成する工程と、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、上記突起電極形成用開口に電解メッキ膜からなり、他の部材に接続される突起電極を形成する工程と、上記ベースを選択的にエッチングすることにより、少なくともＬＳＩチップに接続される端子を形成する工程と、を少なくとも有することを特徴とする。
請求項７の配線基板は、金属からなるベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、上記接続用開口に突起電極を形成し、上記ベースの選択的エッチングにより上記配線膜を部分的に露出させ、上記ベースの裏面にＬＳＩチップを固定し、上記配線膜の露出した部分がＬＳＩチップの電極にボンディングされるようにしたことを特徴とする。
請求項８の配線基板は、請求項７記載の配線基板において、ベースの突起電極と対応する部分に緩衝材充填孔を形成し、上記緩衝材充填孔内に緩衝剤を充填してなることを特徴とする。
請求項９の配線基板は、金属から成るベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、上記接続用開口に突起電極を形成し、上記ベースの選択的エッチングによりデバイスホールを形成して上記配線膜を部分的に露出させ、上記デバイスホール内にＬＳＩチップが位置され、該ＬＳＩチップの各電極が上記配線膜の上記デバイスホール内に露出した部分にボンディングされるようにしたことを特徴とする。
請求項１０の配線基板は、金属から成るベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、上記接続用開口に突起電極を形成し、上記ベースの選択的エッチングにより上記配線膜を部分的に露出させ、上記ベースの裏面にＬＳＩチップがダイボンディングされ、該ＬＳＩチップの電極と上記配線膜の露出部との間がワイヤボンディングされるようにしたことを特徴とする。
請求項１１の配線基板は、請求項１０記載の配線基板において、ベースの突起電極と対応する部分に緩衝材充填孔を形成し、上記緩衝材充填孔内に緩衝剤を充填してなることを特徴とする。
請求項１２の配線基板は、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する絶縁膜を形成し、上記開口を含む上記絶縁膜上に、先端部が上記ベースの選択的エッチングにより上記端子形成領域から外側に食み出さしめられた配線膜を有する１層又は多層の配線を形成し、上記配線上に絶縁材料を介してＬＳＩチップが表面部にてダイボンディングされ、上記配線膜の上記食み出さしめられた部分が上記ＬＳＩチップ表面部外周の電極にボンディングされるようにしてなることを特徴とする。
請求項１３の配線基板は、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する絶縁膜を形成し、上記開口を含む上記絶縁膜上に、ＬＳＩチップとの接続部が露出せしめられた配線膜を有する１層又は多層の配線を形成し、上記配線上に絶縁材料を介してＬＳＩチップが裏面部にてダイボンディングされ、上記配線膜の上記露出せしめられた部分が上記ＬＳＩチップ表面部の電極にワイヤボンディングされるようにしてなることを特徴とする。
請求項１４の配線基板は、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する絶縁膜を形成し、上記開口を含む上記絶縁膜上に、ＬＳＩチップと接続される内端部が露出せしめられた配線膜を有する１層又は多層の配線を形成し、上記配線膜の内端部表面にＬＳＩチップの電極がボンディングされるようにしてなることを特徴とする。
請求項１５の配線基板は、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記絶縁膜上に上記端子と該開口を通じて接続された配線膜を有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、上記突起電極にＬＳＩチップの電極が接続されるようにしてなることを特徴とする。
請求項１６の配線基板は、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記絶縁膜上に上記端子と該開口を通じて接続された配線膜を有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、上記突起電極にＬＳＩチップの電極が接続され、該ＬＳＩチップ・上記第２の絶縁膜間或いは該第２の絶縁膜及び該ＬＳＩチップが樹脂封止されるようにしてなることを特徴とする。
請求項１７の配線基板は、金属から成るベースの選択的エッチングにより、他の部材と接続される端子と、隣接ＬＳＩチップ配置領域間に位置するダム部と、基板外周部に位置するダム部を形成し、上記ベースからなる端子上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記絶縁膜上に上記端子と該開口を通じて接続された配線膜を有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、複数のＬＳＩチップがその電極を上記ベースからなる上記端子に接続されることにより搭載され、該ＬＳＩチップ・上記第２の絶縁膜間或いは該第２の絶縁膜及び該ＬＳＩチップが樹脂封止される際上記ダム部が樹脂を堰き止めるようにしてなることを特徴とする。
請求項１８の配線基板は、金属から成るベース上に開口を有する絶縁膜を形成し、上記開口も含め上記絶縁膜上に下部がメタライズ膜からなる配線膜を少なくとも有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、上記ベースの選択的にエッチングすることにより複数のＬＳＩチップ搭載領域を設け、上記各ＬＳＩチップ搭載領域にＬＳＩチップを搭載し、上記ＬＳＩチップの各電極と、上記ベースの選択的エッチングにより露出した上記配線膜との間をワイヤでボンディングするようにしてなることを特徴とする。
請求項１の配線基板によれば、金属ベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記ベースによりスティッフナーを形成してなるので、スティッフナーを後付により取り付ける必要がなく、スティッフナーの位置決めもベースの選択エッチングにおける加工精度で位置決めができ、位置決め精度を高めることができる。
請求項２の配線基板の製造方法によれば、金属から成るベース上に開口を有する第１の絶縁膜を形成する工程と、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成する工程と、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、上記突起電極形成用開口に突起電極を形成する工程と、上記ベースを裏面から選択的エッチングによりデバイスホースを形成することによりスティッフナーを形成する工程を有するので、請求項１の配線基板を得ることができ、スティッフナーを後付により取り付ける必要がなく、スティッフナーの位置決めもベースの選択エッチングにおける加工精度で位置決めができ、位置決め精度を高めることができる。
請求項３の配線基板によれば、金属から成るベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に電解メッキ膜からなる突起電極を形成し、上記ベースを部分的に薄くし、その薄くされたベースによる配線膜を形成し、上記薄くされた配線膜上に突起電極形成用開口を有する絶縁膜を形成したので、上記ベースの薄くした部分によっても配線を構成できる。依って、配線基板をより多層化することができ、延いては配線基板の集積密度をより高めることができる。
請求項４の配線基板の製造方法によれば、金属から成るベース上に開口を有する第１の絶縁膜を形成する工程と、上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成する工程と、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、上記突起電極形成用開口に電解メッキ膜からなる突起電極を形成する工程と、上記ベースを部分的に薄くするためにその裏面からハーフエッチングする工程と、上記ベースの上記薄くされた部分を選択的にエッチングすることにより配線膜を形成する工程と、上記ベースの上記薄く形成された部分からなる配線膜上に突起電極形成用開口を有する絶縁膜を形成する工程を有するので、請求項３の配線基板を得ることができる。
請求項５の配線基板によれば、金属ベース上に開口を有する第１の絶縁膜を形成し、該開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に電解メッキ膜からなり、他の部材に接続される突起電極を形成し、上記ベースによりＬＳＩチップに接続される端子を構成したので、該端子にてＬＳＩチップをフリップチップボンディングし、上記突起電極にて他の部材と接続されるようにすることができる。
請求項６の配線基板の製造方法によれば、金属ベース上に開口を有する第１の絶縁膜を形成する工程と、上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成する工程と、上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、上記突起電極形成用開口に電解メッキ膜からなり、他の部材に接続される突起電極を形成する工程と、上記ベースを選択的にエッチングすることにより、少なくともＬＳＩチップに接続される端子を形成する工程を有するので、請求項５の配線基板を得ることができる。
請求項７の配線基板によれば、金属ベース上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、上記接続用開口に突起電極を形成し、上記ベースの選択的エッチングにより上記配線膜を部分的に露出させ、上記ベースの裏面にＬＳＩチップを固定し、上記配線膜の露出した部分がＬＳＩチップの電極にボンディングされるようにしたので、ＬＳＩチップの電極を配線膜及び突起電極を介して取り出すことのできる配線基板を得ることができる。
請求項８の配線基板によれば、請求項７の配線基板において、ベースの突起電極と対応する部分に緩衝材充填孔を形成し、上記緩衝材充填孔内に緩衝剤を充填してなるので、端子と例えば他の部材との接続時に加わる衝撃を該緩衝材に吸収させることができ、延いては、該接続時に衝撃によりＬＳＩチップ等にクラックが生じるのを防止することができる。
請求項９の配線基板によれば、金属ベース上に開口を有する第１の絶縁膜を形成し、該開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、上記接続用開口に突起電極を形成し、上記ベースの選択的エッチングによりデバイスホールを形成して上記配線膜を部分的に露出させ、上記デバイスホール内にＬＳＩチップが位置され、該ＬＳＩチップの各電極が上記配線膜の上記デバイスホール内に露出した部分にボンディングされるようにしたので、ＣＳＰタイプの配線基板を構成でき、且つベースのデバイスホールの周りに当たる部分をそのままスティッフナーとして機能させることができ、スティッフナーを後付により取り付ける必要がなく、スティッフナーの位置決めもベースの選択エッチングにおける加工精度で位置決めができ、位置決め精度を高めることができる。
請求項１０の配線基板によれば、金属ベース上に開口を有する第１の絶縁膜を形成し、該開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、上記接続用開口に突起電極を形成し、上記ベースの選択的エッチングにより上記配線膜を部分的に露出させ、上記ベースの裏面にＬＳＩチップがダイボンディングされ、該ＬＳＩチップの電極と上記配線膜の露出部との間がワイヤボンディングされるようにしたので、ＬＳＩチップの電極をワイヤ、配線膜及び突起電極を介して取り出すことのできる配線基板を得ることができる。
請求項１１の配線基板によれば、請求項１０記載の配線基板において、ベースの突起電極と対応する部分に緩衝材充填孔を形成し、上記緩衝材充填孔内に緩衝剤を充填してなるので、端子と例えば他の部材との接続時に加わる衝撃を該緩衝材に吸収させることができ、延いては、該接続時に衝撃によりＬＳＩチップ等にクラックが生じるのを防止することができる。
請求項１２の配線基板によれば、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する絶縁膜を形成し、上記開口を含む上記絶縁膜上に、先端部が上記ベースの選択的エッチングにより上記端子形成領域から外側に食み出さしめられた配線膜を有する１層又は多層の配線を形成し、上記配線上に絶縁材料を介してＬＳＩチップが表面部にてダイボンディングされ、上記配線膜の上記食み出さしめられた部分が上記ＬＳＩチップ表面部外周の電極にボンディングされるようにしてなるので、ＬＳＩチップ表面の外周の電極を上記配線膜及び上記ベースからなる端子を介して導出する配線基板を得ることができる。
請求項１３の配線基板によれば、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する絶縁膜を形成し、上記開口を含む上記絶縁膜上に、ＬＳＩチップとの接続部が露出せしめられた配線膜を有する１層又は多層の配線を形成し、上記配線上に絶縁材料を介してＬＳＩチップが裏面部にてダイボンディングされ、上記配線膜の上記露出せしめられた部分が上記ＬＳＩチップ表面部の電極にワイヤボンディングされるようにしてなるので、ＬＳＩチップ表面の外周の電極をワイヤ、上記配線膜及び上記ベースからなる端子を介して導出する配線基板を得ることができる。
請求項１４の配線基板によれば、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する絶縁膜を形成し、上記開口を含む上記絶縁膜上に、ＬＳＩチップと接続される内端部が露出せしめられた配線膜を有する１層又は多層の配線を形成し、上記配線膜の内端部表面にＬＳＩチップの電極がボンディングされるようにしてなるので、ＬＳＩチップの電極を上記配線膜及び上記ベースからなる端子を介して導出する配線基板を得ることができる。
請求項１５の配線基板によれば、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記絶縁膜上に上記端子と該開口を通じて接続された配線膜を有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、上記突起電極にＬＳＩチップの電極が接続されるようにしてなるので、ＬＳＩチップの電極を、上記突起電極、上記配線膜及び上記ベースからなる端子を介して導出する配線基板を得ることができる。
請求項１６の配線基板によれば、金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記絶縁膜上に上記端子と該開口を通じて接続された配線膜を有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、上記突起電極にＬＳＩチップの電極が接続され、該ＬＳＩチップ・上記第２の絶縁膜間或いは該第２の絶縁膜及び該ＬＳＩチップが樹脂封止されるようにしてなるので、ＬＳＩチップの電極を、上記突起電極、上記配線膜及び上記ベースからなる端子を介して導出し、樹脂封止することができる配線基板を得ることができる。
請求項１７の配線基板によれば、金属から成るベースの選択的エッチングにより、他の部材と接続される端子と、隣接ＬＳＩチップ配置領域間に位置するダム部と、基板外周部に位置するダム部を形成し、上記ベースからなる端子上に開口を有する第１の絶縁膜を形成し、上記開口を含む上記絶縁膜上に上記端子と該開口を通じて接続された配線膜を有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する第２の絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、複数のＬＳＩチップがその電極を上記ベースからなる上記端子に接続されることにより搭載され、該ＬＳＩチップ・上記第２の絶縁膜間或いは該第２の絶縁膜及び該ＬＳＩチップが樹脂封止される際上記ダム部が樹脂を堰き止めるようにしてなるので、複数のＬＳＩチップの電極を、上記突起電極、上記配線膜及び上記突起電極を介して導出することができ、更に、樹脂封止することができ且つその樹脂をダム部にて堰き止めることのできる配線基板を得ることができる。
請求項１８の配線基板によれば、ベース上に開口を有する絶縁膜を形成し、上記開口も含め上記絶縁膜上に形成された配線膜を少なくとも有する１層又は多層の配線を形成し、上記配線上に突起電極形成用開口を有する絶縁膜を形成し、上記突起電極形成用開口に突起電極を形成し、上記ベースの選択的にエッチングすることにより複数のＬＳＩチップ搭載領域を設け、上記各ＬＳＩチップ搭載領域にＬＳＩチップを搭載し、上記ＬＳＩチップの各電極と、上記ベースの選択的エッチングにより露出した上記配線膜との間をワイヤでボンディングするようにしてなるので、複数のＬＳＩチップの各電極をワイヤ、導電膜及びボール電極を介して導出することができ配線基板を得ることができる。
本発明の配線基板の一つは、表面に、開口を有する第１の絶縁膜及び配線膜が形成される第１の金属ベースによりスティッフナーを形成してなるものであり、その場合、そのベースを裏面から選択的にエッチングすることによってデバイスホールを形成することによりスティッフナー形成するようにすると良い。
本発明の配線基板の別の一つは、金属ベースをハーフエッチングにより部分的に薄くし、その薄くされたベースによる配線膜を形成し、上記薄くされた配線膜上に突起電極形成用開口を有する絶縁膜を形成したものであり、その場合、その金属ベースに対するハーフエッチングのあと、その金属ベースのハーフエッチングにより薄くなった部分を選択的にエッチングすることにより配線膜を形成すると良い。
本発明の配線基板の更に別の一つは、金属ベースによりＬＳＩチップに接続される端子を構成することとしたものであり、その端子は金属ベースの選択的エッチングにより形成するようにすると良い。
本発明の配線基板の更に別の一つは、ベースの選択的エッチングにより上記配線膜を部分的に露出させ、上記ベースの裏面にＬＳＩチップを固定し、上記配線膜の露出した部分がＬＳＩチップの電極にボンディングされるようにしたものであり、その場合、ベースの突起電極と対応する部分に緩衝材充填孔を形成し、上記緩衝材充填孔内に緩衝剤を充填するようにすると良い。
本発明の配線基板の更に別の一つは、ベースの選択的エッチングによりデバイスホールを形成して上記配線膜を部分的に露出させ、上記デバイスホール内にＬＳＩチップが位置され、該ＬＳＩチップの各電極が上記配線膜の上記デバイスホール内に露出した部分にボンディングされるようにしたものであり、その場合、ベースの突起電極と対応する部分に緩衝材充填孔を形成し、この緩衝剤を充填するようにすると良い。
また、ＬＳＩチップを樹脂封止する樹脂封止用樹脂を堰き止めるダム部を設けるようにしても良い。
以下、本発明を図示実施例に従って詳細に説明する。図１は本発明配線基板の第１の実施例を示す断面図であり、図２（Ａ）〜（Ｄ）及び図３（Ｅ）〜（Ｇ）は図１に示す本発明に係る配線基板の製造及びＬＳＩチップの搭載方法の一例を工程順（Ａ）〜（Ｈ）に示す断面図である。
図面において、１は銅等の金属から成り、例えばグランド配線（あるいは電源配線）を成すベースで、厚さが例えば５０〜２５０μｍである。２は第１の絶縁層で、例えば液状の感光性ポリイミド（或いはエポキシ等）により形成してなり、上下配線間接続用開口３を有する。
５は銅からなる配線膜で、Ｎｉ−ＰあるいはＮｉからなる導電層４を下地としており、該配線膜５の一部は上下配線間接続用開口３を埋めて上下配線間（上の配線は配線膜５そのもの、下の配線は銅のベース１からなる。）を電気的に接続する。
６は第２の絶縁膜で、ボール電極形成用開口７を有する。８は例えばＮｉによりあるいはＮｉ−Ａｕにより（あるいはＮｉ−半田）により形成されたボール電極（突起電極）で、電解メッキにより形成される。この段階では、ボール電極を形成すべき配線膜５は全て上記開口３を通じて銅製ベース１に電気的に接続された状態になっているので、電解メッキに必要な電位付与が容易に為しうる。従って、電解メッキによるボール電極の形成が可能なのである。
９は配線膜５のＬＳＩチップ（１１）の電極と接続されるリード先端部表面に形成された金膜で、ＬＳＩチップ１１の電極との接続性を得るために形成される。１０はベース１の裏面にＬＳＩチップ１１を接着する緩衝性接着剤であり、該緩衝性接着剤１０により接着されたＬＳＩチップ１１の各電極にはそれに対応する上記配線膜５のリード先端が接着されている。１２は封止樹脂である。
次に、図２、図３に従って製造及びＬＳＩチップの搭載方法について説明する。
（Ａ）５０〜２５０μｍ程度の厚さを有する例えば銅からなる板を配線基板のベース１として用意し、その一方の主面（表側の面）に感光性の絶縁膜２を塗布し、次に、該感光性絶縁樹脂層２を露光し、現像することにより開口（上下配線間接続用開口）３を有し更に後でＬＳＩチップの電極とボンディングされるべき部分を覆わないパターンにパターニングする。該開口３は後で両面に形成される２層回路間を接続すべき部分に形成され、後でこの開口３を埋める配線膜がその２層回路間を接続する導電手段となる。
その後、例えばＰｄ活性処理を施し、無電解Ｎｉ−Ｐメッキ等により導電層（メタライズ層）４を全面的に形成する。Ｐｄ活性処理は、例えば通常行われる塩化パラジウムコロイドを吸着した後に酸で還元することによりＰｄ原子で表面を覆った状態にし、しかる後に無電解ニッケルメッキ処理（膜厚例えば０．１〜０．２μｍ程度）を施すことにより形成することができる。図２（Ａ）は導電層４形成後の状態を示す。
（Ｂ）次に、上記ベース１の表面にレジスト膜をマスクとして金を電解メッキ（厚さ例えば０．１〜１μｍ）し更に銅を電解メッキすることにより配線膜（厚さ例えば１０〜３５μｍ）５を形成する。その後、そのマスクとして用いたレジスト膜を除去し、しかる後、レジスト膜除去前に全面的に形成されていた上記導電層４を薄いエッチング（エッチング液として例えば本願出願人会社等が開発した銅を侵さず、無電解Ｎｉ或いはＮｉ−Ｐのみを溶解するＦＮ−１００１Ｋが好適である。）により除去し、以て、配線膜５が互いにショートしない状態にする。図２（Ｂ）はその除去後の状態を示す。
（Ｃ）次に、例えばポリイミドあるいはエポキシからなり、ボール電極形成用開口７を有し、且つ銅からなる配線膜５の後でＬＳＩチップの電極と接続されるリード先端となる部分を覆わないパターンの第２の絶縁膜６を形成する。この絶縁膜６のパターニングには露光、現像技術を用いることは言うまでもない。その後、上記ボール電極形成用開口７以外の部分（表面側も裏面側も含む）をメッキマスクで覆い、その状態で電解メッキにより、ボール電極８を形成する。該電極８は例えばＮｉメッキ膜のみからなる、あるいはＮｉメッキ膜と金メッキ膜からなる。図２（Ｃ）はボール電極８形成後の状態を示す。
（Ｄ）次に、ベース１の表側を例えばドライフィルムでマスクした状態で、裏側をレジスト膜をマスクとして選択的にエッチングすることによりＬＳＩチップの電極と接続すべき部分を露出させる。そのエッチングは例えばＣｕを溶解し、Ｎｉを溶解しないアンモニウム系のアルカリエッチング液又は過酸化水素／硫酸の混合液を用いると良い。また、露出したＮｉを剥離液で除去するようにすることも可能である。
その後、上記例えばドライフィルムによるマスク及び上記レジスト膜によるマスクを除去する。すると、図２（Ｄ）に示す配線基板ができあがる。次に、図３（Ｅ）〜（Ｆ）に示すように、ＬＳＩチップの搭載を行う。
（Ｅ）先ず、図３（Ｅ）に示すように、ベース１の裏面に緩衝性接着剤１０を介してＬＳＩチップ１１を接着する。
（Ｆ）次に、図３（Ｆ）に示すように、上記配線膜６のリード先端部をＬＳＩチップ１１の電極にシングルポイントボンディングする。
（Ｇ）その後、図３（Ｇ）に示すように、樹脂封止する。１２は封止樹脂である。
その後、配線基板の不要部分を除去する外形カットを行い、反転すると、図１に示す配線基板ができる。
このような配線基板によれば、ベース１として剛性の強い銅を用いているので、配線基板としての機械的強度を強めることができ、パッケージング工程で変形したりしにくい。また、配線膜５は薄いがその裏面側には絶縁膜３を介して銅からなるベース１が存在しているので、絶縁膜３との熱膨張係数の違いに起因する熱変化により配線膜５がシュリンクすることを防止することができる。
導電層４を形成する無電解メッキによるＮｉ−Ｐあるいは無電解メッキによるＮｉは、ベース１及び配線膜５を成す銅に対してエッチング選択比を大きくとれるので、配線膜間の導電層４の除去及びベース１を選択エッチングするときのエッチングストッパとして有効に機能する。また、配線膜の第１のメッキ層を金により形成した場合には、その金からなる層が配線膜５の裏面におけるボンディング性を良好にする役割も果たす。
また、導電膜４は無電解メッキによるＮｉ−Ｐあるいは無電解メッキによるＮｉにより形成した場合には、上述したようにベース１の選択的エッチング後に金メッキにより金膜９を形成する必要があるが、電解メッキの方が安定な膜質が得られるので好ましいと言えるが、その場合給電のために各配線膜５のリード部分を外周のベースメタルと結合しておき、電解メッキ終了後切断して形成することができる。その場合、金膜９が形成されるのは配線膜５（の導電膜４）のベース１のエッチングされた部分に露出する部分のみである。従って、金の無駄な使用をなくし、使用量を少なくすることができる。
更に、ボール電極８は電解メッキにより形成でき、そのニッケルが配線層と接着力が強く、そのニッケルのボールが絶縁層を介して広がって成長するので、半田メッキ層との接触面積を後付ボール電極同様の面積にでき、ボール落ち不良が生じないと言う利点がある。即ち、従来のベースがポリイミドフィルムで形成されたタイプの配線回路は、ベースが絶縁性材料であるので、電解メッキは、電位付与が困難であるが、本例においては、ボール電極８の形成時において、その形成する部分が電気的にはベース１に通じた状態になっているので、電位付与が容易である。従って、電解メッキによりボール電極を形成することができる。そして、上述の通り、電解メッキによるボール電極８は後付による半田ボール電極に比較して接着性に優れ、後付ボール同様の接触面積が得られ、ボール落ち不良も少なくて済むのである。
具体的には、図４１に示すように、配線のＬ／Ｓが３０／３０μｍボール電極０．５ｍｍピッチを前提とし、後付で電極ボールを形成する場合、電極形成用開口の径を３００μｍにすることが必要であるが、電解メッキにより形成する場合には、その径は１００μｍ程度に小さくすることができ、隣接ボール電極間を通す配線の数は後付の場合１〜２本程度であるが、電解メッキにより形成すればその配線数を５本に増やすことができた。これは配線基板の高密度化を著しく高めることができることに他ならない。
図４は本発明配線基板の第２の実施例を示す断面図である。本実施例は、ベース１のボール電極８と対応する部分に緩衝材充填用の孔１５を設け、該孔１５内に緩衝材１６を充填したものである。これは、配線基板と、該配線基板が取り付けられるプリント配線板等と、実装後におけるＬＳＩチップ１１との間の線熱膨張係数の違いによるボール電極８へ集中する熱ストレスを緩和するためのものであり、緩衝材１６によりその熱ストレスの緩和ができる。また、例えばプリント配線基板に接続する際等に加わる衝撃荷重を吸収してＬＳＩチップ１１におけるクラックの発生等を防止することもできる。
本配線基板の製造は、上記製造方法におけるベースのエッチングの際に緩衝材充填孔１５をも形成することとし、そして、ＬＳＩチップ１１を接着する前に該緩衝材充填孔１５に緩衝材１６を充填することとすれば為し得る。
図５は本発明配線基板の第３の実施例を示す断面図である。本実施例は、本発明をＢＧＡタイプのものに適用したものであり、その点では、ＣＳＰタイプのものに適用した第１の実施例とは異なるが、多くの点で共通し、第１の実施例の効果を享受することができるほか、ベース１によりステッフナー２０を構成できるという効果を奏する。元来、ステッフナーは配線基板に後付で取り付けられ、接着工程が必要であり、その接着に際して位置決めが面倒であるという問題があるのが普通であるが、本実施例によれば、ステッフナー２０が配線基板の製造過程の中でベース１を利用して構成され、位置決め精度は配線基板の製造の際に駆使されるフォトリソグラフィ技術により得られる高い精度になるので、ステッフナーに関する従来の問題は完全に解決される。尚、ベース１のステッフナー２０の内側がそのまま配線基板のデバイスホールになる。
図６（Ａ）〜（Ｄ）は図５に示す配線基板の製造方法を工程順に示し、図７（Ａ）、（Ｂ）はＬＳＩチップの搭載方法を工程順に示す断面図である。
（Ａ）銅からなる板を配線基板のベース１として用意し、その一方の主面（表側の面）に感光性の絶縁膜２を塗布し、露光し、現像することによりパターニングする。３は上下配線間接続用開口、２１はデバイスホールなるべき部分と略対応して略中央に設けられた開口である。
その後、例えばＰｄ活性処理を施し、無電解Ｎｉ−Ｐメッキ等により導電層（メタライズ層）４を全面的に形成する。図６（Ａ）は導電層４形成後の状態を示す。
（Ｂ）次に、上記ベース１の表面に配線膜５を形成し、その際パターニング用マスクとして用いたレジスト膜を除去した後、レジスト膜除去前に全面的に形成されていた上記導電層４を薄いエッチングにより除去し、以て、配線膜５が互いにショートしない状態にする。図６（Ｂ）はその後の状態を示す。
（Ｃ）次に、ボール電極形成用開口７とデバイスホールとなる開口２２を有するパターンの第２の絶縁膜６を形成する。その後、上記ボール電極形成用開口７以外の部分（表面側も裏面側も含む）をメッキマスクで覆い、その状態で電解メッキにより、ボール電極８を形成する。該電極８は例えば共晶半田／Ｎｉメッキからなる。図６（Ｃ）はボール電極８形成後の状態を示す。
（Ｄ）次に、ベース１の表側を例えばドライフィルムでマスクした状態で、裏側をレジスト膜をマスクとして選択的にエッチングすることによりＬＳＩチップの電極と接続すべき略中央部分を露出させる。２３はそれによって形成されたデバイスホールで、ベース１は斯かるデバイスホール２２を形成されることによって上記ステッフナー２０となる。その後、メッキにより金膜９を形成する。
その後、上記例えばドライフィルムによるマスク及び上記レジスト膜によるマスクを除去する。すると、図６（Ｄ）に示す配線基板ができあがる。
次に、図７（Ｅ）〜（Ｆ）に示すように、ＬＳＩチップの搭載を行う。
（Ｅ）先ず、図７（Ｅ）に示すように、デバイスホール２３内にてＬＳＩチップ１１の各電極と上記配線膜６のリード先端部とをボンディングする。
（Ｆ）その後、図７（Ｆ）に示すように、樹脂１２で封止する。
その後、配線基板の不要部分を除去する外形カットを行い、反転すると、図５に示す配線基板ができる。尚、ボール電極８を半田で形成した場合には、リフローで整形する。尚、ボール電極８を半田ではなく、例えばＡｕ／Ｎｉで形成するようにしても良いことは言うまでもない。その場合、リフローによる整形は行わない。
図８は本発明配線基板の第４の実施例を示す断面図である。本実施例は図５に示す配線基板にヒートスプレッダ（ヒートシンク）２４を接着剤２５により接着したものであり、これによりＬＳＩチップ１１の放熱性を高めることができる。このヒートスプレッダ２４は上記スティッフナー２０及びＬＳＩチップ１１の裏面に接着剤２５を介して接着される。このような配線基板は、図７（Ｆ）に示す工程よりも後に接着工程を設けることにより容易に得ることができる。尚、ＬＳＩチップ１１裏面とスティッフナー２０裏面との段差を生じないようにするため、ＬＳＩチップ１１をバックグラインドするか、銅からなるベース１の厚さを調整するようにしても良い。
図９は本発明配線基板の第５の実施例を示す断面図である。本実施例は本発明をワイヤボンディングによりＬＳＩチップと配線基板との間の電気的接続を行うタイプの配線基板の適用したものであり、第１の実施例とはタイプが違うことから構成上の違いがあるが、共通する点が多く、且つ、製造方法及びＬＳＩチップ搭載方法を説明する過程で構成が自ずと明らかになるので、図１０、図１１に従って配線基板の製造方法及びＬＳＩチップ搭載方法を説明し、その後、構成上の相違がある点についてのみ説明を加える。
図１０（Ａ）〜（Ｃ）は図９に示す配線基板の製造方法を工程順に示すものである。
（Ａ）銅からなる板を配線基板のベース１として用意し、その一方の主面（表側の面）に感光性の絶縁膜２を塗布し、露光し、現像することによりパターニングする。３は上下配線間接続用開口である。
その後、例えばＰｄ活性処理を施し、無電解Ｎｉ−Ｐメッキ等により導電層（メタライズ層）４を全面的に形成する。図１０（Ａ）は導電層４形成後の状態を示す。
（Ｂ）次に、上記ベース１の表面に配線膜５を形成する。この配線膜５の形成は、パターニング用レジスト膜を形成した後、先ず最初に電解メッキにより金を薄く（厚さ例えば１μｍ）メッキし、更に電解メッキによりＮｉをメッキ（例えば厚さ５μｍ）し、電解メッキにより銅をメッキ（例えば３０μｍ）することにより行う。その後、その配線膜５の形成にパターニング用マスクとして用いたレジスト膜を除去し、その後、レジスト膜除去前に全面的に形成されていた上記導電層４を薄いエッチングにより除去し、以て、配線膜５が互いにショートしない状態にする。その後、ボール電極形成用開口７を有するパターンの第２の絶縁膜６を形成し、その後、例えばＮｉ、或いはＮｉ−Ａｕからなるボール電極８を形成する。図１０（Ｂ）はボール電極８形成後の状態を示す。尚、該第２の絶縁膜６は配線膜５のリードとなる部分を機械的に支えるために、更には、後述するベース１からなるダム（２６）を保持できるように最外周部まで拡がるように広く形成されている。これが第１の実施例等と異なっている点の一つである。
（Ｃ）次に、ベース１の表側を例えばドライフィルムでマスクした状態で、裏側をレジスト膜をマスクとして選択的にエッチングすることによりＬＳＩチップの電極とワイヤを介して接続すべき周辺中央部分を露出させる。尚、その際、本例においてはベース１の最外周部をダム２６として残存するようにする。これは後で、液状の封止樹脂で封止する際にその樹脂が外側に流れるのを防止するためである。図１０（Ｃ）はその選択的エッチング後の状態を示す。
図１１（Ｄ）、（Ｅ）はＬＳＩチップの搭載方法を工程順に示すものである。
（Ｄ）図１１（Ｄ）に示すように、ベース１の裏面にＬＳＩチップ１１を接着材１０を介して接着する。
（Ｅ）次に、ＬＳＩチップ１１の各電極と、それに対応する配線膜５のリード先端部との間を例えば金からなるワイヤ２７によりボンディングする。図１１（Ｅ）はそのワイヤボンディング後の状態を示す。
その後、ＬＳＩチップ１１及びワイヤボンディング部を液状樹脂２９で封止し、しかる後、外形カットする。すると、図９に示した配線基板ができる。
本配線基板は、グランドラインとダム２６がベース１により構成され、その裏面にはＬＳＩチップ１１が接着され、ベース１の表側には上下配線間接続用開口３を有する絶縁膜２を介して銅からなる配線膜５が形成され、該配線膜５上にはボール電極形成用開口７を有する絶縁膜６がベース１表側全域を覆うように形成され、該ボール電極形成用開口７にはボール電極８が形成されており、そして、上記ＬＳＩチップ１１の電極と配線膜５のリード先端裏面がワイヤ２７によりボンディングされ、更に、ＬＳＩチップ１１及びワイヤボンディング部が液状樹脂２９で封止され、外側への流れが上記ダム２６により堰き止められるような構成になっている。
図１２は本発明配線基板の第６の実施例を示す断面図であり、本実施例は図９に示す第５の実施例における樹脂封止を液状樹脂のポッティングに代えてトランスファーモールドにより行ったものであり、それ以外の点では相違がない。３０はトランスファーモールドによる封止樹脂である。尚、この場合は、ダム２６は不要なので存在していない。
図１３は本発明配線基板の第７の実施例を示す断面図である。本実施例は第５の実施例においてベース１に緩衝材充填孔１５を形成し、該緩衝材充填孔１５に充填材１６を充填したものである。この目的、緩衝材充填孔１５をボール電極８と対応する位置に形成すること、緩衝材充填孔の形成方法、緩衝材１６の充填方法は図４に示した第２の実施例の場合と同じである。
図１４は本発明配線基板の第８の実施例を示す断面図である。本実施例は第６の実施例においてベース１に緩衝材充填孔１５を形成し、該緩衝材充填孔１５に充填材１６を充填したものである。この目的、緩衝材充填孔１５をボール電極８と対応する位置に形成すること、緩衝材充填孔の形成方法、緩衝材１６の充填方法は図４に示した第２の実施例の場合と同じである。
図１５は本発明配線基板の第９の実施例を示す断面図である。本実施例は例えば銅等のメタルからなるベース１を端子としても利用するようにしたものであり、ボール電極８を形成する必要がないという大きな利点を有する。本配線基板もその製造方法及びＬＳＩチップ搭載方法を説明する過程で構成が自ずと明らかになるので、図１６（Ａ）〜（Ｄ）及び図１７（Ｅ）〜（Ｇ）に従ってその説明をする。
（Ａ）銅等の薄い板からなるベース１を用意し、例えば感光性樹脂からなる第１の絶縁膜２を塗布し、露光、現像によりパターニングして上下配線間接続用開口３を有し、且つ後で形成される配線膜（５）のリードと対応する外側部分を覆わない形状にする。その後、例えば上述した導電化処理で導電膜４を形成する。図１６（Ａ）はその導電化処理後の状態を示す。
（Ｂ）次に、銅からなる配線膜５を上述したレジスト膜をマスクとする電解メッキにより形成する。その後、そのレジスト膜を除去し、ライトエッチングで導電膜４を除去して各配線膜５を独立させる。図１７R>７（Ｂ）は配線膜５形成後の状態を示す。
（Ｃ）次に、図１６（Ｃ）に示すように、上記配線膜５の形成領域上をリードとなる部分上を除き絶縁膜６で覆う。
（Ｄ）次に、図１６（Ｄ）に示すように、ベース１を裏面側から選択的にエッチングする。ここで、重要なのは、本例ではベース１を、ボール電極に代わる端子３１を成すように選択的エッチングをするということと、例えば感光性樹脂からなる絶縁膜２がエッチングストッパとして機能し、配線膜５が侵されるのを防止するということである。この各端子３１はそれぞれ配線膜５の上記上下配線間接続用開口３を埋める部分を通じて配線膜５に電気的に接続される。このエッチング処理後、配線膜５の露出する表面を接続性を得るために表面処理する。
次に、図１７（Ｅ）〜（Ｇ）に従ってＬＳＩチップ１１の搭載方法について説明する。
（Ｅ）先ず、図１７（Ｅ）に示すように、上記絶縁膜３１上に接着剤１０を介してＬＳＩチップ１１をこれの裏面にて接着する。
（Ｆ）次に、図１７（Ｆ）に示すように、上記配線膜５のリード先端部をＬＳＩチップ１１の電極にシングルポイントボンディングする。
（Ｇ）次に、図１７（Ｇ）に示すように樹脂１２で封止する。すると、図１５に示す配線基板が出来上がる。
本配線基板は、上下配線間接続用開口３を有する絶縁膜２の一方の側にベースにより形成された端子３１（ボール電極に代わる端子）を有し、他方の側に上記上下配線間接続用開口３を通じて該端子３１に接続された配線膜５を有し、該配線膜５の形成領域上に絶縁膜６を有し、該絶縁膜６上に接着剤１０を介してＬＳＩチップ１１をこれの裏面にて接着し、配線基板の配線膜５のリード先端をＬＳＩチップ１１にシングルポイントボンディングし、樹脂封止した構造を有している。
そして、本配線基板によれば、ベース１によりボール電極に代わる端子３１が形成され、ボール電極を形成する面倒な各種工程が不要であり、また、ボール落ちの如き不良の発生するおそれが全くないという大きな利点がある。更に、上述した電解メッキにより形成するボール電極８は後付による半田ボールに比較してその形成に割かなければならない面積を小さくすることができるという利点があるが、そのボール電極８よりもベース１からなる端子３１の方が更にその効果が大きい。
具体的に述べると、図４１に示すように、端子（ボール電極）を形成するために絶縁膜に形成しなければならない開口の径の大きさは、後付による半田ボールの場合、３００μｍ必要であり、電解メッキによるボール電極の場合、１００μｍ必要であり、本端子３１の場合５０μｍあれば良い。従って、端子（電極）の配置ピッチを０．５ｍｍとした場合、隣接端子（電極）間に通すことのできる配線数は、後付による半田ボールの場合、１〜２本、電解メッキによるボール電極の場合、５本であるが、本端子３１の場合、６本にできる。尚、これ等は配線のＬ／Ｓが３０／３０μｍであることを前提としている。また、ベース１の選択的エッチングにより形成した端子３１は、その高さがベース１の厚みにより決まり、均一性が極めて高く、他の部材、例えばプリント配線板との接続が極めてやり易いという利点がある。この利点は、端子３１をベース１により形成した実施例全てに当てはまる。
図１８は本発明配線基板の第１０の実施例を示す断面図である。本実施例は、図１５に示す第９の実施例とは、ワイヤボンディングにより配線膜５のリードとＬＳＩチップ１１の電極との間を接続し、トランスファーモールドにより封止が為されているという点で異なるに過ぎず、それに派生して構成に若干の相違があるに過ぎず、製法においても基本的な違いはないので、その違いを文章で説明し、配線基板の製造方法、ＬＳＩチップの搭載方法の図示は行わない。尚、配線膜５は、例えば、電解銅メッキ（厚さ例えば２５μｍ）、Ｎｉメッキ（厚さ例えば５μｍ）、電解金メッキ（厚さ例えば０．３〜２μｍ）を連続して行うことにより、表面に金膜が形成されるようにする。ワイヤボンディング性を高めるためである。尚、電解銅メッキにより一旦配線膜５を形成した後、ワイヤボンディングすべき部分に開口を有する絶縁膜６を形成し、その後、金メッキするようにしても良い。それによりその開口のみに金膜を形成する方が金を無駄に使用しなくて済むからである。
絶縁膜６はワイヤボンディングされる部分に開口を有するように形成されていることは当然であるが、第９の実施例におけるそれとは、配線膜５のリードの先端部を保持できるように外周部にも及ぶように形成されている点で異なっている。また、トランスファーモールドにより樹脂封止が行われている。本実施例においては、ベース１とＬＳＩチップ１１とが互いに反対側にあるので、モールド金型による密閉がやり易く、トランスファーモールドに適する。また、ベース１の選択的エッチングにより端子３１を形成する際に、外形カット処理によりカットされるも、それまでは補強部材として機能する補強部１ａを外周部に形成することとしている。ワイヤボンディングをやり易くするためである。図１９はその外形カットがされる前の状態を示し、図中の３３がそのベース１からなる補強部を示す。
図２０は本発明配線基板の第１１の実施例を示す断面図である。本実施例はベース１により端子３１を構成する技術的思想をＢＧＡタイプの配線基板に適用したものであり、本配線基板もその製造方法及びＬＳＩチップ搭載方法を説明する過程で構成が自ずと明らかになるので、図２１（Ａ）〜（Ｃ）及び図２２（Ｄ）〜（Ｅ）に従ってその説明をする。
（Ａ）銅からなるベース１を用意し、例えば感光性樹脂からなる第１の絶縁膜２を塗布し、露光、現像によりパターニングして上下配線間接続用開口３とデバイスホールと概ね対応するように形成された開口２１を有する形状にする。その後、例えば上述した導電化処理で導電膜４を形成する。その後、銅からなる配線膜５を形成するが、最表面にはＬＳＩチップ１１とのボンディング性を高めるために金膜（膜厚例えば０．１ないし２μｍ）９を形成する。この配線膜５はその下部を成すＮｉ膜及び金膜９も含め、上述したレジスト膜をマスクとする電解メッキにより形成する。この場合、その後、そのレジスト膜を除去し、ライトエッチングで導電膜４を除去して各配線膜５を独立させる。図２１（Ａ）は配線膜５形成後の状態を示す。
（Ｂ）次に、図２１（Ｂ）に示すように、上記配線膜５の形成領域上をリード上とデバイスホールとなる部分上を除き絶縁膜６で覆う。
（Ｃ）次に、図２１（Ｃ）に示すように、ベース１を裏面側から選択的にエッチングすることによりボール電極に代わる端子３１を形成する。このエッチングの際に上記導電膜４がエッチングストッパとして機能し、配線膜５が侵されるのを防止する。この各端子３１はそれぞれ配線膜５の上記上下配線間接続用開口３を埋める部分を通じて配線膜５に電気的に接続される。このエッチング処理後、端子表面処理を施す。
次に、図２２（Ｄ）、（Ｅ）に従ってＬＳＩチップ１１の搭載方法について説明する。
（Ｄ）先ず、図２２（Ｄ）に示すように、上記絶縁膜３１上に接着剤１０を介してスティッフナー３４を接着する。
（Ｅ）次に、図２２（Ｅ）に示すように、上記配線膜５のリード先端部をＬＳＩチップ１１の電極にシングルポイントボンディングする。その後、樹脂１２で封止すると、図２０に示す配線基板が出来上がる。
図２３は本発明配線基板の第１２の実施例を示す断面図である。本実施例は、メタル（銅）からなるベース１により端子３１を形成すると共に、ベース１上に絶縁膜２を介して形成した配線膜５上をボール電極形成用開口７を有する絶縁膜６で覆い、該ボール電極形成用開口７に例えばＮｉ／Ａｕの電解メッキによりボール電極８を形成し、該ボール電極８にＬＳＩチップ１１をその電極３５にてフリップチップボンディングし、その後、トランスファーモールドにより樹脂封止したものであり、１２は封止樹脂である。
本配線基板は、配線膜５上に絶縁膜６としてボール電極形成用開口７を有するパターンのものを形成することとし、該開口７にボール電極８を形成し、フリップチップボンディングにより該ボール電極８にてＬＳＩチップ１１を取り付けるようにした点以外は図１５に示した第９の実施例の配線基板と構成、製造方法が共通するので、製造方法の図示、説明はしない。また、ＬＳＩチップ１１の搭載方法も通常のフリップチップボンディングによるので図示はしない。尚、配線膜５は銅のみで形成することができ、表面に金を形成することは必要ではない。
また、ボール状電極８は電解Ｎｉメッキ上に半田メッキを施すことにより形成する。トランスファーモールドのためにＬＳＩチップ１１と配線基板間には１５０μｍ以上のギャップを確保することが必要であるが、半田ボール電極８を形成することによりでき、リフロー後における電極８の高さを確保することができるのである。電解金メッキを０．１〜０．３μｍ程度施すことにより形成する。尚、金メッキ膜の厚さが０．３μｍ以上になると、半田接続した場合、金属間化合物が生じ好ましくない。ＬＳＩチップ１１として半田等の突起状の電極が形成されているものを用いる。フリップチップ接合をする場合、配線基板側のボール電極表面にフラックス若しくは半田ペーストをコーティングして位置決めし、リフローにより半田を溶融させる。
図２４は本発明配線基板の第１３の実施例を示す断面図である。本実施例は第１２の実施例とは液状樹脂によりＬＳＩチップ１１・配線基板間のみを封止するようにした点でのみ相違し、それ以外の点では共通する。尚、ボール状電極８は電解メッキ上に電解金メッキを０．１〜０．３μｍ程度施すことにより形成する。尚、金メッキ膜の厚さが０．３μｍ以上になると、半田接続した場合、金属間化合物が生じ好ましくない。フリップチップされるＬＳＩチップ１１として半田等の突起状の電極が形成されているものを用いる。液状樹脂によるアンダーフィルムを形成する場合は、配線基板とＬＳＩチップとの間には充分なギャップが必要である。図２５は樹脂封止後外形カット前の状態を示す。樹脂封止した状態ではＬＳＩチップ１１の側面も樹脂３６で覆われているが、外形カットにより側面の樹脂は配線基板の外周部と共に除去されて図２４に示す状態になる。３３はベース１のカットされる外周部分を示す。
図２６は本発明配線基板の第１４の実施例を示す断面図である。本実施例は、ベース１をハーフエッチングして薄くした後その薄くした部分１ａをパターニングして配線膜３８を形成し、更に、該配線膜３８をボール電極形成用開口３９を有する絶縁膜４０で覆い、そこにボール電極４１を後付で設けることとし、ベース１の表面側に上下間配線接続用開口３を有する絶縁膜２を介して設けた配線膜５上をボール電極形成用開口７を有する絶縁膜６で覆い、その開口７上にはボール電極８を形成し、一つの配線基板に複数（本例では２個）のＬＳＩチップ１１をフリップチップボンディングし、そのＬＳＩチップ１１・配線基板間を樹脂１２で封止したものである。
本配線基板によれば、ベース１をハーフエッチングすることにより薄くし、そこをパターニングすることによりベース１を用いても配線膜３８を形成することができ、配線のより一層の多層化を為し得る。
図２７（Ａ）〜（Ｄ）は図２６に示した配線基板の製造方法を工程順に示す断面図である。
（Ａ）例えば、図２（Ａ）〜（Ｃ）に示すと同様のプロセスを経てボール電極８を電解メッキにより形成する。図２７はそのボール電極８形成後の状態を示す。
（Ｂ）次に、図２７（Ｂ）に示すように、ベース１を、その裏面から外周部を除きハーフエッチングして配線膜の形成に妥当な厚さ（例えば数１０μｍ）にする。１ａはその薄くした部分である。外周部を残すのは、強度を確保するためである。
（Ｃ）次に、図２７（Ｃ）に示すように、上記ベース１の薄くした部分１ａを選択エッチングすることにより配線膜３８を形成する。
（Ｄ）次に、図２７（Ｄ）に示すように、上記配線膜３８を、ボール電極形成用開口３９のある絶縁膜４０で覆う。尚、配線膜３８のボール電極形成用開口に露出する部分は無電解金メッキやスーパーソルダー等の半田をコーティングする。これで、本配線基板ができあがる。尚、ボール電極４１は後付で搭載される。
図２８（Ａ）、（Ｂ）はＬＳＩチップ１１の搭載方法を工程順に示す断面図である。
（Ａ）図２８（Ａ）に示すように、複数のＬＳＩチップ１１をフリップチップでボンディングする。３５はＬＳＩチップ１１の電極である。尚、フリップチップされるＬＳＩチップ１１として半田等の突起状の電極が形成されているものを用いるが、配線基板の配線回路が２層構造であるため配線集積密度を高くすることができるので、複数のＬＳＩチップ１１を搭載するのにふさわしくなる。そこで、本実施例では複数のＬＩＳチップ１１を搭載している。
（Ｂ）次に、図２８（Ｂ）に示すように、ＬＳＩチップ１１・配線基板間を樹脂１２で封止する。尚、ＬＳＩチップ１１と配線基板との間のギャップは１００μｍ程度あればよい。
その後、上記ボール電極形成用開口３９にボール電極４１を取り付ける。すると、図２６に示す配線基板が出来上がる。
図２９は本発明配線基板の第１５の実施例を示す断面図である。本実施例は、表面側に形成したボール電極をＬＳＩチップのフリップチップボンディング用として用いるのではなく、プリント配線等との接続用として用い、ベース１を選択的エッチングすることにより形成した端子４５を形成し、ＬＳＩチップのフリップチップボンディング用の電極として用いるものである。尚、ベース１の選択的エッチングにより端子４５のみならず、ダム部兼用グランド端子４６、補強兼用ダム部４７をも同時に形成し、ダム部兼用グランド端子４６、補強兼用ダム部４７をポッティングによる樹脂封止の際における樹脂の流れを堰き止める役割、即ちダムとしての役割を果たさせるようにしており、そして、ダム部兼用グランド端子４６についてはグランドとしての役割も果たさせ、補強兼用ダム部４７については配線基板の補強手段としての役割も果たさせるようにしている。
図３０（Ａ）、（Ｂ）は図２９に示す配線基板の製造方法を工程順に示す断面図である。
（Ａ）例えば、図２（Ａ）〜（Ｃ）に示したのと同様のプロセスを経て図３０に示すようにボール電極８を形成した状態にする。
（Ｂ）次に、図３０（Ｂ）に示すように、ベース１を、その裏面から選択的にエッチングすることにより、ＬＳＩチップ１１がフリップチップボンディングされる端子４５、ダム部兼用グランド端子４６、補強兼用ダム部４７を同時に形成する。
図３１（Ａ）、（Ｂ）はＬＳＩチップの搭載方法を工程順に示す断面図である。
（Ａ）図３１（Ａ）に示すように、ベース１からなる端子４５にＬＳＩチップ（本例では複数のＬＳＩチップ）１１の電極３５をボンディングする。即ち、フリップチップボンディングをする。
（Ｂ）次に、図３１（Ｂ）に示すように、ＬＳＩチップ１１・配線基板間を樹脂１２で封止する。これにより、図２９に示す配線基板ができあがる。
図３２は本発明配線基板の第１６の実施例を示す断面図である。本実施例は第１５に示す配線基板をトランスファーモールドにより封止するようにしたものであり、それ以外の点では差異がない。
図３３は本発明配線基板の第１７の実施例を示す断面図である。本実施例は絶縁層６上に更に配線膜５１を形成して、ベース１の絶縁膜２側に形成する配線の層数を１から２に増やしたものであり、より配線の形成密度を高めることができる。５２は配線膜５１上を覆う絶縁膜で、この絶縁膜の開口にボール電極８が形成されている。
このようなベース１の表側の配線の層数を２にすることは、絶縁膜６を選択的に形成後、無電解メッキにより表面上にＮｉ膜を全面的に形成し、メッキレジスト膜を選択的に形成後、電解メッキにより銅からなる配線膜５１を形成し、その後、そのレジスト膜を除去し、しかる後、Ｎｉ膜を除去して各配線膜５１を独立させることにより形成できる。更に、このような工程の繰り返しにより配線層を２層よりも多い層数にすることができる。
図３４（Ａ）〜（Ｄ）は本発明配線基板の第１８の実施例の製造方法を工程順に示す断面図である。
（Ａ）銅からなるベース１の一方の主面（表側の面）に感光性の絶縁膜２塗布し、次に、該感光性絶縁樹脂層２を露光し、現像することにより上下配線間接続用開口３を有し更に後でＬＳＩチップの電極とボンディングされるべき部分を覆わないパターンにパターニングする。その後、例えばＰｄ活性処理を施し、無電解Ｎｉ−Ｐメッキ等により導電層（メタライズ層）４を全面的に形成し、上記ベース１の表面にレジスト膜をマスクとして配線膜５を形成する。その後、そのマスクとして用いたレジスト膜を除去し、しかる後、レジスト膜除去前に全面的に形成されていた上記導電層４を薄いエッチングにより除去し、以て、配線膜５が互いにショートしない状態にする。図３４（Ａ）はその除去後の状態を示す。
（Ｂ）次に、ボール電極形成用開口７を有し、且つ銅からなる配線膜５の後でＬＳＩチップの電極と接続されるリード先端となる部分を覆わないパターンの第２の絶縁膜６を形成する。図３４（Ｂ）は該絶縁膜６形成後の状態を示す。
（Ｃ）その後、上記ボール電極形成用開口７に、電解メッキにより、ボール電極８を形成する。該電極８は例えばＮｉメッキ膜と金メッキ膜からなる。図３４（Ｃ）はボール電極８形成後の状態を示す。
（Ｄ）次に、ベース１の裏側を、レジスト膜をマスクとする選択的エッチングにより配線膜５のＬＳＩチップの電極と接続すべき部分を露出させる（これにより自ずとデバイスホールができる）と共に、ベース１からなる端子４５を形成する。その後、端子表面処理を施す。図３４（Ｄ）はそれによってできた配線基板を示す。
次に、図３５（Ｅ）〜（Ｆ）に示すように、ＬＳＩチップ１１の搭載を行う。
（Ｅ）先ず、図３５（Ｅ）に示すように、配線膜５の内端にＬＳＩチップ１１の電極をシングルポイントボンディングによりる接続する。
（Ｆ）次に、図３５（Ｆ）に示すように、樹脂１２により封止する。これによりＬＳＩチップ１１搭載配線基板が１個出来上がる。
このような配線基板１を複数個重ね、その後、半田リフローにより各配線基板間を接続することにより多段の配線基板を得るようにしても良い。
図３６（Ａ）〜（Ｃ）は本発明配線基板の第１９の実施例の製造方法を工程順に示す断面図である。
（Ａ）図３４（Ａ）に示すと同様の工程により配線膜５を形成し、その後、第２の絶縁膜６を形成する。図３６（Ａ）は該絶縁膜６形成後の状態を示す。
（Ｂ）その後、上記ボール電極形成用開口７に、電解メッキにより、ボール電極８を形成する。該電極８は例えばＮｉメッキ膜と半田からなる。図３６（Ｂ）はボール電極８形成後の状態を示す。
（Ｃ）次に、ベース１を裏側から選択的にエッチングすることによりベース１からなる端子４５を形成する。その後、端子表面処理を施す。図３６（Ｃ）はそれによってできた配線基板を示す。
次に、図３７（Ｄ）〜（Ｆ）に示すように、ＬＳＩチップ１１の搭載を行う。
（Ｄ）先ず、図３７（Ｄ）に示すように、配線基板の上記ベース１の選択的エッチングにより露出した絶縁膜２及び配線膜５の裏面にＬＳＩチップ１１をダイボンディングする。
（Ｅ）次に、図３７（Ｅ）に示すように、配線膜５とＬＳＩチップ１１の電極との間をワイヤボンディングし、その後、該ＬＳＩチップ１１及びワイヤボンディング部を樹脂１２により封止する。
（Ｆ）次に、図３７（Ｆ）に示すように、半田ボール電極８をリフローする。これによりＬＳＩチップ１１搭載配線基板が１個出来上がる。
このような配線基板１は複数個重ね、半田リフローにより各配線基板間を接続することにより多段の配線基板を得るようにしても良い。
尚、上記上記第１７の実施例以外の実施例においても、ベース１表面上に形成する配線を多層配線にしても良い。また、ベース１を薄くした部分により配線膜を形成し、更にその上を絶縁膜を覆うようにした実施例においても更にその上に一層ないし多層の配線膜を形成するようにしても良い。
図３８は本発明配線基板の第２０の実施例を示す断面図である。１は銅から成るベースで、選択的にエッチングされてＬＳＩチップ搭載領域を囲繞する囲繞壁５０、５０、５０ａを成し、特に複数のＬＳＩチップ搭載領域間を分離する囲繞壁５０ａはグランドラインをも成す。
２は上記ベース１の表面に形成された絶縁膜で、開口３を有し、４はメタライズ膜、５は電解メッキによる銅からなる配線膜（１層目の配線膜）、２ａは該配線膜５を覆う絶縁膜、３ａは該絶縁膜２ａの開口、４ａはメタライズ膜、５ａは電解メッキによる銅からなる配線膜（２層目の配線膜）、６は１層目、２層目の配線膜からなる多層配線を覆う絶縁膜で、突起形成用開口７を有し、該開口７にメッキによるボール電極８が形成されている。本配線は多層配線であるが、各層の配線は例えば図１に示した本発明配線基板の第１の実施例の配線の形成方法と同じ方法を２回繰り返すことにより形成できる。
上記ベース１の選択的エッチングにより形成された上記囲繞壁５０、５０、５０ａに囲繞された各ＬＳＩチップ搭載領域内にはＬＳＩチップ１１、１１がダイボンディングされている。具体的には、ベース１のエッチングにより露出した絶縁膜２及び配線膜５の露出面上にダイボンディングされており、そして、上記ＬＳＩチップ１１、１１の各電極と上記配線膜５との間がワイヤ２７によりボンディングされ、樹脂１２でＬＳＩチップ１１、１１及びワイヤボンディング部が封止されている。
図３９（Ａ）〜（Ｃ）は図３８に示す配線基板の製造方法を工程順に示す。
（Ａ）ベース１上に、開口３を有する絶縁膜２を形成し、その後、例えば図１に示す配線基板と同様の方法で銅電解メッキによる配線膜５を形成する。そして、更に開口３ａを有する絶縁膜２ａを形成し、その後、配線膜５ａを形成する。この絶縁膜２ａ及び配線膜５ａの形成は、絶縁膜２及び配線膜５と同じ形成方法で行う。その後、突起電極形成用開口７を有する絶縁膜６を形成する。図３８（Ａ）は該絶縁膜６形成後の状態を示す。
（Ｂ）次に、図３９（Ｂ）に示すように、上記突起形成用開口７にボール電極８を形成する。
（Ｃ）次に、図３９（Ｃ）に示すように、上記ベース１を選択的にエッチングすることにより囲繞壁５０、５０、５０ａを形成する。これにより配線基板ができる。
図４０（Ｄ）〜（Ｅ）はできた配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。
（Ｄ）図４０（Ｄ）に示すように、上記ベース１の選択的エッチングにより形成された囲繞壁５０、５０、５０ａにより囲繞された各ＬＳＩチップ搭載領域内にＬＳＩチップ１１、１１をダイボンディングする。
（Ｅ）次に、図４０（Ｅ）に示すように、上記配線膜５と上記ＬＳＩチップ１１の電極との間をワイヤ２７によりボンディングする。尚、その後、樹脂１２で封止すると、図３８に示す状態になる。
本発明配線基板の第１の実施例を示す断面図である。 （Ａ）〜（Ｄ）は図１の配線基板の製造方法を工程順に示す断面図である。 （Ｅ）〜（Ｇ）は図１の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。 本発明配線基板の第２の実施例を示す断面図である。 本発明配線基板の第３の実施例を示す断面図である。 （Ａ）〜（Ｄ）は図５の配線基板の製造方法を工程順に示す断面図である。 （Ｅ）〜（Ｆ）は図５の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。 本発明配線基板の第４の実施例を示す断面図である。 本発明配線基板の第５の実施例を示す断面図である。 （Ａ）〜（Ｃ）は図９の配線基板の製造方法を工程順に示す断面図である。 （Ｄ）〜（Ｅ）は図１の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。 本発明配線基板の第６の実施例を示す断面図である。 本発明配線基板の第７の実施例を示す断面図である。 本発明配線基板の第８の実施例を示す断面図である。 本発明配線基板の第９の実施例を示す断面図である。 （Ａ）〜（Ｄ）は図１５の配線基板の製造方法を工程順に示す断面図である。 （Ｅ）〜（Ｇ）は図１５の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。 本発明配線基板の第１０の実施例を示す断面図である。 図１８に示す配線基板の外形カット前の状態を示す断面図である。 本発明配線基板の第１１の実施例を示す断面図である。 （Ａ）〜（Ｃ）は図２０の配線基板の製造方法を工程順に示す断面図である。 （Ｄ）〜（Ｅ）は図２０の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。 本発明配線基板の第１２の実施例を示す断面図である。 本発明配線基板の第１３の実施例を示す断面図である。 図２４に示す配線基板の外形カット前の状態を示す断面図である。 本発明配線基板の第１４の実施例を示す断面図である。 （Ａ）〜（Ｄ）は図２６の配線基板の製造方法を工程順に示す断面図である。 （Ｅ）〜（Ｆ）は図２６の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。 本発明配線基板の第１５の実施例を示す断面図である。 （Ａ）〜（Ｂ）は図２９の配線基板の製造方法を工程順に示す断面図である。 （Ｅ）〜（Ｆ）は図２９の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。 本発明配線基板の第１６の実施例を示す断面図である。 本発明配線基板の第１７の実施例を示す断面図である。 （Ａ）〜（Ｄ）は本発明配線基板の第１８の実施例の製造方法を工程順に示す断面図である。 （Ｅ）〜（Ｆ）は図３４に示す方法で製造された配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。 （Ａ）〜（Ｃ）は本発明配線基板の第１９の実施例の製造方法を工程順に示す断面図である。 （Ｄ）〜（Ｆ）は図３６に示された製造方法で製造された配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。 本発明配線基板の第２０の実施例を示す断面図である。 （Ａ）〜（Ｃ）は図４０に示す配線基板のＬＳＩチップ搭載前までの製造方法を工程順に示す断面図である。 （Ｄ）〜（Ｅ）は図４０の配線基板へのＬＳＩチップの搭載方法を工程順に示す断面図である。 各端子構造に対応するボール電極間配線可能本数を比較して示す図である。
符号の説明
１・・・ベース、２・・・絶縁膜、３・・・開口、４・・・導電膜（メタライズ膜）、
５・・・配線膜、６・・・絶縁膜、７・・・開口、８・・・突起電極（ボール電極）、
９・・・貴金属メッキ膜、１１・・・ＬＳＩチップ、１５・・・緩衝材、
１６・・・緩衝材充填孔、２０・・・スティッフナー、２１・・・開口、
２３・・・デバイスホール、２６・・・ダム、３２・・・端子、３３・・・補強部、
３４・・・スティッフナー、３９・・・開口、４５・・・端子。

Claims (18)

  1. 金属から成るベース上に開口を有する第１の絶縁膜を形成し、
    上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、
    上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、
    上記ベースの選択的エッチングによりスティッフナーを形成してなる
    ことを特徴とする配線基板。
  2. 金属から成るベース上に開口を有する第１の絶縁膜を形成する工程と、
    上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成する工程と、
    上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、
    上記突起電極形成用開口に突起電極を形成する工程と、
    上記ベースを裏面から選択的にエッチングすることによりデバイスホースを形成することによりスティッフナーを形成する
    ことを特徴とする配線基板の製造方法。
  3. 金属から成るベース上に開口を有する第１の絶縁膜を形成し、
    上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成し、
    上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、
    上記突起電極形成用開口に電解メッキ膜からなる突起電極を形成し、上記ベースをハーフエッチングにより部分的に薄くし、その薄くされたベースによる配線膜を形成し、
    上記薄くされた配線膜上に突起電極形成用開口を有する絶縁膜を形成した
    ことを特徴とする配線基板。
  4. 金属から成るベース上に開口を有する第１の絶縁膜を形成する工程と、
    上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成する工程と、
    上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、
    上記突起電極形成用開口に電解メッキ膜からなる突起電極を形成する工程と、
    上記ベースを部分的に薄くするためにその裏面からハーフエッチングする工程と、
    上記ベースの上記薄くされた部分を選択的にエッチングすることにより配線膜を形成する工程と、
    上記ベースの上記薄く形成された部分からなる配線膜上に突起電極形成用開口を有する絶縁膜を形成する工程と、
    を有することを特徴とする配線基板の製造方法。
  5. 金属から成るベース上に開口を有する第１の絶縁膜を形成し、
    上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成し、
    上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成し、
    上記突起電極形成用開口に電解メッキ膜からなり、他の部材に接続される突起電極を形成し、
    上記ベースの選択的エッチングによりＬＳＩチップに接続される端子を構成した
    ことを特徴とする配線基板。
  6. 金属から成るベース上に開口を有する第１の絶縁膜を形成する工程と、
    上記開口を含む上記第１の絶縁膜上に下部がメタライズ膜からなる配線膜を有する１層又は多層の配線を形成する工程と、
    上記配線の形成領域上に突起電極形成用開口を有する第２の絶縁膜を形成する工程と、
    上記突起電極形成用開口に電解メッキ膜からなり、他の部材に接続される突起電極を形成する工程と、
    上記ベースを選択的にエッチングすることにより、少なくともＬＳＩチップに接続される端子を形成する工程と、
    を少なくとも有することを特徴とする配線基板の製造方法。
  7. 金属からなるベース上に開口を有する第１の絶縁膜を形成し、
    上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、
    上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、
    上記接続用開口に突起電極を形成し、
    上記ベースの選択的エッチングにより上記配線膜を部分的に露出させ、
    上記ベースの裏面にＬＳＩチップを固定し、
    上記配線膜の露出した部分がＬＳＩチップの電極にボンディングされるようにした
    ことを特徴とする配線基板。
  8. ベースの突起電極と対応する部分に緩衝材充填孔を形成し、
    上記緩衝材充填孔内に緩衝剤を充填してなる
    ことを特徴とする請求項７記載の配線基板。
  9. 金属から成るベース上に開口を有する第１の絶縁膜を形成し、
    上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、
    上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、
    上記接続用開口に突起電極を形成し、
    上記ベースの選択的エッチングによりデバイスホールを形成して上記配線膜を部分的に露出させ、
    上記デバイスホール内にＬＳＩチップが位置され、該ＬＳＩチップの各電極が上記配線膜の上記デバイスホール内に露出した部分にボンディングされるようにした
    ことを特徴とする配線基板。
  10. 金属から成るベース上に開口を有する第１の絶縁膜を形成し、
    上記開口を含む上記第１の絶縁膜上に配線膜を有する１層又は多層の配線を形成し、
    上記配線の形成領域上に接続用開口を有する第２の絶縁膜を形成し、
    上記接続用開口に突起電極を形成し、
    上記ベースの選択的エッチングにより上記配線膜を部分的に露出させ、
    上記ベースの裏面にＬＳＩチップがダイボンディングされ、該ＬＳＩチップの電極と上記配線膜の露出部との間がワイヤボンディングされるようにした
    ことを特徴とする配線基板。
  11. ベースの突起電極と対応する部分に緩衝材充填孔を形成し、
    上記緩衝材充填孔内に緩衝剤を充填してなる
    ことを特徴とする請求項１０記載の配線基板。
  12. 金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、
    上記ベースからなる端子上に開口を有する絶縁膜を形成し、
    上記開口を含む上記絶縁膜上に、先端部が上記ベースの選択的エッチングにより上記端子形成領域から外側に食み出さしめられた配線膜を有する１層又は多層の配線を形成し、
    上記配線上に絶縁材料を介してＬＳＩチップが表面部にてダイボンディングされ、上記配線膜の上記食み出さしめられた部分が上記ＬＳＩチップ表面部外周の電極にボンディングされるようにしてなる
    ことを特徴とする配線基板。
  13. 金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、上記ベースからなる端子上に開口を有する絶縁膜を形成し、
    上記開口を含む上記絶縁膜上に、ＬＳＩチップとの接続部が露出せしめられた配線膜を有する１層又は多層の配線を形成し、
    上記配線上に絶縁材料を介してＬＳＩチップが裏面部にてダイボンディングされ、上記配線膜の上記露出せしめられた部分が上記ＬＳＩチップ表面部の電極にワイヤボンディングされるようにしてなる
    ことを特徴とする配線基板。
  14. 金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、
    上記ベースからなる端子上に開口を有する絶縁膜を形成し、
    上記開口を含む上記絶縁膜上に、ＬＳＩチップと接続される内端部が露出せしめられた配線膜を有する１層又は多層の配線を形成し、
    上記配線膜の内端部表面にＬＳＩチップの電極がボンディングされるようにしてなる
    ことを特徴とする配線基板。
  15. 金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、 上記ベースからなる端子上に開口を有する第１の絶縁膜を形成し、
    上記開口を含む上記絶縁膜上に上記端子と該開口を通じて接続された配線膜を有する１層又は多層の配線を形成し、
    上記配線上に突起電極形成用開口を有する第２の絶縁膜を形成し、
    上記突起電極形成用開口に突起電極を形成し、
    上記突起電極にＬＳＩチップの電極が接続されるようにしてなる
    ことを特徴とする配線基板。
  16. 金属から成るベースの選択的エッチングにより、他の部材と接続される端子を形成し、
    上記ベースからなる端子上に開口を有する第１の絶縁膜を形成し、
    上記開口を含む上記絶縁膜上に上記端子と該開口を通じて接続された配線膜を有する１層又は多層の配線を形成し、
    上記配線上に突起電極形成用開口を有する第２の絶縁膜を形成し、
    上記突起電極形成用開口に突起電極を形成し、
    上記突起電極にＬＳＩチップの電極が接続され、該ＬＳＩチップ・上記第２の絶縁膜間或いは該第２の絶縁膜及び該ＬＳＩチップが樹脂封止されるようにしてなる
    ことを特徴とする配線基板。
  17. 金属から成るベースの選択的エッチングにより、他の部材と接続される端子と、隣接ＬＳＩチップ配置領域間に位置するダム部と、基板外周部に位置するダム部を形成し、
    上記ベースからなる端子上に開口を有する第１の絶縁膜を形成し、
    上記開口を含む上記絶縁膜上に上記端子と該開口を通じて接続された配線膜を有する１層又は多層の配線を形成し、
    上記配線上に突起電極形成用開口を有する第２の絶縁膜を形成し、
    上記突起電極形成用開口に突起電極を形成し、
    複数のＬＳＩチップがその電極を上記ベースからなる上記端子に接続されることにより搭載され、該ＬＳＩチップ・上記第２の絶縁膜間或いは該第２の絶縁膜及び該ＬＳＩチップが樹脂封止される際上記ダム部が樹脂を堰き止めるようにしてなる
    ことを特徴とする配線基板。
  18. 金属から成るベース上に開口を有する絶縁膜を形成し、
    上記開口も含め上記絶縁膜上に下部がメタライズ膜からなる配線膜を少なくとも有する１層又は多層の配線を形成し、
    上記配線上に突起電極形成用開口を有する絶縁膜を形成し、
    上記突起電極形成用開口に突起電極を形成し、
    上記ベースを選択的にエッチングすることにより複数のＬＳＩチップ搭載領域を設け、
    上記各ＬＳＩチップ搭載領域にＬＳＩチップを搭載し、上記ＬＳＩチップの各電極と、上記ベースの選択的エッチングにより露出した上記配線膜との間をワイヤでボンディングするようにしてなる
    ことを特徴とする配線基板。
JP2005235209A 2005-08-15 2005-08-15 配線基板とその製造方法 Expired - Fee Related JP4362463B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005235209A JP4362463B2 (ja) 2005-08-15 2005-08-15 配線基板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005235209A JP4362463B2 (ja) 2005-08-15 2005-08-15 配線基板とその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP14167699A Division JP4190659B2 (ja) 1999-05-21 1999-05-21 配線基板とその製造方法

Publications (2)

Publication Number Publication Date
JP2005340862A true JP2005340862A (ja) 2005-12-08
JP4362463B2 JP4362463B2 (ja) 2009-11-11

Family

ID=35493978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005235209A Expired - Fee Related JP4362463B2 (ja) 2005-08-15 2005-08-15 配線基板とその製造方法

Country Status (1)

Country Link
JP (1) JP4362463B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010013470A1 (ja) * 2008-07-31 2010-02-04 三洋電機株式会社 半導体モジュールおよび半導体モジュールを備える携帯機器
JP2010040610A (ja) * 2008-07-31 2010-02-18 Sanyo Electric Co Ltd 半導体モジュールおよび半導体モジュールを備える携帯機器
JP2010087309A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体モジュールおよび半導体モジュールを備える携帯機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010013470A1 (ja) * 2008-07-31 2010-02-04 三洋電機株式会社 半導体モジュールおよび半導体モジュールを備える携帯機器
JP2010040610A (ja) * 2008-07-31 2010-02-18 Sanyo Electric Co Ltd 半導体モジュールおよび半導体モジュールを備える携帯機器
US8373281B2 (en) 2008-07-31 2013-02-12 Sanyo Electric Co., Ltd. Semiconductor module and portable apparatus provided with semiconductor module
JP2010087309A (ja) * 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体モジュールおよび半導体モジュールを備える携帯機器

Also Published As

Publication number Publication date
JP4362463B2 (ja) 2009-11-11

Similar Documents

Publication Publication Date Title
KR100553405B1 (ko) 반도체소자 탑재용 배선기판과 그 제조방법
US6541848B2 (en) Semiconductor device including stud bumps as external connection terminals
KR100414383B1 (ko) 배선기판, 배선기판을 가지는 반도체장치, 및 그제조방법과 실장방법
US20080150164A1 (en) Carrier structure embedded with semiconductor chips and method for manufacturing the same
JPH09312374A (ja) 半導体パッケージ及びその製造方法
JP2009289908A (ja) 半導体装置及びその製造方法
JPH0982839A (ja) 半導体パッケージ及びその製造方法、並びに半導体パッケージの放熱方法
US9324636B2 (en) Resin-sealed semiconductor device and associated wiring and support structure
JPWO2015198837A1 (ja) 半導体装置およびその製造方法
JP2007258438A (ja) 半導体装置及びその製造方法
JP4362463B2 (ja) 配線基板とその製造方法
JP3422144B2 (ja) 半導体パッケージの製造方法
JP4190659B2 (ja) 配線基板とその製造方法
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
CN111199924B (zh) 半导体封装结构及其制作方法
KR20100119328A (ko) 반도체 패키지 및 그 제조방법
JP4196606B2 (ja) 配線板の製造方法
JP2007012716A (ja) 半導体装置
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP4429435B2 (ja) バンプ付き二層回路テープキャリアおよびその製造方法
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
JPH10321750A (ja) 半導体装置および半導体チップを搭載する配線基板の製造方法
JP2007081150A (ja) 半導体装置及び基板
JP5432543B2 (ja) 半導体装置の製造方法
JPH1116947A (ja) 半導体パッケージ及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051007

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080627

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080926

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090817

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees