JP4045708B2 - 半導体装置、電子回路装置および製造方法 - Google Patents
半導体装置、電子回路装置および製造方法 Download PDFInfo
- Publication number
- JP4045708B2 JP4045708B2 JP34910399A JP34910399A JP4045708B2 JP 4045708 B2 JP4045708 B2 JP 4045708B2 JP 34910399 A JP34910399 A JP 34910399A JP 34910399 A JP34910399 A JP 34910399A JP 4045708 B2 JP4045708 B2 JP 4045708B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- semiconductor
- wiring pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高速化、多ピン化、小型化および高密度実装化に対応した半導体装置、電子回路装置および製造方法に関し、特に、半導体チップと絶縁基板との接合部分のはんだバンプの応力が低減され、接続信頼性が向上された半導体装置、電子回路装置および製造方法に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの高集積化・高速化に伴い、半導体パッケージも従来のＱＦＰ（ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）から、より小型化・多ピン化されたＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）が多く採用されるようになってきている。ＢＧＡは半導体チップを実装した絶縁基板の底面側に、接続端子であるはんだボールが二次元的に配列された表面実装型のパッケージである。したがって、多ピン化された場合にもピン間隔の狭ピッチ化を避けられ、パッケージ寸法を縮小できるという利点を有する。さらに、従来の表面実装部品と同様に、一括リフローによる基板実装が可能であるという利点も有する。
【０００３】
従来のＢＧＡ型半導体パッケージの例について、図１１を参照して説明する。図１１に示す半導体装置１０１は、絶縁基板（実装基板）１０２に半導体チップ１０３の表面が電極パッド１０４およびはんだバンプ１０５を介して実装されている。絶縁基板１０２の表面には配線パターン１０６が形成されている。配線パターン１０６の一部はランド１０７となり、ランド１０７において配線パターン１０６とはんだバンプ１０５が接続する。配線パターン１０６は絶縁膜からなるオーバーコート１０８により被覆され、絶縁基板１０２と半導体チップ１０３との間には封止樹脂１０９が形成されている。
絶縁基板１０２にはスルーホール１１０が二次元的に配列されて形成されており、スルーホール１１０内には外部端子および配線パターン１０６に接続する外部端子用はんだバンプ１１１が形成されている。
【０００４】
図１１に示すような従来のＢＧＡ型半導体パッケージにおいては、クリームはんだをスキージを用いてスルーホール１１０内に充填し、その上にあらかじめほぼ球状に形成されたはんだボールを移載してから、一括リフローにより溶融させる方法が一般的に用いられている。ここで、スルーホール１１０内に充填されたクリームはんだにより、配線パターン１０６とはんだボールとが接続される。はんだボールを溶融させると、表面張力によって球形を維持しようとする力が作用する。したがって、クリームはんだをスルーホール１１０に充填しない場合には、配線パターン１０６とはんだボールとの間に隙間ができ、接続不良となる。
【０００５】
以上のように、従来のＢＧＡ型半導体パッケージによれば、スルーホール内にクリームはんだを充填させる必要があり、生産性の向上やコスト低減の妨げとなっていた。
【０００６】
一方、ＢＧＡ型半導体パッケージにおいて、クリームはんだを用いない方法もいくつか提案されている。例えば、特開平１０−５０８８３号公報にはスルーホール内に突起ができるように配線パターンの一部を突出させ、配線パターンとはんだボールとを接合させる方法が記載されている。また、配線パターンに突起を設けることにより、はんだボールにかかる応力を低減できるとしている。
【０００７】
また、特開平９−２３２３７３号公報（特許第２８４２３６１号公報）には、外部端子用はんだバンプを囲むように樹脂を塗布することにより、樹脂補強部材が形成された半導体装置が記載されている。はんだバンプ接合部には絶縁基板（実装基板）と半導体チップとの熱膨張率差に起因した強い応力がかかるため、温度サイクル試験を行うとはんだバンプ接合部において破断する。上記の特開平９−２３２３７３号公報に記載の半導体装置によれば、はんだバンプ接合部が補強されるため、半導体装置の温度サイクル寿命を向上させることができる。
【０００８】
【発明が解決しようとする課題】
上記のように、従来のＢＧＡ型半導体パッケージにおいては、はんだバンプ接合部にクリームはんだを充填する必要があり、生産性の向上やコスト低減の妨げとなっていた。クリームはんだを用いない方法も提案されているが、特開平１０−５０８８３号公報に記載のように、スルーホール内に突起ができるように配線パターンを突出させる場合には、配線を変形させるための作業をスルーホールごとに行う必要があり、生産性の点で問題がある。
【０００９】
また、スルーホール内に突起ができるように配線を変形させることにより、配線に断線が生じる可能性があるため、形成できる突起の大きさには限界がある。スルーホール内にはんだバンプが形成された構造の場合、絶縁基板とはんだバンプとの接合部分にひずみエネルギーが集中し、はんだに疲労によるクラックが発生する（第８回マイクロエレクトロニクスシンポジウム論文集（１９９８年１２月）ｐ．３７−４０）。特開平１０−５０８８３号公報に記載された半導体装置によれば、絶縁基板とはんだバンプとの接合部分に形成できる突起の大きさが制限されるため、突起がはんだバンプ接合部分の応力を緩和する能力にも限界がある。
【００１０】
一方、特開平９−２３２３７３号公報に記載の半導体装置の製造方法によれば、外部端子用はんだバンプを形成してから樹脂のコーティングが行われ、その後、絶縁基板に半導体チップが実装される。したがって、外部端子用はんだバンプの表面に樹脂が残存することがあり、その場合には、絶縁基板に実装した際に接続不良が発生することになる。
【００１１】
以上のように、ＢＧＡ型半導体パッケージにおいてスルーホール内にはんだボールを形成する場合には、クリームはんだを用いる必要があったり、クリームはんだを用いずに配線パターンを変形させて突起を形成する場合であっても限定的な効果が得られるのみであった。また、外部端子用はんだバンプを形成後、はんだバンプを補強する樹脂をコーティングする場合には、はんだバンプの接合部への樹脂の付着を防止するのが困難であった。
【００１２】
本発明は上記の問題点に鑑みてなされたものであり、したがって本発明は、外部端子用はんだバンプにかかる応力を低減し、はんだバンプ接合部におけるクラックの発生が防止された半導体装置、電子回路装置および製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、半導体基板と、前記半導体基板の一方の面である第１面側に形成された半導体素子と、前記半導体基板を搭載する絶縁基板と、前記半導体基板と前記絶縁基板との層間に形成され、前記半導体素子に電気的に導通する配線パターンと、前記絶縁基板に形成され、前記配線パターンに達するスルーホールと、前記スルーホール内の側面を被覆する絶縁層と、前記スルーホール内に前記絶縁層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、前記スルーホール埋め込み部に接続し、外部端子となるはんだバンプとを有することを特徴とする。
【００１４】
本発明の半導体装置は、好適には、前記スルーホール埋め込み部は、前記はんだバンプに比較して機械的強度が大きい金属からなることを特徴とする。
本発明の半導体装置は、好適には、前記絶縁層は、前記絶縁基板に比較して低弾性率の絶縁性樹脂からなり、前記スルーホール埋め込み部と前記配線パターンとの接合部で発生する応力を緩和することを特徴とする。
本発明の半導体装置は、好適には、前記スルーホール埋め込み部と前記はんだバンプとの接合部は、前記絶縁基板の表面よりも突出していることを特徴とする。
【００１５】
本発明の半導体装置は、好適には、前記絶縁層は、前記スルーホール内の側面と前記スルーホール近傍の絶縁基板表面とを被覆することを特徴とする。本発明の半導体装置は、さらに好適には、前記スルーホール埋め込み部と前記はんだバンプとの接合部は、前記スルーホール近傍の前記絶縁層の表面よりも突出していることを特徴とする。
本発明の半導体装置は、好適には、隣接するスルーホールに形成された前記絶縁層は、相互に分離されていることを特徴とする。あるいは、本発明の半導体装置は、好適には、隣接するスルーホールに形成された前記絶縁層は、一体化されていることを特徴とする。
本発明の半導体装置は、好適には、前記絶縁基板は可撓性絶縁基板であることを特徴とする。
【００１６】
これにより、絶縁基板に形成されたスルーホールを埋め込む導電体にクラックが発生するのを防止することができる。本発明の半導体装置によれば、スルーホール内に応力を低減する絶縁性樹脂を介して、機械的強度の大きい金属が埋め込まれる。したがって、接続部のクラックの発生が防止され、半導体装置の長期的な接続信頼性が改善される。
【００１７】
上記の目的を達成するため、本発明の半導体装置は、半導体基板と、前記半導体基板の一方の面である第１面側に形成された半導体素子と、前記半導体基板を、前記第１面を介して搭載する可撓性絶縁基板と、前記半導体基板と前記可撓性絶縁基板との層間に形成され、前記半導体素子に電気的に導通する配線パターンと、前記配線パターンと前記半導体素子とを接続する接続部と、前記配線パターンと前記半導体基板の前記第１面との間に形成された封止樹脂層と、前記可撓性絶縁基板に形成され、前記配線パターンに達するスルーホールと、前記スルーホール内の側面を被覆する絶縁層と、前記スルーホール内に前記絶縁層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、前記スルーホール埋め込み部に接続し、外部端子となるはんだバンプとを有することを特徴とする。
本発明の半導体装置は、好適には、前記接続部ははんだバンプであることを特徴とする。
【００１８】
これにより、表面実装型のパッケージにおいて、絶縁基板に形成されたスルーホールの接続信頼性を向上させることができる。本発明の半導体装置によれば、スルーホール内に応力を低減する絶縁性樹脂を介して、機械的強度の大きい導電性材料を埋め込むことにより、接続部におけるクラックの発生が防止され、長期的な接続信頼性を改善することができる。
【００１９】
上記の目的を達成するため、本発明の半導体装置は、半導体基板と、前記半導体基板の一方の面である第１面側に形成された半導体素子と、前記半導体基板を、前記第１面の裏面である第２面を介して搭載する可撓性絶縁基板と、前記半導体基板と前記可撓性絶縁基板との層間に形成され、前記半導体素子に電気的に導通する配線パターンと、前記半導体基板の外部に形成され、前記配線パターンと前記半導体素子とを接続するボンディングワイヤーと、前記半導体基板および前記ボンディングワイヤーを被覆する封止樹脂層と、前記可撓性絶縁基板に形成され、前記配線パターンに達するスルーホールと、前記スルーホール内の側面を被覆する絶縁層と、前記スルーホール内に前記絶縁層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、前記スルーホール埋め込み部に接続し、外部端子となるはんだバンプとを有することを特徴とする。
【００２０】
これにより、ワイヤーボンディング法により形成されたパッケージにおいて、絶縁基板に形成されたスルーホールの接続信頼性を向上させることができる。本発明の半導体装置によれば、スルーホール内に応力を低減する絶縁性樹脂を介して、機械的強度の大きい導電性材料を埋め込むことにより、接続部におけるクラックの発生が防止され、半導体装置の長期的な接続信頼性を改善することができる。
【００２１】
上記の目的を達成するため、本発明の半導体装置は、半導体基板と、前記半導体基板の一方の面である第１面側に形成された半導体素子と、前記半導体基板を、前記第１面を介して搭載する可撓性絶縁基板と、前記半導体基板と前記可撓性絶縁基板との層間に形成され、前記半導体素子に電気的に導通する配線パターンと、前記配線パターンと前記半導体素子とを接続する接続部と、前記配線パターンと前記半導体基板の前記第１面との間に形成された封止樹脂層と、前記可撓性絶縁基板に形成され、前記配線パターンに達するスルーホールと、前記スルーホール内の側面を被覆する絶縁層と、前記スルーホール内に前記絶縁層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、前記スルーホール埋め込み部に接続する電極部を表面に有し、前記可撓性絶縁基板を介して前記半導体基板を搭載する実装基板とを有することを特徴とする。
【００２２】
これにより、ＬＧＡ（ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）型のパッケージにおいて、絶縁基板に形成されたスルーホールの接続信頼性を向上させることができる。本発明の半導体装置によれば、スルーホール内に応力を低減する絶縁性樹脂を介して、機械的強度の大きい導電性材料を埋め込むことにより、接続部におけるクラックの発生が防止され、半導体装置の長期的な接続信頼性を改善することができる。
さらに、従来のＬＧＡ型の半導体装置のようにはんだバンプを形成しないことにより、接続高さを低減させ、半導体装置を小型化することが可能となる。
【００２３】
上記の目的を達成するため、本発明の半導体装置は、半導体基板と、前記半導体基板の一方の面である第１面側に形成された半導体素子と、前記半導体基板を搭載する絶縁基板と、前記半導体基板と前記絶縁基板との層間に形成され、前記半導体素子に電気的に導通する配線パターンと、前記絶縁基板に形成され、前記配線パターンに達するスルーホールと、前記スルーホール内の少なくとも側面を被覆する導電性樹脂層と、前記スルーホール内に前記導電性樹脂層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、前記スルーホール埋め込み部に接続し、外部端子となるはんだバンプとを有し、前記導電性樹脂層は、前記絶縁基板に比較して低弾性率の材料からなり、前記スルーホール埋め込み部と前記配線パターンとの接合部で発生する応力を緩和する。
【００２４】
これにより、絶縁基板に形成されたスルーホールを埋め込む導電体にクラックが発生するのを防止することができる。本発明の半導体装置によれば、スルーホール内に応力を低減する導電性樹脂を介して、機械的強度の大きい金属が埋め込まれる。したがって、接続部のクラックの発生が防止され、半導体装置の長期的な接続信頼性が改善される。
【００２５】
上記の目的を達成するため、本発明の電子回路装置は、第１の基板と、前記第１の基板の一方の面である第１面側に形成された電子回路素子と、前記第１の基板を搭載する第２の基板と、前記第１の基板と前記第２の基板との層間に形成され、前記電子回路素子に電気的に導通する配線パターンと、前記第２の基板に形成され、前記配線パターンに達するスルーホールと、前記スルーホール内の側面を被覆する絶縁層と、前記スルーホール内に前記絶縁層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、前記スルーホール埋め込み部に接続し、外部端子となるはんだバンプとを有することを特徴とする。
【００２６】
これにより、基板に形成されたスルーホールを埋め込む導電体にクラックが発生するのを防止することができる。本発明の電子回路装置によれば、スルーホール内に応力を低減する絶縁性樹脂を介して、機械的強度の大きい金属が埋め込まれる。したがって、接続部のクラックの発生が防止され、電子回路装置の長期的な接続信頼性が改善される。
【００２７】
上記の目的を達成するため、本発明の半導体装置の製造方法は、半導体基板の一方の面である第１面側に半導体素子を形成する工程と、絶縁基板の表面に配線パターンを形成する工程と、前記絶縁基板に、前記配線パターンに達するスルーホールを形成する工程と、前記スルーホール内の側面に絶縁層を形成する工程と、前記スルーホール内に前記絶縁層を介して、導電体からなるスルーホール埋め込み部を形成する工程と、前記配線パターンと前記半導体素子とが接続するように、前記絶縁基板に前記半導体基板を搭載する工程と、前記スルーホール埋め込み部の表面に、外部端子となるはんだバンプを形成する工程とを有することを特徴とする。
【００２８】
本発明の半導体装置の製造方法は、好適には、前記スルーホール埋め込み部を形成する工程は、前記はんだバンプに比較して機械的強度が大きい金属を材料に用いることを特徴とする。
本発明の半導体装置の製造方法は、好適には、前記絶縁層を形成する工程は、前記スルーホール埋め込み部と前記配線パターンとの接合部で発生する応力を緩和させる、前記絶縁基板に比較して低弾性率の絶縁性樹脂を材料に用いることを特徴とする。
【００２９】
本発明の半導体装置の製造方法は、好適には、前記スルーホール埋め込み部を形成する工程は、前記配線パターンに通電して電解めっきを行う工程であることを特徴とする。
本発明の半導体装置の製造方法は、好適には、前記スルーホール埋め込み部を形成する工程は、前記導電体が前記絶縁基板の表面よりも突出するまで電解めっきを行う工程であることを特徴とする。
【００３０】
本発明の半導体装置の製造方法は、好適には、前記絶縁層を形成する工程は、前記スルーホール内の側面と前記絶縁基板表面とを被覆するように前記絶縁層を形成する工程であることを特徴とする。
本発明の半導体装置の製造方法は、さらに好適には、前記スルーホール埋め込み部を形成する工程は、前記導電体が前記絶縁基板を被覆する前記絶縁層の表面よりも突出するまで電解めっきを行う工程であることを特徴とする。
本発明の半導体装置の製造方法は、好適には、隣接するスルーホール間の前記基板表面に形成された前記絶縁層の一部を除去し、前記絶縁層を分断する工程を有することを特徴とする。
【００３１】
本発明の半導体装置の製造方法は、好適には、前記はんだバンプを形成する工程は、ほぼ球状のはんだボールを形成する工程と、前記はんだボールを前記スルーホール埋め込み部の表面に移載する工程と、加熱して前記はんだボールを溶融させ、前記スルーホール埋め込み部の表面を被覆する前記はんだバンプを形成する工程とを有することを特徴とする。
本発明の半導体装置の製造方法は、好適には、前記絶縁基板は可撓性絶縁基板であることを特徴とする。
【００３２】
本発明の半導体装置の製造方法は、好適には、前記絶縁基板に前記半導体基板を搭載する工程は、前記配線パターンの表面に接続部を形成する工程と、前記半導体素子が前記接続部に接するように、前記半導体基板を前記第１面を介して前記絶縁基板に搭載する工程と、前記配線パターンと前記半導体基板の前記第１面との間に封止樹脂層を形成する工程とを有することを特徴とする。
本発明の半導体装置の製造方法は、好適には、前記接続部を形成する工程は、はんだバンプを形成する工程であることを特徴とする。
【００３３】
あるいは、本発明の半導体装置の製造方法は、好適には、前記絶縁基板に前記半導体基板を搭載する工程は、前記半導体基板を、前記第１面の裏面である第２面を介して前記絶縁基板に搭載する工程であり、前記絶縁基板に前記半導体基板を搭載した後、前記半導体基板の外部に、前記配線パターンと前記半導体素子とを接続するボンディングワイヤーを形成する工程と、前記半導体基板および前記ボンディングワイヤーを被覆する封止樹脂層を形成する工程とを有することを特徴とする。
【００３４】
これにより、半導体チップを搭載する絶縁基板を、他の基板等に接続・実装するためのスルーホール内に、簡略な工程で導電体を埋め込むことが可能となる。本発明の半導体装置の製造方法によれば、好適には電解めっきによりスルーホール内に金属材料を埋め込むため、従来の製造方法の場合のように、クリームはんだを充填する工程や、はんだボールを形成し、はんだボールをリフローさせる工程が不要となる。また、はんだバンプを形成するためのリフロー工程が不要であることから、材料を低融点金属に限定する必要がなく、機械的強度の大きい金属を使用することができる。したがって、スルーホールの接続部におけるクラックの発生を防止することができる。
【００３５】
【発明の実施の形態】
以下に、本発明の半導体装置およびその製造方法の実施の形態について、図面を参照して説明する。
（実施形態１）
図１は本実施形態の半導体装置の斜視図であり、図２は図１のＡ−Ａ’に対応する断面図である。
図１および図２に示す半導体装置１は、可撓性の絶縁基板２の上面に半導体チップ３が主面（図示しない半導体集積回路が形成された面）を下向きにして搭載されている。半導体チップ３の主面には、半導体チップ３に形成された半導体集積回路に接続する電極パッド４が形成されている。電極パッド４とはんだバンプ５との間にはバンプ下地金属（不図示）が形成されている。
【００３６】
はんだバンプ５は可撓性絶縁基板２上の配線パターン６に設けられたランド７に接続する。絶縁基板２の配線パターン６はオーバーコート８により被覆されており、オーバーコート８の開口部がランド７となっている。配線パターン６は半導体装置１の端部まで延在し、後述する電解めっき工程においてめっきリード９としても利用される。配線パターン６の他端は外部端子用ランド１０に接続する。外部端子用ランド１０部分の絶縁基板２にはスルーホール１１が形成され、スルーホール１１には絶縁性樹脂層１２を介してスルーホール埋め込み部１３が形成されている。スルーホール埋め込み部１３は外部端子用ランド１０に接続している。スルーホール埋め込み部１３の表面に酸化防止層１４ｂを介して外部端子用はんだバンプ１７が形成されている。
【００３７】
本実施形態の半導体装置によれば、スルーホール１１内がスルーホール埋め込み部１３により埋め込まれるため、スルーホール内をはんだバンプで埋め込む場合のようにクリームはんだを充填する必要がない。また、スルーホール１１内に絶縁性樹脂層１２が形成されていることにより、スルーホール１１内の金属と配線パターン６との接合部における応力が低減され、長期的な接続信頼性が改善される。
【００３８】
次に、上記の本実施形態の半導体装置の製造方法について説明する。
まず、図３（ａ）に示すように、例えば銅箔６ａなどの金属薄膜に絶縁性樹脂２ａを塗布する。銅箔６ａは配線パターン６になり、絶縁性樹脂２ａは絶縁基板２となる。絶縁性樹脂２ａとしては例えばポリイミドやエポキシ樹脂等を用いることができる。
【００３９】
次に、図３（ｂ）に示すように、絶縁基板２をパターニングすることによりスルーホール１１を形成する。絶縁性樹脂２ａとして例えば感光性の熱硬化性ポリイミドを使用する場合には、所定のパターンが形成されたフォトマスクを用いて紫外線を露光し、その後、現像液を用いた現像と熱硬化を行うことによりスルーホール１１が形成される。
あるいは、絶縁性樹脂２ａとして非感光性の熱硬化性ポリイミドを使用する場合には、ポリイミドを銅箔６ａに塗布しベーキングを行った後、ポリイミド上にフォトレジストをラミネートし、レジストのパターニングを行う。このフォトレジストをマスクとしてポリイミドをエッチングし、スルーホール１１を形成する。
【００４０】
また、絶縁性樹脂２ａとして紫外線硬化型のエポキシ樹脂を使用する場合には、エポキシ樹脂を塗布後、フォトマスクを用いて露光し、現像することによりスルーホール１１が形成される。
絶縁性樹脂２ａとして熱硬化型のエポキシ樹脂を使用する場合には、スルーホール１１の形成部分を被覆するパターンが形成されたメッシュスクリーンを用いて、銅箔６ａ上にエポキシ樹脂をスクリーン印刷する。樹脂を印刷後、熱硬化させることによりスルーホール１１以外の部分に絶縁基板２が形成される。
【００４１】
上記のような方法によりスルーホール１１を形成する以外に、金型を用いた打ち抜きやレーザ加工等によってスルーホール１１を形成してもよい。また、上記のように銅箔６ａに絶縁性樹脂２ａを塗布する以外に、絶縁性樹脂からなるフィルムに接着剤を用いて銅箔６ａをラミネートしてもよい。
上記の銅箔６ａの厚さは例えば１２〜１８μｍ、絶縁性樹脂２ａの厚さは例えば２０〜５０μｍとする。また、スルーホール１１のピッチは例えば０．５ｍｍ、スルーホール１１の口径は例えば２４０μｍとする。
【００４２】
続いて、図３（ｃ）に示すように、レジスト（不図示）をマスクとして銅箔６ａにエッチングを行い、配線パターン６を形成する。
次に、図３（ｄ）に示すように、絶縁性樹脂をスルーホール１１が形成された側の反対側の面に塗布することにより、オーバーコート８を形成する。オーバーコート８をパターニングして開口を設け、ランド７を形成する。オーバーコート８としては上記の絶縁性樹脂２ａと同様の樹脂を用いることができる。オーバーコート８のランド７部分を開口するには、上記の絶縁性樹脂２ａにスルーホール１１を形成する場合と同様に行うことができる。オーバーコート８の厚さは例えば１０〜３０μｍとする。
【００４３】
次に、図４（ａ）に示すように、スルーホール１１が形成された側に絶縁性樹脂１２を塗布、成膜する。絶縁性樹脂１２には上記の絶縁性樹脂２ａおよびオーバーコート８と同様の樹脂を用いることができる。絶縁性樹脂１２としては、スルーホール１１内のスルーホール埋め込み部１３にかかる熱応力を低減させる目的で、弾性率の低い材料を用いることが好ましく、例えば、弾性率を０．１〜５ＧＰａとする。絶縁性樹脂１２の厚さは例えば２０μｍとする。
【００４４】
次に、図４（ｂ）に示すように、スルーホール１１内の配線パターン６に接続する部分の絶縁性樹脂１２を除去する。絶縁性樹脂１２の一部を選択的に除去するには、上記の絶縁性樹脂２ａにスルーホール１１を形成する場合、あるいはオーバーコート８のランド７部分を除去する場合と同様に行うことができる。
【００４５】
次に、図４（ｃ）に示すように、配線パターン６の端部をめっきリード９として電解を行い、スルーホール１１内にスルーホール埋め込み部１３を形成する。スルーホール埋め込み部１３としては例えば銅を用いることができる。絶縁性樹脂１２の厚さが例えば２０μｍである場合、スルーホール埋め込み部１３のめっき厚は２３μｍ程度とし、表面がスルーホール１１から突出した形状の埋め込み部１３を形成する。
【００４６】
さらに、図４（ｄ）に示すように、ランド７とスルーホール埋め込み部１３の表面にそれぞれ酸化防止層１４ａ、１４ｂを形成する。酸化防止層１４ａ、１４ｂはめっきリード９を用いた電解めっきか、あるいは無電解めっきにより形成することができる。酸化防止層１４ａ、１４ｂとしては例えば、厚さ３μｍのニッケルめっきと厚さ０．０３〜０．０５μｍのフラッシュ金めっきとの積層膜を用いることができる。
【００４７】
次に、図５（ａ）に示すように、半導体チップ３の主面に電極パッド４を介してはんだバンプ５を形成する。はんだバンプ５を絶縁基板２上のランド７に位置合わせし、半導体チップ３を絶縁基板２に搭載する。半導体チップ３の主面に形成された電極パッド４のピッチは例えば１５０μｍ、電極パッド４の大きさは例えば一辺の長さを１１０μｍとする。
電極パッド４とはんだバンプ５の間のバンプ下地金属（不図示）は、半導体チップ３とはんだバンプ５との密着性を高めるため、あるいは半導体チップ３の電極材料とはんだバンプ５の材料との相互拡散を防止する目的で設けられる。バンプ下地金属としては例えば、厚さ５μｍのニッケルめっきと厚さ０．０５μｍの金めっきとの積層膜を用いることができる。その他にもクロム、銅あるいはチタン、タングステンの積層膜などをバンプ下地金属として用いることができる。
【００４８】
はんだバンプ５としてはＳｎ−Ｐｂの共晶はんだの他に、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｂｉ系、Ｓｎ−Ｚｎ系などの鉛レスはんだを用いることもできる。はんだバンプ５の高さは例えば６０μｍとする。
絶縁基板２に半導体チップ３を搭載する前に、あらかじめ、絶縁基板２のランド７にフラックス（例えばロジン系樹脂、有機酸、ワックスおよび高沸点グリコールの混合物）１５を塗布しておく。あるいは、はんだバンプ５のランド７に接合する部分にフラックス１５を塗布しておく。
その後、図５（ｂ）に示すように、半導体チップ３を加熱してはんだバンプ５を溶融させ、はんだバンプ５を電極パッド４およびランド７に接合させる。はんだ付けの温度は通常２２０〜２４０℃で行う。
【００４９】
次に、図６（ａ）に示すように、フラックス１５の残渣を洗浄してから、可撓性絶縁基板２と半導体チップ３との間の空間を封止樹脂１６により封止する。
続いて、図６（ｂ）に示すように、スルーホール１１内のスルーホール埋め込み部１３の表面に形成された酸化防止層１４ｂにフラックス（不図示）を供給する。ここで、図６（ｂ）は図２〜図６（ａ）と上下を反転させて表示してある。酸化防止層１４ｂ上にフラックスを介して、はんだボール１７ａを形成する。はんだボール１７ａの直径は例えば、スルーホール１１のピッチが０．５ｍｍである場合に０．３〜０．４ｍｍとする。
【００５０】
次に、図２に示すように、リフロー装置等を用いてはんだボール１７ａを溶融させ、外部端子用はんだバンプ１７を形成する。リフローの際に生じるフラックス残渣を、必要に応じて洗浄・除去する。
その後、ウェハ上に一括形成された複数の半導体装置１を、個々の半導体装置に個片化するための切断を行う。この個片化は、例えば金型を用いた打ち抜き、レーザ加工、ルーター加工、回転ブレードを用いたダイシング等により行うことができる。
以上の工程により、図１および図２に示す半導体装置１が得られる。
【００５１】
上記の本実施形態の半導体装置の製造方法によれば、電解めっきによりスルーホール内を埋め込むため、クリームはんだを充填したり、スルーホールにはんだボールを移載し、リフローする工程が不要となる。したがって、簡略な工程で接続信頼性の高い半導体装置を形成することができる。
【００５２】
（実施形態２）
図７（ａ）に本実施形態の半導体装置の断面図を示す。図７に示す半導体装置においては実施形態１の半導体装置１と同様に、可撓性の絶縁基板２の上面に半導体チップ３が主面（図示しない半導体集積回路が形成された面）を下向きにして搭載されている。半導体チップ３の主面には、半導体チップ３に形成された半導体集積回路に接続する電極パッド４が形成されている。電極パッド４とはんだバンプ５との間にはバンプ下地金属（不図示）が形成されている。
【００５３】
はんだバンプ５は可撓性絶縁基板２上の配線パターン６に設けられたランド７に接続する。絶縁基板２の配線パターン６はオーバーコート８により被覆されており、オーバーコート８の開口部がランド７となっている。配線パターン６は外部端子用ランド１０に接続し、外部端子用ランド１０部分の絶縁基板２にはスルーホール１１が形成されている。スルーホール１１には絶縁性樹脂１２を介してスルーホール埋め込み部１３が形成されている。スルーホール埋め込み部１３は外部端子用ランド１０に接続している。
【００５４】
実施形態１の半導体装置（図２参照）においては、絶縁性樹脂１２がスルーホール１１以外の部分の絶縁基板２を被覆するように形成されているが、本実施形態の半導体装置においては、絶縁性樹脂１２はスルーホール１１内の側壁と、スルーホール１１周囲のみを被覆するように形成されている。
本実施形態の半導体装置のように、スルーホール１１近傍にのみ絶縁性樹脂１２が形成された構造とすることにより、絶縁性樹脂１２の分断箇所で応力が緩和されることになる。したがって、実施形態１の半導体装置に比較して、さらに外部端子用はんだバンプ１７にかかる応力を低減させることができる。
【００５５】
上記の本実施形態の半導体装置は、実施形態１の図２〜図６に示す工程にほぼ沿って形成することができる。まず、絶縁基板２と銅箔６ａとを一体化させてから、絶縁基板２にスルーホール１１を形成する。スルーホール１１内を含む絶縁基板２の表面に絶縁性樹脂１２を成膜する。銅箔６ａの表面にオーバーコート８を形成してから、ランド７上のオーバーコート８に開口部を設ける。
【００５６】
次に、図７（ｂ）に示すように、スルーホール１１内の絶縁性樹脂１２が配線パターン６に接続する部分を除去する。また、隣接するスルーホール１１間に形成された絶縁性樹脂１２の一部を除去し、スルーホール１１間で絶縁基板２が露出した状態とする。
その後、実施形態１の製造方法と同様にして、スルーホール１１内に例えば銅からなるスルーホール埋め込み部１３を形成する。また、ランド７とスルーホール埋め込み部１３の表面にそれぞれ、例えばニッケルめっきとフラッシュ金めっきとの積層膜からなる酸化防止層１４ａ、１４ｂを形成する。さらに、半導体チップ３の主面に電極パッド４を介してはんだバンプ５を形成し、はんだバンプ５を絶縁基板２上のランド７に位置合わせして、半導体チップ３を絶縁基板２に搭載する。
【００５７】
半導体チップ３を加熱してはんだバンプ５を溶融させ、はんだバンプ５を電極パッド４およびランド７に接合させる。また、絶縁基板２と半導体チップ３との間の空間を封止樹脂１６により封止する。続いて、スルーホール埋め込み部１３の表面に酸化防止層１４ｂおよびフラックス（不図示）を介して、はんだボール１７ａを形成する。さらに、はんだボール１７ａを溶融させて外部端子用はんだバンプ１７を形成する。その後、ウェハ上に一括形成されている複数の半導体装置を切断して個片化する。
以上の工程により、図７（ａ）に示す半導体装置が得られる。
【００５８】
（実施形態３）
図８に本実施形態の半導体装置の断面図を示す。本実施形態の半導体装置においては、絶縁基板２と半導体チップとがダイボンディング材１８を介して接合されており、実施形態１あるいは２に示されるはんだバンプ５は形成されない。半導体チップ３は主面（図示しない半導体集積回路が形成された面）を上向きにして搭載され、半導体チップ３の表面に形成された電極パッド４とランド７とがボンディングワイヤー１９を介して接続されている。半導体チップ３の上部および側面とボンディングワイヤー１９は封止樹脂１６により封止されている。
【００５９】
本実施形態は、ワイヤーボンディング法により絶縁基板２と半導体チップ３とが接続された半導体装置において、絶縁基板２のスルーホール１１内に絶縁性樹脂１２を介してスルーホール埋め込み部１３が形成されたものである。図８は実施形態２と同様に絶縁性樹脂１２がスルーホール間で分断されている例を示すが、絶縁性樹脂１２は実施形態１と同様にスルーホール間の絶縁基板２を連続して被覆する形状であってもよい。
上記の本実施形態の半導体装置によれば、ワイヤーボンディング法により絶縁基板２と半導体チップ３とが接続された半導体装置においても、絶縁基板に形成された外部端子用はんだバンプにかかる応力を低減させることができる。したがって、半導体装置の長期信頼性を向上させることができる。
【００６０】
上記の本実施形態の半導体装置を形成するには、まず、実施形態１の図３（ａ）〜図４（ａ）に示す工程と同様にして、絶縁基板２と銅箔６ａとを一体化させ、絶縁基板２にスルーホール１１を形成する。スルーホール１１内を含む絶縁基板２の表面に絶縁性樹脂１２を成膜する。
次に、配線パターンに接続する部分の絶縁性樹脂１２（スルーホール１１の底面の絶縁性樹脂１２）を除去する。図８に示すように、スルーホール間で絶縁性樹脂１２が分断された構造とする場合には、隣接するスルーホール１１間に形成された絶縁性樹脂１２の一部を除去し、スルーホール１１間で絶縁基板２が露出した状態とする。
【００６１】
次に、実施形態１の製造方法と同様にして、スルーホール１１内に例えば銅からなるスルーホール埋め込み部１３を形成する。また、スルーホール埋め込み部１３の表面に、例えばニッケルめっきとフラッシュ金めっきとの積層膜からなる酸化防止層１４ｂを形成する。
続いて、絶縁基板２の配線パターン６が形成された側にダイボンディング材１８を塗布する。ダイボンディング材１８としては例えば熱硬化性樹脂が用いられる。その後、絶縁基板２上にダイボンディング材１８を介して半導体チップ３を載置し、ダイボンディング材１８を加熱硬化させる。
【００６２】
次に、配線パターン６のランド７と半導体チップ３の電極パッド４との間を、例えばＡｌまたはＡｕからなるボンディングワイヤー１９を用いて接続する（ワイヤーボンディング工程）。
その後、熱硬化性樹脂からなる封止樹脂１６を用いて半導体チップ３およびボンディングワイヤー１９を封止する。続いて、スルーホール埋め込み部１３の表面に酸化防止層１４およびフラックス（不図示）を介して、はんだボールを形成する。さらに、はんだボールを溶融させて外部端子用はんだバンプ１７を形成する。その後、ウェハ上に一括形成されている複数の半導体装置を切断して個片化する。
以上の工程により、図８に示す半導体装置が得られる。
【００６３】
（実施形態４）
本実施形態の半導体装置の断面図を図９に示す。本実施形態の半導体装置によれば、実施形態１あるいは２に示す半導体装置と同様にスルーホール１１内の側壁を被覆する絶縁性樹脂１２が形成されるが、外部端子用はんだバンプ１７は形成されない。図９に、スルーホール埋め込み部１３をプリント配線板（ボード）２０のパッド２１に、クリームはんだ２２を介して接続させたＬＧＡ（ｌａｎｄｇｒｉｄ ａｒｒａｙ）型のＣＳＰ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅまたはｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅ）の例を示す。
【００６４】
ＬＧＡはＢＧＡ同様に、半導体チップを実装した絶縁基板の底面側に接続端子が二次元的に配列された表面実装型のパッケージであり、多ピン化された場合にもピン間隔の狭ピッチ化を避けられ、パッケージ寸法を縮小できるという利点を有する。ＬＧＡは接続部分にリードがなくパッドしか形成されないパッケージであり、半導体チップは絶縁基板の底面に形成されたコネクタを介してプリント配線板に実装される。
ＬＧＡ型のＣＳＰにおいてはコネクタの接続信頼性と、コネクタの付加による実質的なサイズの増大とを改善することが課題となっている。従来、はんだ接続高さを高くして応力を分散させ、コネクタの接続信頼性の改善が図られていたが、その場合には実質的サイズが増大するという問題があった。
【００６５】
本実施形態の半導体装置によれば、スルーホール１１内に絶縁性樹脂１２が形成されていることによりスルーホール１１の界面における応力が低減され、クリームはんだ２２のみでスルーホール埋め込み部１３をプリント配線板２０に接続させることができる。スルーホール埋め込み部１３は、上記の従来のＬＧＡ型ＣＳＰにおけるコネクタに相当する。スルーホール埋め込み部１３の表面に外部端子用はんだバンプを形成する必要がないため、プリント配線板に実装された半導体チップの取り付け高さを低くすることができ、半導体装置を用いた電子製品の実質的サイズを小型化させることが可能となる。
【００６６】
上記の本実施形態の半導体装置は、実施形態１あるいは２と同様の方法にしたがって形成することができるが、スルーホール埋め込み部１３の表面にはんだボールを形成する工程と、はんだボールをリフローさせる加熱工程が不要となる。したがって、上記の本発明の半導体装置は、簡略化された工程で製造することが可能であり、かつ、実装されるプリント配線板との接続信頼性が向上される。
【００６７】
（実施形態５）
本実施形態の半導体装置の断面図を図１０に示す。図１０に示すように、スルーホール１１内に絶縁層１２（実施形態１〜４参照）のかわりに導電性樹脂層２５を形成することにより、外部端子用はんだバンプにかかる応力を低減させることもできる。本実施形態に示すように、スルーホール内に低弾性率の導電性樹脂層２５を形成する場合、ランド１０に接続する部分の導電性樹脂層２５を除去する必要はない。但し、隣接するスルーホール間のショートを防止するため、図１０に示すようにスルーホール間の導電性樹脂層２５は分断させる。
【００６８】
本発明の半導体装置、電子回路装置および製造方法の実施形態は、上記の説明に限定されない。例えば、スルーホール内に形成される絶縁性樹脂の厚さは、スルーホール埋め込み部の応力が低減される範囲で適宜変更することが可能である。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００６９】
【発明の効果】
本発明の半導体装置によれば、半導体チップが搭載された絶縁基板を他の基板等に接続・実装するためのスルーホールにおいて、接合部の応力を低減してクラックの発生を防止し、接続信頼性を向上させることができる。
本発明の電子回路装置によれば、基板を他の基板等に接続・実装するためのスルーホールにおいて、接合部の応力を低減してクラックの発生を防止し、接続信頼性を向上させることができる。
本発明の半導体装置の製造方法によれば、半導体チップが搭載された絶縁基板を他の基板等に実装するためのスルーホール内に、簡略な工程で接合部の応力を低減してクラックの発生を防止できる導電体を形成することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１にかかる半導体装置の斜視図である。
【図２】本発明に実施形態１にかかる半導体装置の断面図であり、図１のＡ−Ａ’における断面図である。
【図３】（ａ）〜（ｄ）は本発明の実施形態１にかかる半導体装置の製造方法の製造工程を示す断面図であり、配線パターンのオーバーコートを形成する工程までを示す。
【図４】（ａ）〜（ｄ）は本発明の実施形態１にかかる半導体装置の製造方法の製造工程を示す断面図であり、スルーホール埋め込み部の表面に酸化防止層を形成する工程までを示す。
【図５】（ａ）および（ｂ）は本発明の実施形態１にかかる半導体装置の製造方法の製造工程を示す断面図であり、半導体チップと絶縁基板を接続するはんだバンプを形成する工程までを示す。
【図６】（ａ）および（ｂ）は本発明の実施形態１にかかる半導体装置の製造方法の製造工程を示す断面図であり、スルーホール埋め込み部の表面にはんだボールを形成する工程までを示す。
【図７】（ａ）は本発明の実施形態２にかかる半導体装置の断面図であり、（ｂ）は本発明の実施形態２にかかる半導体装置の製造方法の製造工程を示す断面図である。
【図８】本発明の実施形態３にかかる半導体装置の断面図である。
【図９】本発明の実施形態４にかかる半導体装置の断面図である。
【図１０】本発明の実施形態５にかかる半導体装置の断面図である。
【図１１】従来の半導体装置の断面図である。
【符号の説明】
１、１０１…半導体装置、２、１０２…絶縁基板（実装基板）、２ａ…絶縁性樹脂、３、１０３…半導体チップ、４、１０４…電極パッド、５、１０５…はんだバンプ、６、１０６…配線パターン、６ａ…銅箔、７、１０７…ランド、８、１０８…オーバーコート、９…めっきリード、１０…外部端子用ランド、１１、１１０…スルーホール、１２…絶縁性樹脂層、１３…スルーホール埋め込み部、１４ａ、１４ｂ…酸化防止層、１５…フラックス、１６、１０９…封止樹脂、１７…外部端子用はんだバンプ、１７ａ…はんだボール、１８…ダイボンディング材、１９…ボンディングワイヤー、２０…プリント配線板、２１…パッド、２２…クリームはんだ、２３…コンタクトホール、２４…導電層、２５…導電性樹脂層。
【発明の属する技術分野】
本発明は、高速化、多ピン化、小型化および高密度実装化に対応した半導体装置、電子回路装置および製造方法に関し、特に、半導体チップと絶縁基板との接合部分のはんだバンプの応力が低減され、接続信頼性が向上された半導体装置、電子回路装置および製造方法に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの高集積化・高速化に伴い、半導体パッケージも従来のＱＦＰ（ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）から、より小型化・多ピン化されたＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）が多く採用されるようになってきている。ＢＧＡは半導体チップを実装した絶縁基板の底面側に、接続端子であるはんだボールが二次元的に配列された表面実装型のパッケージである。したがって、多ピン化された場合にもピン間隔の狭ピッチ化を避けられ、パッケージ寸法を縮小できるという利点を有する。さらに、従来の表面実装部品と同様に、一括リフローによる基板実装が可能であるという利点も有する。
【０００３】
従来のＢＧＡ型半導体パッケージの例について、図１１を参照して説明する。図１１に示す半導体装置１０１は、絶縁基板（実装基板）１０２に半導体チップ１０３の表面が電極パッド１０４およびはんだバンプ１０５を介して実装されている。絶縁基板１０２の表面には配線パターン１０６が形成されている。配線パターン１０６の一部はランド１０７となり、ランド１０７において配線パターン１０６とはんだバンプ１０５が接続する。配線パターン１０６は絶縁膜からなるオーバーコート１０８により被覆され、絶縁基板１０２と半導体チップ１０３との間には封止樹脂１０９が形成されている。
絶縁基板１０２にはスルーホール１１０が二次元的に配列されて形成されており、スルーホール１１０内には外部端子および配線パターン１０６に接続する外部端子用はんだバンプ１１１が形成されている。
【０００４】
図１１に示すような従来のＢＧＡ型半導体パッケージにおいては、クリームはんだをスキージを用いてスルーホール１１０内に充填し、その上にあらかじめほぼ球状に形成されたはんだボールを移載してから、一括リフローにより溶融させる方法が一般的に用いられている。ここで、スルーホール１１０内に充填されたクリームはんだにより、配線パターン１０６とはんだボールとが接続される。はんだボールを溶融させると、表面張力によって球形を維持しようとする力が作用する。したがって、クリームはんだをスルーホール１１０に充填しない場合には、配線パターン１０６とはんだボールとの間に隙間ができ、接続不良となる。
【０００５】
以上のように、従来のＢＧＡ型半導体パッケージによれば、スルーホール内にクリームはんだを充填させる必要があり、生産性の向上やコスト低減の妨げとなっていた。
【０００６】
一方、ＢＧＡ型半導体パッケージにおいて、クリームはんだを用いない方法もいくつか提案されている。例えば、特開平１０−５０８８３号公報にはスルーホール内に突起ができるように配線パターンの一部を突出させ、配線パターンとはんだボールとを接合させる方法が記載されている。また、配線パターンに突起を設けることにより、はんだボールにかかる応力を低減できるとしている。
【０００７】
また、特開平９−２３２３７３号公報（特許第２８４２３６１号公報）には、外部端子用はんだバンプを囲むように樹脂を塗布することにより、樹脂補強部材が形成された半導体装置が記載されている。はんだバンプ接合部には絶縁基板（実装基板）と半導体チップとの熱膨張率差に起因した強い応力がかかるため、温度サイクル試験を行うとはんだバンプ接合部において破断する。上記の特開平９−２３２３７３号公報に記載の半導体装置によれば、はんだバンプ接合部が補強されるため、半導体装置の温度サイクル寿命を向上させることができる。
【０００８】
【発明が解決しようとする課題】
上記のように、従来のＢＧＡ型半導体パッケージにおいては、はんだバンプ接合部にクリームはんだを充填する必要があり、生産性の向上やコスト低減の妨げとなっていた。クリームはんだを用いない方法も提案されているが、特開平１０−５０８８３号公報に記載のように、スルーホール内に突起ができるように配線パターンを突出させる場合には、配線を変形させるための作業をスルーホールごとに行う必要があり、生産性の点で問題がある。
【０００９】
また、スルーホール内に突起ができるように配線を変形させることにより、配線に断線が生じる可能性があるため、形成できる突起の大きさには限界がある。スルーホール内にはんだバンプが形成された構造の場合、絶縁基板とはんだバンプとの接合部分にひずみエネルギーが集中し、はんだに疲労によるクラックが発生する（第８回マイクロエレクトロニクスシンポジウム論文集（１９９８年１２月）ｐ．３７−４０）。特開平１０−５０８８３号公報に記載された半導体装置によれば、絶縁基板とはんだバンプとの接合部分に形成できる突起の大きさが制限されるため、突起がはんだバンプ接合部分の応力を緩和する能力にも限界がある。
【００１０】
一方、特開平９−２３２３７３号公報に記載の半導体装置の製造方法によれば、外部端子用はんだバンプを形成してから樹脂のコーティングが行われ、その後、絶縁基板に半導体チップが実装される。したがって、外部端子用はんだバンプの表面に樹脂が残存することがあり、その場合には、絶縁基板に実装した際に接続不良が発生することになる。
【００１１】
以上のように、ＢＧＡ型半導体パッケージにおいてスルーホール内にはんだボールを形成する場合には、クリームはんだを用いる必要があったり、クリームはんだを用いずに配線パターンを変形させて突起を形成する場合であっても限定的な効果が得られるのみであった。また、外部端子用はんだバンプを形成後、はんだバンプを補強する樹脂をコーティングする場合には、はんだバンプの接合部への樹脂の付着を防止するのが困難であった。
【００１２】
本発明は上記の問題点に鑑みてなされたものであり、したがって本発明は、外部端子用はんだバンプにかかる応力を低減し、はんだバンプ接合部におけるクラックの発生が防止された半導体装置、電子回路装置および製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、半導体基板と、前記半導体基板の一方の面である第１面側に形成された半導体素子と、前記半導体基板を搭載する絶縁基板と、前記半導体基板と前記絶縁基板との層間に形成され、前記半導体素子に電気的に導通する配線パターンと、前記絶縁基板に形成され、前記配線パターンに達するスルーホールと、前記スルーホール内の側面を被覆する絶縁層と、前記スルーホール内に前記絶縁層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、前記スルーホール埋め込み部に接続し、外部端子となるはんだバンプとを有することを特徴とする。
【００１４】
本発明の半導体装置は、好適には、前記スルーホール埋め込み部は、前記はんだバンプに比較して機械的強度が大きい金属からなることを特徴とする。
本発明の半導体装置は、好適には、前記絶縁層は、前記絶縁基板に比較して低弾性率の絶縁性樹脂からなり、前記スルーホール埋め込み部と前記配線パターンとの接合部で発生する応力を緩和することを特徴とする。
本発明の半導体装置は、好適には、前記スルーホール埋め込み部と前記はんだバンプとの接合部は、前記絶縁基板の表面よりも突出していることを特徴とする。
【００１５】
本発明の半導体装置は、好適には、前記絶縁層は、前記スルーホール内の側面と前記スルーホール近傍の絶縁基板表面とを被覆することを特徴とする。本発明の半導体装置は、さらに好適には、前記スルーホール埋め込み部と前記はんだバンプとの接合部は、前記スルーホール近傍の前記絶縁層の表面よりも突出していることを特徴とする。
本発明の半導体装置は、好適には、隣接するスルーホールに形成された前記絶縁層は、相互に分離されていることを特徴とする。あるいは、本発明の半導体装置は、好適には、隣接するスルーホールに形成された前記絶縁層は、一体化されていることを特徴とする。
本発明の半導体装置は、好適には、前記絶縁基板は可撓性絶縁基板であることを特徴とする。
【００１６】
これにより、絶縁基板に形成されたスルーホールを埋め込む導電体にクラックが発生するのを防止することができる。本発明の半導体装置によれば、スルーホール内に応力を低減する絶縁性樹脂を介して、機械的強度の大きい金属が埋め込まれる。したがって、接続部のクラックの発生が防止され、半導体装置の長期的な接続信頼性が改善される。
【００１７】
上記の目的を達成するため、本発明の半導体装置は、半導体基板と、前記半導体基板の一方の面である第１面側に形成された半導体素子と、前記半導体基板を、前記第１面を介して搭載する可撓性絶縁基板と、前記半導体基板と前記可撓性絶縁基板との層間に形成され、前記半導体素子に電気的に導通する配線パターンと、前記配線パターンと前記半導体素子とを接続する接続部と、前記配線パターンと前記半導体基板の前記第１面との間に形成された封止樹脂層と、前記可撓性絶縁基板に形成され、前記配線パターンに達するスルーホールと、前記スルーホール内の側面を被覆する絶縁層と、前記スルーホール内に前記絶縁層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、前記スルーホール埋め込み部に接続し、外部端子となるはんだバンプとを有することを特徴とする。
本発明の半導体装置は、好適には、前記接続部ははんだバンプであることを特徴とする。
【００１８】
これにより、表面実装型のパッケージにおいて、絶縁基板に形成されたスルーホールの接続信頼性を向上させることができる。本発明の半導体装置によれば、スルーホール内に応力を低減する絶縁性樹脂を介して、機械的強度の大きい導電性材料を埋め込むことにより、接続部におけるクラックの発生が防止され、長期的な接続信頼性を改善することができる。
【００１９】
上記の目的を達成するため、本発明の半導体装置は、半導体基板と、前記半導体基板の一方の面である第１面側に形成された半導体素子と、前記半導体基板を、前記第１面の裏面である第２面を介して搭載する可撓性絶縁基板と、前記半導体基板と前記可撓性絶縁基板との層間に形成され、前記半導体素子に電気的に導通する配線パターンと、前記半導体基板の外部に形成され、前記配線パターンと前記半導体素子とを接続するボンディングワイヤーと、前記半導体基板および前記ボンディングワイヤーを被覆する封止樹脂層と、前記可撓性絶縁基板に形成され、前記配線パターンに達するスルーホールと、前記スルーホール内の側面を被覆する絶縁層と、前記スルーホール内に前記絶縁層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、前記スルーホール埋め込み部に接続し、外部端子となるはんだバンプとを有することを特徴とする。
【００２０】
これにより、ワイヤーボンディング法により形成されたパッケージにおいて、絶縁基板に形成されたスルーホールの接続信頼性を向上させることができる。本発明の半導体装置によれば、スルーホール内に応力を低減する絶縁性樹脂を介して、機械的強度の大きい導電性材料を埋め込むことにより、接続部におけるクラックの発生が防止され、半導体装置の長期的な接続信頼性を改善することができる。
【００２１】
上記の目的を達成するため、本発明の半導体装置は、半導体基板と、前記半導体基板の一方の面である第１面側に形成された半導体素子と、前記半導体基板を、前記第１面を介して搭載する可撓性絶縁基板と、前記半導体基板と前記可撓性絶縁基板との層間に形成され、前記半導体素子に電気的に導通する配線パターンと、前記配線パターンと前記半導体素子とを接続する接続部と、前記配線パターンと前記半導体基板の前記第１面との間に形成された封止樹脂層と、前記可撓性絶縁基板に形成され、前記配線パターンに達するスルーホールと、前記スルーホール内の側面を被覆する絶縁層と、前記スルーホール内に前記絶縁層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、前記スルーホール埋め込み部に接続する電極部を表面に有し、前記可撓性絶縁基板を介して前記半導体基板を搭載する実装基板とを有することを特徴とする。
【００２２】
これにより、ＬＧＡ（ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）型のパッケージにおいて、絶縁基板に形成されたスルーホールの接続信頼性を向上させることができる。本発明の半導体装置によれば、スルーホール内に応力を低減する絶縁性樹脂を介して、機械的強度の大きい導電性材料を埋め込むことにより、接続部におけるクラックの発生が防止され、半導体装置の長期的な接続信頼性を改善することができる。
さらに、従来のＬＧＡ型の半導体装置のようにはんだバンプを形成しないことにより、接続高さを低減させ、半導体装置を小型化することが可能となる。
【００２３】
上記の目的を達成するため、本発明の半導体装置は、半導体基板と、前記半導体基板の一方の面である第１面側に形成された半導体素子と、前記半導体基板を搭載する絶縁基板と、前記半導体基板と前記絶縁基板との層間に形成され、前記半導体素子に電気的に導通する配線パターンと、前記絶縁基板に形成され、前記配線パターンに達するスルーホールと、前記スルーホール内の少なくとも側面を被覆する導電性樹脂層と、前記スルーホール内に前記導電性樹脂層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、前記スルーホール埋め込み部に接続し、外部端子となるはんだバンプとを有し、前記導電性樹脂層は、前記絶縁基板に比較して低弾性率の材料からなり、前記スルーホール埋め込み部と前記配線パターンとの接合部で発生する応力を緩和する。
【００２４】
これにより、絶縁基板に形成されたスルーホールを埋め込む導電体にクラックが発生するのを防止することができる。本発明の半導体装置によれば、スルーホール内に応力を低減する導電性樹脂を介して、機械的強度の大きい金属が埋め込まれる。したがって、接続部のクラックの発生が防止され、半導体装置の長期的な接続信頼性が改善される。
【００２５】
上記の目的を達成するため、本発明の電子回路装置は、第１の基板と、前記第１の基板の一方の面である第１面側に形成された電子回路素子と、前記第１の基板を搭載する第２の基板と、前記第１の基板と前記第２の基板との層間に形成され、前記電子回路素子に電気的に導通する配線パターンと、前記第２の基板に形成され、前記配線パターンに達するスルーホールと、前記スルーホール内の側面を被覆する絶縁層と、前記スルーホール内に前記絶縁層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、前記スルーホール埋め込み部に接続し、外部端子となるはんだバンプとを有することを特徴とする。
【００２６】
これにより、基板に形成されたスルーホールを埋め込む導電体にクラックが発生するのを防止することができる。本発明の電子回路装置によれば、スルーホール内に応力を低減する絶縁性樹脂を介して、機械的強度の大きい金属が埋め込まれる。したがって、接続部のクラックの発生が防止され、電子回路装置の長期的な接続信頼性が改善される。
【００２７】
上記の目的を達成するため、本発明の半導体装置の製造方法は、半導体基板の一方の面である第１面側に半導体素子を形成する工程と、絶縁基板の表面に配線パターンを形成する工程と、前記絶縁基板に、前記配線パターンに達するスルーホールを形成する工程と、前記スルーホール内の側面に絶縁層を形成する工程と、前記スルーホール内に前記絶縁層を介して、導電体からなるスルーホール埋め込み部を形成する工程と、前記配線パターンと前記半導体素子とが接続するように、前記絶縁基板に前記半導体基板を搭載する工程と、前記スルーホール埋め込み部の表面に、外部端子となるはんだバンプを形成する工程とを有することを特徴とする。
【００２８】
本発明の半導体装置の製造方法は、好適には、前記スルーホール埋め込み部を形成する工程は、前記はんだバンプに比較して機械的強度が大きい金属を材料に用いることを特徴とする。
本発明の半導体装置の製造方法は、好適には、前記絶縁層を形成する工程は、前記スルーホール埋め込み部と前記配線パターンとの接合部で発生する応力を緩和させる、前記絶縁基板に比較して低弾性率の絶縁性樹脂を材料に用いることを特徴とする。
【００２９】
本発明の半導体装置の製造方法は、好適には、前記スルーホール埋め込み部を形成する工程は、前記配線パターンに通電して電解めっきを行う工程であることを特徴とする。
本発明の半導体装置の製造方法は、好適には、前記スルーホール埋め込み部を形成する工程は、前記導電体が前記絶縁基板の表面よりも突出するまで電解めっきを行う工程であることを特徴とする。
【００３０】
本発明の半導体装置の製造方法は、好適には、前記絶縁層を形成する工程は、前記スルーホール内の側面と前記絶縁基板表面とを被覆するように前記絶縁層を形成する工程であることを特徴とする。
本発明の半導体装置の製造方法は、さらに好適には、前記スルーホール埋め込み部を形成する工程は、前記導電体が前記絶縁基板を被覆する前記絶縁層の表面よりも突出するまで電解めっきを行う工程であることを特徴とする。
本発明の半導体装置の製造方法は、好適には、隣接するスルーホール間の前記基板表面に形成された前記絶縁層の一部を除去し、前記絶縁層を分断する工程を有することを特徴とする。
【００３１】
本発明の半導体装置の製造方法は、好適には、前記はんだバンプを形成する工程は、ほぼ球状のはんだボールを形成する工程と、前記はんだボールを前記スルーホール埋め込み部の表面に移載する工程と、加熱して前記はんだボールを溶融させ、前記スルーホール埋め込み部の表面を被覆する前記はんだバンプを形成する工程とを有することを特徴とする。
本発明の半導体装置の製造方法は、好適には、前記絶縁基板は可撓性絶縁基板であることを特徴とする。
【００３２】
本発明の半導体装置の製造方法は、好適には、前記絶縁基板に前記半導体基板を搭載する工程は、前記配線パターンの表面に接続部を形成する工程と、前記半導体素子が前記接続部に接するように、前記半導体基板を前記第１面を介して前記絶縁基板に搭載する工程と、前記配線パターンと前記半導体基板の前記第１面との間に封止樹脂層を形成する工程とを有することを特徴とする。
本発明の半導体装置の製造方法は、好適には、前記接続部を形成する工程は、はんだバンプを形成する工程であることを特徴とする。
【００３３】
あるいは、本発明の半導体装置の製造方法は、好適には、前記絶縁基板に前記半導体基板を搭載する工程は、前記半導体基板を、前記第１面の裏面である第２面を介して前記絶縁基板に搭載する工程であり、前記絶縁基板に前記半導体基板を搭載した後、前記半導体基板の外部に、前記配線パターンと前記半導体素子とを接続するボンディングワイヤーを形成する工程と、前記半導体基板および前記ボンディングワイヤーを被覆する封止樹脂層を形成する工程とを有することを特徴とする。
【００３４】
これにより、半導体チップを搭載する絶縁基板を、他の基板等に接続・実装するためのスルーホール内に、簡略な工程で導電体を埋め込むことが可能となる。本発明の半導体装置の製造方法によれば、好適には電解めっきによりスルーホール内に金属材料を埋め込むため、従来の製造方法の場合のように、クリームはんだを充填する工程や、はんだボールを形成し、はんだボールをリフローさせる工程が不要となる。また、はんだバンプを形成するためのリフロー工程が不要であることから、材料を低融点金属に限定する必要がなく、機械的強度の大きい金属を使用することができる。したがって、スルーホールの接続部におけるクラックの発生を防止することができる。
【００３５】
【発明の実施の形態】
以下に、本発明の半導体装置およびその製造方法の実施の形態について、図面を参照して説明する。
（実施形態１）
図１は本実施形態の半導体装置の斜視図であり、図２は図１のＡ−Ａ’に対応する断面図である。
図１および図２に示す半導体装置１は、可撓性の絶縁基板２の上面に半導体チップ３が主面（図示しない半導体集積回路が形成された面）を下向きにして搭載されている。半導体チップ３の主面には、半導体チップ３に形成された半導体集積回路に接続する電極パッド４が形成されている。電極パッド４とはんだバンプ５との間にはバンプ下地金属（不図示）が形成されている。
【００３６】
はんだバンプ５は可撓性絶縁基板２上の配線パターン６に設けられたランド７に接続する。絶縁基板２の配線パターン６はオーバーコート８により被覆されており、オーバーコート８の開口部がランド７となっている。配線パターン６は半導体装置１の端部まで延在し、後述する電解めっき工程においてめっきリード９としても利用される。配線パターン６の他端は外部端子用ランド１０に接続する。外部端子用ランド１０部分の絶縁基板２にはスルーホール１１が形成され、スルーホール１１には絶縁性樹脂層１２を介してスルーホール埋め込み部１３が形成されている。スルーホール埋め込み部１３は外部端子用ランド１０に接続している。スルーホール埋め込み部１３の表面に酸化防止層１４ｂを介して外部端子用はんだバンプ１７が形成されている。
【００３７】
本実施形態の半導体装置によれば、スルーホール１１内がスルーホール埋め込み部１３により埋め込まれるため、スルーホール内をはんだバンプで埋め込む場合のようにクリームはんだを充填する必要がない。また、スルーホール１１内に絶縁性樹脂層１２が形成されていることにより、スルーホール１１内の金属と配線パターン６との接合部における応力が低減され、長期的な接続信頼性が改善される。
【００３８】
次に、上記の本実施形態の半導体装置の製造方法について説明する。
まず、図３（ａ）に示すように、例えば銅箔６ａなどの金属薄膜に絶縁性樹脂２ａを塗布する。銅箔６ａは配線パターン６になり、絶縁性樹脂２ａは絶縁基板２となる。絶縁性樹脂２ａとしては例えばポリイミドやエポキシ樹脂等を用いることができる。
【００３９】
次に、図３（ｂ）に示すように、絶縁基板２をパターニングすることによりスルーホール１１を形成する。絶縁性樹脂２ａとして例えば感光性の熱硬化性ポリイミドを使用する場合には、所定のパターンが形成されたフォトマスクを用いて紫外線を露光し、その後、現像液を用いた現像と熱硬化を行うことによりスルーホール１１が形成される。
あるいは、絶縁性樹脂２ａとして非感光性の熱硬化性ポリイミドを使用する場合には、ポリイミドを銅箔６ａに塗布しベーキングを行った後、ポリイミド上にフォトレジストをラミネートし、レジストのパターニングを行う。このフォトレジストをマスクとしてポリイミドをエッチングし、スルーホール１１を形成する。
【００４０】
また、絶縁性樹脂２ａとして紫外線硬化型のエポキシ樹脂を使用する場合には、エポキシ樹脂を塗布後、フォトマスクを用いて露光し、現像することによりスルーホール１１が形成される。
絶縁性樹脂２ａとして熱硬化型のエポキシ樹脂を使用する場合には、スルーホール１１の形成部分を被覆するパターンが形成されたメッシュスクリーンを用いて、銅箔６ａ上にエポキシ樹脂をスクリーン印刷する。樹脂を印刷後、熱硬化させることによりスルーホール１１以外の部分に絶縁基板２が形成される。
【００４１】
上記のような方法によりスルーホール１１を形成する以外に、金型を用いた打ち抜きやレーザ加工等によってスルーホール１１を形成してもよい。また、上記のように銅箔６ａに絶縁性樹脂２ａを塗布する以外に、絶縁性樹脂からなるフィルムに接着剤を用いて銅箔６ａをラミネートしてもよい。
上記の銅箔６ａの厚さは例えば１２〜１８μｍ、絶縁性樹脂２ａの厚さは例えば２０〜５０μｍとする。また、スルーホール１１のピッチは例えば０．５ｍｍ、スルーホール１１の口径は例えば２４０μｍとする。
【００４２】
続いて、図３（ｃ）に示すように、レジスト（不図示）をマスクとして銅箔６ａにエッチングを行い、配線パターン６を形成する。
次に、図３（ｄ）に示すように、絶縁性樹脂をスルーホール１１が形成された側の反対側の面に塗布することにより、オーバーコート８を形成する。オーバーコート８をパターニングして開口を設け、ランド７を形成する。オーバーコート８としては上記の絶縁性樹脂２ａと同様の樹脂を用いることができる。オーバーコート８のランド７部分を開口するには、上記の絶縁性樹脂２ａにスルーホール１１を形成する場合と同様に行うことができる。オーバーコート８の厚さは例えば１０〜３０μｍとする。
【００４３】
次に、図４（ａ）に示すように、スルーホール１１が形成された側に絶縁性樹脂１２を塗布、成膜する。絶縁性樹脂１２には上記の絶縁性樹脂２ａおよびオーバーコート８と同様の樹脂を用いることができる。絶縁性樹脂１２としては、スルーホール１１内のスルーホール埋め込み部１３にかかる熱応力を低減させる目的で、弾性率の低い材料を用いることが好ましく、例えば、弾性率を０．１〜５ＧＰａとする。絶縁性樹脂１２の厚さは例えば２０μｍとする。
【００４４】
次に、図４（ｂ）に示すように、スルーホール１１内の配線パターン６に接続する部分の絶縁性樹脂１２を除去する。絶縁性樹脂１２の一部を選択的に除去するには、上記の絶縁性樹脂２ａにスルーホール１１を形成する場合、あるいはオーバーコート８のランド７部分を除去する場合と同様に行うことができる。
【００４５】
次に、図４（ｃ）に示すように、配線パターン６の端部をめっきリード９として電解を行い、スルーホール１１内にスルーホール埋め込み部１３を形成する。スルーホール埋め込み部１３としては例えば銅を用いることができる。絶縁性樹脂１２の厚さが例えば２０μｍである場合、スルーホール埋め込み部１３のめっき厚は２３μｍ程度とし、表面がスルーホール１１から突出した形状の埋め込み部１３を形成する。
【００４６】
さらに、図４（ｄ）に示すように、ランド７とスルーホール埋め込み部１３の表面にそれぞれ酸化防止層１４ａ、１４ｂを形成する。酸化防止層１４ａ、１４ｂはめっきリード９を用いた電解めっきか、あるいは無電解めっきにより形成することができる。酸化防止層１４ａ、１４ｂとしては例えば、厚さ３μｍのニッケルめっきと厚さ０．０３〜０．０５μｍのフラッシュ金めっきとの積層膜を用いることができる。
【００４７】
次に、図５（ａ）に示すように、半導体チップ３の主面に電極パッド４を介してはんだバンプ５を形成する。はんだバンプ５を絶縁基板２上のランド７に位置合わせし、半導体チップ３を絶縁基板２に搭載する。半導体チップ３の主面に形成された電極パッド４のピッチは例えば１５０μｍ、電極パッド４の大きさは例えば一辺の長さを１１０μｍとする。
電極パッド４とはんだバンプ５の間のバンプ下地金属（不図示）は、半導体チップ３とはんだバンプ５との密着性を高めるため、あるいは半導体チップ３の電極材料とはんだバンプ５の材料との相互拡散を防止する目的で設けられる。バンプ下地金属としては例えば、厚さ５μｍのニッケルめっきと厚さ０．０５μｍの金めっきとの積層膜を用いることができる。その他にもクロム、銅あるいはチタン、タングステンの積層膜などをバンプ下地金属として用いることができる。
【００４８】
はんだバンプ５としてはＳｎ−Ｐｂの共晶はんだの他に、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｂｉ系、Ｓｎ−Ｚｎ系などの鉛レスはんだを用いることもできる。はんだバンプ５の高さは例えば６０μｍとする。
絶縁基板２に半導体チップ３を搭載する前に、あらかじめ、絶縁基板２のランド７にフラックス（例えばロジン系樹脂、有機酸、ワックスおよび高沸点グリコールの混合物）１５を塗布しておく。あるいは、はんだバンプ５のランド７に接合する部分にフラックス１５を塗布しておく。
その後、図５（ｂ）に示すように、半導体チップ３を加熱してはんだバンプ５を溶融させ、はんだバンプ５を電極パッド４およびランド７に接合させる。はんだ付けの温度は通常２２０〜２４０℃で行う。
【００４９】
次に、図６（ａ）に示すように、フラックス１５の残渣を洗浄してから、可撓性絶縁基板２と半導体チップ３との間の空間を封止樹脂１６により封止する。
続いて、図６（ｂ）に示すように、スルーホール１１内のスルーホール埋め込み部１３の表面に形成された酸化防止層１４ｂにフラックス（不図示）を供給する。ここで、図６（ｂ）は図２〜図６（ａ）と上下を反転させて表示してある。酸化防止層１４ｂ上にフラックスを介して、はんだボール１７ａを形成する。はんだボール１７ａの直径は例えば、スルーホール１１のピッチが０．５ｍｍである場合に０．３〜０．４ｍｍとする。
【００５０】
次に、図２に示すように、リフロー装置等を用いてはんだボール１７ａを溶融させ、外部端子用はんだバンプ１７を形成する。リフローの際に生じるフラックス残渣を、必要に応じて洗浄・除去する。
その後、ウェハ上に一括形成された複数の半導体装置１を、個々の半導体装置に個片化するための切断を行う。この個片化は、例えば金型を用いた打ち抜き、レーザ加工、ルーター加工、回転ブレードを用いたダイシング等により行うことができる。
以上の工程により、図１および図２に示す半導体装置１が得られる。
【００５１】
上記の本実施形態の半導体装置の製造方法によれば、電解めっきによりスルーホール内を埋め込むため、クリームはんだを充填したり、スルーホールにはんだボールを移載し、リフローする工程が不要となる。したがって、簡略な工程で接続信頼性の高い半導体装置を形成することができる。
【００５２】
（実施形態２）
図７（ａ）に本実施形態の半導体装置の断面図を示す。図７に示す半導体装置においては実施形態１の半導体装置１と同様に、可撓性の絶縁基板２の上面に半導体チップ３が主面（図示しない半導体集積回路が形成された面）を下向きにして搭載されている。半導体チップ３の主面には、半導体チップ３に形成された半導体集積回路に接続する電極パッド４が形成されている。電極パッド４とはんだバンプ５との間にはバンプ下地金属（不図示）が形成されている。
【００５３】
はんだバンプ５は可撓性絶縁基板２上の配線パターン６に設けられたランド７に接続する。絶縁基板２の配線パターン６はオーバーコート８により被覆されており、オーバーコート８の開口部がランド７となっている。配線パターン６は外部端子用ランド１０に接続し、外部端子用ランド１０部分の絶縁基板２にはスルーホール１１が形成されている。スルーホール１１には絶縁性樹脂１２を介してスルーホール埋め込み部１３が形成されている。スルーホール埋め込み部１３は外部端子用ランド１０に接続している。
【００５４】
実施形態１の半導体装置（図２参照）においては、絶縁性樹脂１２がスルーホール１１以外の部分の絶縁基板２を被覆するように形成されているが、本実施形態の半導体装置においては、絶縁性樹脂１２はスルーホール１１内の側壁と、スルーホール１１周囲のみを被覆するように形成されている。
本実施形態の半導体装置のように、スルーホール１１近傍にのみ絶縁性樹脂１２が形成された構造とすることにより、絶縁性樹脂１２の分断箇所で応力が緩和されることになる。したがって、実施形態１の半導体装置に比較して、さらに外部端子用はんだバンプ１７にかかる応力を低減させることができる。
【００５５】
上記の本実施形態の半導体装置は、実施形態１の図２〜図６に示す工程にほぼ沿って形成することができる。まず、絶縁基板２と銅箔６ａとを一体化させてから、絶縁基板２にスルーホール１１を形成する。スルーホール１１内を含む絶縁基板２の表面に絶縁性樹脂１２を成膜する。銅箔６ａの表面にオーバーコート８を形成してから、ランド７上のオーバーコート８に開口部を設ける。
【００５６】
次に、図７（ｂ）に示すように、スルーホール１１内の絶縁性樹脂１２が配線パターン６に接続する部分を除去する。また、隣接するスルーホール１１間に形成された絶縁性樹脂１２の一部を除去し、スルーホール１１間で絶縁基板２が露出した状態とする。
その後、実施形態１の製造方法と同様にして、スルーホール１１内に例えば銅からなるスルーホール埋め込み部１３を形成する。また、ランド７とスルーホール埋め込み部１３の表面にそれぞれ、例えばニッケルめっきとフラッシュ金めっきとの積層膜からなる酸化防止層１４ａ、１４ｂを形成する。さらに、半導体チップ３の主面に電極パッド４を介してはんだバンプ５を形成し、はんだバンプ５を絶縁基板２上のランド７に位置合わせして、半導体チップ３を絶縁基板２に搭載する。
【００５７】
半導体チップ３を加熱してはんだバンプ５を溶融させ、はんだバンプ５を電極パッド４およびランド７に接合させる。また、絶縁基板２と半導体チップ３との間の空間を封止樹脂１６により封止する。続いて、スルーホール埋め込み部１３の表面に酸化防止層１４ｂおよびフラックス（不図示）を介して、はんだボール１７ａを形成する。さらに、はんだボール１７ａを溶融させて外部端子用はんだバンプ１７を形成する。その後、ウェハ上に一括形成されている複数の半導体装置を切断して個片化する。
以上の工程により、図７（ａ）に示す半導体装置が得られる。
【００５８】
（実施形態３）
図８に本実施形態の半導体装置の断面図を示す。本実施形態の半導体装置においては、絶縁基板２と半導体チップとがダイボンディング材１８を介して接合されており、実施形態１あるいは２に示されるはんだバンプ５は形成されない。半導体チップ３は主面（図示しない半導体集積回路が形成された面）を上向きにして搭載され、半導体チップ３の表面に形成された電極パッド４とランド７とがボンディングワイヤー１９を介して接続されている。半導体チップ３の上部および側面とボンディングワイヤー１９は封止樹脂１６により封止されている。
【００５９】
本実施形態は、ワイヤーボンディング法により絶縁基板２と半導体チップ３とが接続された半導体装置において、絶縁基板２のスルーホール１１内に絶縁性樹脂１２を介してスルーホール埋め込み部１３が形成されたものである。図８は実施形態２と同様に絶縁性樹脂１２がスルーホール間で分断されている例を示すが、絶縁性樹脂１２は実施形態１と同様にスルーホール間の絶縁基板２を連続して被覆する形状であってもよい。
上記の本実施形態の半導体装置によれば、ワイヤーボンディング法により絶縁基板２と半導体チップ３とが接続された半導体装置においても、絶縁基板に形成された外部端子用はんだバンプにかかる応力を低減させることができる。したがって、半導体装置の長期信頼性を向上させることができる。
【００６０】
上記の本実施形態の半導体装置を形成するには、まず、実施形態１の図３（ａ）〜図４（ａ）に示す工程と同様にして、絶縁基板２と銅箔６ａとを一体化させ、絶縁基板２にスルーホール１１を形成する。スルーホール１１内を含む絶縁基板２の表面に絶縁性樹脂１２を成膜する。
次に、配線パターンに接続する部分の絶縁性樹脂１２（スルーホール１１の底面の絶縁性樹脂１２）を除去する。図８に示すように、スルーホール間で絶縁性樹脂１２が分断された構造とする場合には、隣接するスルーホール１１間に形成された絶縁性樹脂１２の一部を除去し、スルーホール１１間で絶縁基板２が露出した状態とする。
【００６１】
次に、実施形態１の製造方法と同様にして、スルーホール１１内に例えば銅からなるスルーホール埋め込み部１３を形成する。また、スルーホール埋め込み部１３の表面に、例えばニッケルめっきとフラッシュ金めっきとの積層膜からなる酸化防止層１４ｂを形成する。
続いて、絶縁基板２の配線パターン６が形成された側にダイボンディング材１８を塗布する。ダイボンディング材１８としては例えば熱硬化性樹脂が用いられる。その後、絶縁基板２上にダイボンディング材１８を介して半導体チップ３を載置し、ダイボンディング材１８を加熱硬化させる。
【００６２】
次に、配線パターン６のランド７と半導体チップ３の電極パッド４との間を、例えばＡｌまたはＡｕからなるボンディングワイヤー１９を用いて接続する（ワイヤーボンディング工程）。
その後、熱硬化性樹脂からなる封止樹脂１６を用いて半導体チップ３およびボンディングワイヤー１９を封止する。続いて、スルーホール埋め込み部１３の表面に酸化防止層１４およびフラックス（不図示）を介して、はんだボールを形成する。さらに、はんだボールを溶融させて外部端子用はんだバンプ１７を形成する。その後、ウェハ上に一括形成されている複数の半導体装置を切断して個片化する。
以上の工程により、図８に示す半導体装置が得られる。
【００６３】
（実施形態４）
本実施形態の半導体装置の断面図を図９に示す。本実施形態の半導体装置によれば、実施形態１あるいは２に示す半導体装置と同様にスルーホール１１内の側壁を被覆する絶縁性樹脂１２が形成されるが、外部端子用はんだバンプ１７は形成されない。図９に、スルーホール埋め込み部１３をプリント配線板（ボード）２０のパッド２１に、クリームはんだ２２を介して接続させたＬＧＡ（ｌａｎｄｇｒｉｄ ａｒｒａｙ）型のＣＳＰ（ｃｈｉｐ ｓｉｚｅ ｐａｃｋａｇｅまたはｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅ）の例を示す。
【００６４】
ＬＧＡはＢＧＡ同様に、半導体チップを実装した絶縁基板の底面側に接続端子が二次元的に配列された表面実装型のパッケージであり、多ピン化された場合にもピン間隔の狭ピッチ化を避けられ、パッケージ寸法を縮小できるという利点を有する。ＬＧＡは接続部分にリードがなくパッドしか形成されないパッケージであり、半導体チップは絶縁基板の底面に形成されたコネクタを介してプリント配線板に実装される。
ＬＧＡ型のＣＳＰにおいてはコネクタの接続信頼性と、コネクタの付加による実質的なサイズの増大とを改善することが課題となっている。従来、はんだ接続高さを高くして応力を分散させ、コネクタの接続信頼性の改善が図られていたが、その場合には実質的サイズが増大するという問題があった。
【００６５】
本実施形態の半導体装置によれば、スルーホール１１内に絶縁性樹脂１２が形成されていることによりスルーホール１１の界面における応力が低減され、クリームはんだ２２のみでスルーホール埋め込み部１３をプリント配線板２０に接続させることができる。スルーホール埋め込み部１３は、上記の従来のＬＧＡ型ＣＳＰにおけるコネクタに相当する。スルーホール埋め込み部１３の表面に外部端子用はんだバンプを形成する必要がないため、プリント配線板に実装された半導体チップの取り付け高さを低くすることができ、半導体装置を用いた電子製品の実質的サイズを小型化させることが可能となる。
【００６６】
上記の本実施形態の半導体装置は、実施形態１あるいは２と同様の方法にしたがって形成することができるが、スルーホール埋め込み部１３の表面にはんだボールを形成する工程と、はんだボールをリフローさせる加熱工程が不要となる。したがって、上記の本発明の半導体装置は、簡略化された工程で製造することが可能であり、かつ、実装されるプリント配線板との接続信頼性が向上される。
【００６７】
（実施形態５）
本実施形態の半導体装置の断面図を図１０に示す。図１０に示すように、スルーホール１１内に絶縁層１２（実施形態１〜４参照）のかわりに導電性樹脂層２５を形成することにより、外部端子用はんだバンプにかかる応力を低減させることもできる。本実施形態に示すように、スルーホール内に低弾性率の導電性樹脂層２５を形成する場合、ランド１０に接続する部分の導電性樹脂層２５を除去する必要はない。但し、隣接するスルーホール間のショートを防止するため、図１０に示すようにスルーホール間の導電性樹脂層２５は分断させる。
【００６８】
本発明の半導体装置、電子回路装置および製造方法の実施形態は、上記の説明に限定されない。例えば、スルーホール内に形成される絶縁性樹脂の厚さは、スルーホール埋め込み部の応力が低減される範囲で適宜変更することが可能である。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００６９】
【発明の効果】
本発明の半導体装置によれば、半導体チップが搭載された絶縁基板を他の基板等に接続・実装するためのスルーホールにおいて、接合部の応力を低減してクラックの発生を防止し、接続信頼性を向上させることができる。
本発明の電子回路装置によれば、基板を他の基板等に接続・実装するためのスルーホールにおいて、接合部の応力を低減してクラックの発生を防止し、接続信頼性を向上させることができる。
本発明の半導体装置の製造方法によれば、半導体チップが搭載された絶縁基板を他の基板等に実装するためのスルーホール内に、簡略な工程で接合部の応力を低減してクラックの発生を防止できる導電体を形成することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１にかかる半導体装置の斜視図である。
【図２】本発明に実施形態１にかかる半導体装置の断面図であり、図１のＡ−Ａ’における断面図である。
【図３】（ａ）〜（ｄ）は本発明の実施形態１にかかる半導体装置の製造方法の製造工程を示す断面図であり、配線パターンのオーバーコートを形成する工程までを示す。
【図４】（ａ）〜（ｄ）は本発明の実施形態１にかかる半導体装置の製造方法の製造工程を示す断面図であり、スルーホール埋め込み部の表面に酸化防止層を形成する工程までを示す。
【図５】（ａ）および（ｂ）は本発明の実施形態１にかかる半導体装置の製造方法の製造工程を示す断面図であり、半導体チップと絶縁基板を接続するはんだバンプを形成する工程までを示す。
【図６】（ａ）および（ｂ）は本発明の実施形態１にかかる半導体装置の製造方法の製造工程を示す断面図であり、スルーホール埋め込み部の表面にはんだボールを形成する工程までを示す。
【図７】（ａ）は本発明の実施形態２にかかる半導体装置の断面図であり、（ｂ）は本発明の実施形態２にかかる半導体装置の製造方法の製造工程を示す断面図である。
【図８】本発明の実施形態３にかかる半導体装置の断面図である。
【図９】本発明の実施形態４にかかる半導体装置の断面図である。
【図１０】本発明の実施形態５にかかる半導体装置の断面図である。
【図１１】従来の半導体装置の断面図である。
【符号の説明】
１、１０１…半導体装置、２、１０２…絶縁基板（実装基板）、２ａ…絶縁性樹脂、３、１０３…半導体チップ、４、１０４…電極パッド、５、１０５…はんだバンプ、６、１０６…配線パターン、６ａ…銅箔、７、１０７…ランド、８、１０８…オーバーコート、９…めっきリード、１０…外部端子用ランド、１１、１１０…スルーホール、１２…絶縁性樹脂層、１３…スルーホール埋め込み部、１４ａ、１４ｂ…酸化防止層、１５…フラックス、１６、１０９…封止樹脂、１７…外部端子用はんだバンプ、１７ａ…はんだボール、１８…ダイボンディング材、１９…ボンディングワイヤー、２０…プリント配線板、２１…パッド、２２…クリームはんだ、２３…コンタクトホール、２４…導電層、２５…導電性樹脂層。
Claims (28)
- 半導体基板と、
前記半導体基板の一方の面である第１面側に形成された半導体素子と、
前記半導体基板を搭載する絶縁基板と、
前記半導体基板と前記絶縁基板との層間に形成され、前記半導体素子に電気的に導通する配線パターンと、
前記絶縁基板に形成され、前記配線パターンに達するスルーホールと、
前記スルーホール内の側面を被覆する絶縁層と、
前記スルーホール内に前記絶縁層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、
前記スルーホール埋め込み部に接続し、外部端子となるはんだバンプとを有する
半導体装置。 - 前記スルーホール埋め込み部は、前記はんだバンプに比較して機械的強度が大きい金属からなる
請求項１記載の半導体装置。 - 前記絶縁層は、前記絶縁基板に比較して低弾性率の絶縁性樹脂からなり、前記スルーホール埋め込み部と前記配線パターンとの接合部で発生する応力を緩和する
請求項１記載の半導体装置。 - 前記スルーホール埋め込み部と前記はんだバンプとの接合部は、前記絶縁基板の表面よりも突出している
請求項１記載の半導体装置。 - 前記絶縁層は、前記スルーホール内の側面と前記スルーホール近傍の絶縁基板表面とを連続的に被覆する
請求項１記載の半導体装置。 - 前記スルーホール埋め込み部と前記はんだバンプとの接合部は、前記スルーホール近傍の前記絶縁層の表面よりも突出している
請求項５記載の半導体装置。 - 隣接するスルーホールに形成された前記絶縁層は、相互に分離されている
請求項５記載の半導体装置。 - 隣接するスルーホールに形成された前記絶縁層は、一体化されている
請求項５記載の半導体装置。 - 前記絶縁基板は可撓性絶縁基板である
請求項１記載の半導体装置。 - 半導体基板と、
前記半導体基板の一方の面である第１面側に形成された半導体素子と、
前記半導体基板を、前記第１面を介して搭載する可撓性絶縁基板と、
前記半導体基板と前記可撓性絶縁基板との層間に形成され、前記半導体素子に電気的に導通する配線パターンと、
前記配線パターンと前記半導体素子とを接続する接続部と、
前記配線パターンと前記半導体基板の前記第１面との間に形成された封止樹脂層と、
前記可撓性絶縁基板に形成され、前記配線パターンに達するスルーホールと、
前記スルーホール内の側面を被覆する絶縁層と、
前記スルーホール内に前記絶縁層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、
前記スルーホール埋め込み部に接続し、外部端子となるはんだバンプとを有する
半導体装置。 - 前記接続部は、はんだバンプである
請求項１０記載の半導体装置。 - 半導体基板と、
前記半導体基板の一方の面である第１面側に形成された半導体素子と、
前記半導体基板を、前記第１面の裏面である第２面を介して搭載する可撓性絶縁基板と、
前記半導体基板と前記可撓性絶縁基板との層間に形成され、前記半導体素子に電気的に導通する配線パターンと、
前記半導体基板の外部に形成され、前記配線パターンと前記半導体素子とを接続するボンディングワイヤーと、
前記半導体基板および前記ボンディングワイヤーを被覆する封止樹脂層と、
前記可撓性絶縁基板に形成され、前記配線パターンに達するスルーホールと、
前記スルーホール内の側面を被覆する絶縁層と、
前記スルーホール内に前記絶縁層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、
前記スルーホール埋め込み部に接続し、外部端子となるはんだバンプとを有する
半導体装置。 - 半導体基板と、
前記半導体基板の一方の面である第１面側に形成された半導体素子と、
前記半導体基板を、前記第１面を介して搭載する可撓性絶縁基板と、
前記半導体基板と前記可撓性絶縁基板との層間に形成され、前記半導体素子に電気的に導通する配線パターンと、
前記配線パターンと前記半導体素子とを接続する接続部と、
前記配線パターンと前記半導体基板の前記第１面との間に形成された封止樹脂層と、
前記可撓性絶縁基板に形成され、前記配線パターンに達するスルーホールと、
前記スルーホール内の側面を被覆する絶縁層と、
前記スルーホール内に前記絶縁層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、
前記スルーホール埋め込み部に接続する電極部を表面に有し、前記可撓性絶縁基板を介して前記半導体基板を搭載する実装基板とを有する
半導体装置。 - 半導体基板と、
前記半導体基板の一方の面である第１面側に形成された半導体素子と、
前記半導体基板を搭載する絶縁基板と、
前記半導体基板と前記絶縁基板との層間に形成され、前記半導体素子に電気的に導通する配線パターンと、
前記絶縁基板に形成され、前記配線パターンに達するスルーホールと、
前記スルーホール内の少なくとも側面を被覆する導電性樹脂層と、
前記スルーホール内に前記導電性樹脂層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、
前記スルーホール埋め込み部に接続し、外部端子となるはんだバンプとを有し、
前記導電性樹脂層は、前記絶縁基板に比較して低弾性率の材料からなり、前記スルーホール埋め込み部と前記配線パターンとの接合部で発生する応力を緩和する
半導体装置。 - 第１の基板と、
前記第１の基板の一方の面である第１面側に形成された電子回路素子と、
前記第１の基板を搭載する第２の基板と、
前記第１の基板と前記第２の基板との層間に形成され、前記電子回路素子に電気的に導通する配線パターンと、
前記第２の基板に形成され、前記配線パターンに達するスルーホールと、
前記スルーホール内の側面を被覆する絶縁層と、
前記スルーホール内に前記絶縁層を介して形成され、前記配線パターンに接続し、導電体からなるスルーホール埋め込み部と、
前記スルーホール埋め込み部に接続し、外部端子となるはんだバンプとを有する
電子回路装置。 - 半導体基板の一方の面である第１面側に半導体素子を形成する工程と、
絶縁基板の表面に配線パターンを形成する工程と、
前記絶縁基板に、前記配線パターンに達するスルーホールを形成する工程と、
前記スルーホール内の側面に絶縁層を形成する工程と、
前記スルーホール内に前記絶縁層を介して、導電体からなるスルーホール埋め込み部を形成する工程と、
前記配線パターンと前記半導体素子とが接続するように、前記絶縁基板に前記半導体基板を搭載する工程と、
前記スルーホール埋め込み部の表面に、外部端子となるはんだバンプを形成する工程とを有する
半導体装置の製造方法。 - 前記スルーホール埋め込み部を形成する工程は、前記はんだバンプに比較して機械的強度が大きい金属を材料に用いる
請求項１６記載の半導体装置の製造方法。 - 前記絶縁層を形成する工程は、前記スルーホール埋め込み部と前記配線パターンとの接合部で発生する応力を緩和させる、前記絶縁基板に比較して低弾性率の絶縁性樹脂を材料に用いる
請求項１６記載の半導体装置の製造方法。 - 前記スルーホール埋め込み部を形成する工程は、前記配線パターンに通電して電解めっきを行う工程である
請求項１６記載の半導体装置の製造方法。 - 前記スルーホール埋め込み部を形成する工程は、前記導電体が前記絶縁基板の表面よりも突出するまで電解めっきを行う工程である
請求項１９記載の半導体装置の製造方法。 - 前記絶縁層を形成する工程は、前記スルーホール内の側面と前記絶縁基板表面とを被覆するように前記絶縁層を形成する工程である
請求項１６記載の半導体装置の製造方法。 - 前記スルーホール埋め込み部を形成する工程は、前記導電体が前記絶縁基板を被覆する前記絶縁層の表面よりも突出するまで電解めっきを行う工程である
請求項２１記載の半導体装置の製造方法。 - 隣接するスルーホール間の前記基板表面に形成された前記絶縁層の一部を除去し、前記絶縁層を分断する工程を有する
請求項２２記載の半導体装置の製造方法。 - 前記はんだバンプを形成する工程は、ほぼ球状のはんだボールを形成する工程と、
前記はんだボールを前記スルーホール埋め込み部の表面に移載する工程と、
加熱して前記はんだボールを溶融させ、前記スルーホール埋め込み部の表面を被覆する前記はんだバンプを形成する工程とを有する
請求項１６記載の半導体装置の製造方法。 - 前記絶縁基板は可撓性絶縁基板である
請求項１６記載の半導体装置の製造方法。 - 前記絶縁基板に前記半導体基板を搭載する工程は、前記配線パターンの表面に接続部を形成する工程と、
前記半導体素子が前記接続部に接するように、前記半導体基板を前記第１面を介して前記絶縁基板に搭載する工程と、
前記配線パターンと前記半導体基板の前記第１面との間に封止樹脂層を形成する工程とを有する
請求項１６記載の半導体装置の製造方法。 - 前記接続部を形成する工程は、はんだバンプを形成する工程である
請求項２６記載の半導体装置の製造方法。 - 前記絶縁基板に前記半導体基板を搭載する工程は、前記半導体基板を、前記第１面の裏面である第２面を介して前記絶縁基板に搭載する工程であり、
前記絶縁基板に前記半導体基板を搭載した後、前記半導体基板の外部に、前記配線パターンと前記半導体素子とを接続するボンディングワイヤーを形成する工程と、
前記半導体基板および前記ボンディングワイヤーを被覆する封止樹脂層を形成する工程とを有する
請求項１６記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34910399A JP4045708B2 (ja) | 1999-12-08 | 1999-12-08 | 半導体装置、電子回路装置および製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34910399A JP4045708B2 (ja) | 1999-12-08 | 1999-12-08 | 半導体装置、電子回路装置および製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168224A JP2001168224A (ja) | 2001-06-22 |
| JP4045708B2 true JP4045708B2 (ja) | 2008-02-13 |
Family
ID=18401521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34910399A Expired - Fee Related JP4045708B2 (ja) | 1999-12-08 | 1999-12-08 | 半導体装置、電子回路装置および製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4045708B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4695796B2 (ja) * | 2001-09-27 | 2011-06-08 | 富士通セミコンダクター株式会社 | 半導体装置、半導体装置ユニットおよびその製造方法 |
| JP4599121B2 (ja) * | 2004-09-08 | 2010-12-15 | イビデン株式会社 | 電気中継板 |
| KR100833209B1 (ko) | 2006-11-28 | 2008-05-28 | 삼성전자주식회사 | 열팽창에 의한 미스매치를 해결할 수 있는 원주형 회전결합체 및 이를 포함하는 반도체 소자 |
| JP6705718B2 (ja) * | 2016-08-09 | 2020-06-03 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP2022161250A (ja) * | 2021-04-08 | 2022-10-21 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
-
1999
- 1999-12-08 JP JP34910399A patent/JP4045708B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001168224A (ja) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103066051B (zh) | 封装基板及其制作工艺、半导体元件封装结构及制作工艺 | |
| US6441500B1 (en) | Semiconductor device having resin members provided separately corresponding to externally connecting electrodes | |
| JP3450236B2 (ja) | 半導体装置及びその製造方法 | |
| JP3277997B2 (ja) | ボールグリッドアレイパッケージとその製造方法 | |
| US6887778B2 (en) | Semiconductor device and manufacturing method | |
| JPH1167968A (ja) | ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージ並びにそれらの製造方法 | |
| JP2000022027A (ja) | 半導体装置、その製造方法およびパッケージ用基板 | |
| KR20020096985A (ko) | 회로 장치 및 그 제조 방법 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP3732378B2 (ja) | 半導体装置の製造方法 | |
| JP4045708B2 (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP2009164493A (ja) | 配線基板及びその製造方法並びに電子部品装置及びその製造方法 | |
| KR100843705B1 (ko) | 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| JP3084648B2 (ja) | 半導体装置 | |
| JP4525148B2 (ja) | 半導体装置およびその製造方法 | |
| US7671477B2 (en) | Technique for moderating stresses cause by a difference in thermal expansion coeffiecients between a substrate and an electronic component | |
| JP3417292B2 (ja) | 半導体装置 | |
| JPH1022440A (ja) | 半導体装置及びその製造方法 | |
| JP2006351950A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3889311B2 (ja) | プリント配線板 | |
| KR100343454B1 (ko) | 웨이퍼 레벨 패키지 | |
| JP4322903B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |