JP2009164493A - 配線基板及びその製造方法並びに電子部品装置及びその製造方法 - Google Patents

配線基板及びその製造方法並びに電子部品装置及びその製造方法 Download PDF

Info

Publication number
JP2009164493A
JP2009164493A JP2008002649A JP2008002649A JP2009164493A JP 2009164493 A JP2009164493 A JP 2009164493A JP 2008002649 A JP2008002649 A JP 2008002649A JP 2008002649 A JP2008002649 A JP 2008002649A JP 2009164493 A JP2009164493 A JP 2009164493A
Authority
JP
Japan
Prior art keywords
wiring board
electronic component
wiring
layer
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008002649A
Other languages
English (en)
Other versions
JP4932744B2 (ja
JP2009164493A5 (ja
Inventor
Masahiro Haruhara
昌宏 春原
Atsushi Oi
淳 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008002649A priority Critical patent/JP4932744B2/ja
Priority to US12/332,572 priority patent/US7859121B2/en
Publication of JP2009164493A publication Critical patent/JP2009164493A/ja
Priority to US12/662,300 priority patent/US8062927B2/en
Publication of JP2009164493A5 publication Critical patent/JP2009164493A5/ja
Application granted granted Critical
Publication of JP4932744B2 publication Critical patent/JP4932744B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】実装する電子部品との間に熱膨張係数の違いに起因した応力が発生した場合でもその応力を有効に吸収し、接続信頼性の向上を図ると共に、実装後の基板の反りを実質的に無くし、コスト低減に寄与すること。
【解決手段】配線基板１０は、電子部品２０の電極端子２１が接続可能に設けられた外部接続端子ＦＢを備える。この外部接続端子ＦＢは、その一部分が、配線基板本体の電子部品実装面側の最外層の絶縁層１４から露出するパッド部１２Ｐに電気的に接続され、電子部品２０の電極端子２１が接続される部分において当該絶縁層１４との間に空隙ＡＧを保つように形成されている。
【選択図】図１

Description

本発明は、半導体素子等の電子部品を配線基板に実装するための技術に係り、特に、導電性バンプを用いて電子部品の接合を有効に行えるよう適応された配線基板（以下、便宜上、「パッケージ」ともいう。）及びその製造方法並びに該配線基板を用いた電子部品装置及びその製造方法に関する。
半導体素子等の電子部品（チップ）を配線基板（パッケージ）に表面実装する場合、チップとパッケージを電気的に接続する方法として、ワイヤボンディングやフリップチップ・ボンディング等の手法が用いられている。ワイヤボンディングの場合、パッケージ上に実装されたチップの周囲にボンディングエリア（ワイヤを接続するためのパッドが配列された領域）を必要とし、その分だけパッケージの面積が大きくなるのに対し、フリップチップ・ボンディングの場合、パッケージ上に導電性バンプを介してチップを実装できるため、チップの周囲にボンディングエリアを必要とせず、パッケージの小型化という点で有用である。
かかるフリップチップ・ボンディング型の電子部品装置においては、チップとパッケージの電気的な接続は、チップ側とパッケージ側に同じ金属材料からなるバンプを設け、もしくはチップ側にのみ金属バンプを設け、これら同一金属バンプを介して両者を接合する方法（同一金属による接合）や、チップ側とパッケージ側に異なる金属材料からなるバンプを設け、これら異種金属バンプを介して両者を接合する方法（異種金属による接合）を用いて行われていた。例えば、同一金属による接合の態様としては、はんだバンプとはんだバンプの接合があり、異種金属による接合の態様としては、銅（Ｃｕ）バンプとはんだバンプの接合、金（Ａｕ）バンプとはんだバンプの接合などがある。
かかる従来技術に関連する技術としては、例えば、特許文献１に記載されるように、半導体チップの実装構造において、半導体チップの表面に設けた電極と、回路基板の表面に設けた電極との少なくとも一方に、導電性バンプの接触する箇所に加圧により変形可能な凸部を形成するようにしたものがある。また、特許文献２に記載されるように、電極を有する半導体素子と、それぞれの電極の少なくとも一部を避けて半導体素子の表面上に設けられるパッシベーション膜と、このパッシベーション膜が形成された面の上方において、厚み方向に所定の間隔をあけて設けられる導電箔と、この導電箔上に形成される外部電極と、パッシベーション膜と導電箔との間に形成されると共に導電箔を支持する中間層と、電極と導電箔とを電気的に接続する配線とを有し、中間層において、導電箔における外部電極との接合部を含む領域の下方に、パッシベーション膜側から導電箔側に近づくに従い開口領域が広くなる凹部が形成するようにしたものがある。
特開平１１−１９５６７６号公報 特開２００５−３５４１２０号公報
上述したように従来のフリップチップ・ボンディング型の電子部品装置においては、チップとパッケージの電気的な接続は、同一金属バンプを用いた接合や異種金属バンプを用いた接合を介して行われていた。このような電子部品装置は、その出荷に先立ち、チップをパッケージに実装した状態で詳細な機能についての電気的試験（製品としての信頼性の評価）が行われるのが一般的である。しかしながら、従来のフリップチップ・ボンディング型の電子部品装置では、このような信頼性評価のための試験を行ったときに、以下の問題が生じていた。
すなわち、異種金属による接合の場合、その接合界面に合金層が形成される。例えば、図６（ａ）に一例として示すように、配線基板４０の保護膜４１（例えば、ソルダレジスト層）から露出するパッド部４２（例えば、銅（Ｃｕ）／ニッケル（Ｎｉ）／金（Ａｕ）のめっき層）にはんだバンプＢＰ１（その主要金属として錫（Ｓｎ）を含有するもの）を設け、チップ５０の保護膜５１（例えば、パッシベーション膜）から露出するパッド部５２（例えば、アルミニウム（Ａｌ）の導体層）に銅（Ｃｕ）バンプＢＰ２を設け、各金属バンプＢＰ１，ＢＰ２を溶融などにより接合した場合、その接合界面には合金層（Ｃｕ−Ｓｎ）ＢＭが形成される。
このような合金層ＢＭは、熱ストレスに対して概して脆いため、チップ実装後に温度サイクル試験（例えば、＋１２５〜１５０℃と−４０〜６５℃の間で温度を変化させ、それを繰り返して、製品の特性変化を調べる試験）を行ったときに破断するおそれがあり、場合によっては、図示のように合金層ＢＭに「破断」（ＢＲで示す部分）が生じてしまうといった問題があった。また、高温放置試験（例えば、１５０℃の温度の環境下に一定時間放置しておく試験）では、熱によって金属原子が流動し易くなるため、合金層ＢＭのエリアが拡大し、破断に至るケースが増えるといった問題があった。
図６（ａ）に示す例では、異種金属バンプＢＰ１，ＢＰ２を用いてチップ５０と配線基板４０を接合した場合の「破断」の発生について説明したが、このような導電性バンプにおける「破断」は、同一金属による接合を行った場合にも同様に起こり得る。例えば、導電性バンプの材料として共晶はんだ（錫（Ｓｎ）と鉛（Ｐｂ）の組成からなるもの）もしくは鉛フリーはんだ（例えば、Ｓｎと銀（Ａｇ）とＣｕの組成からなるもの）を用いた場合、図示のような局所的な合金層ＢＭは形成されないものの、当該導電性バンプ中にＳｎ−ＰｂもしくはＳｎ−Ａｇ−Ｃｕの合金が分布しているので、温度条件や試験時間によっては同様の破断が発生し得る。
このような「破断」に対処するため、実装するチップと配線基板をアンダーフィル樹脂で固定化する方法がとられている。図６（ｂ）はその一例を示したものである。図示の例では、実装すべきチップ５０（保護膜５１から露出するパッド部５２）に設けられた電極端子としてのバンプＢＰが、配線基板４０の保護膜４１から露出するパッド部４２にフリップチップ接続され、配線基板４０とチップ５０の隙間にアンダーフィル樹脂６０が充填されて硬化されている。この方法では、チップ５０と配線基板４０はアンダーフィル樹脂６０を介して一体化されるので、接続信頼性は向上する。
しかしながら、配線基板４０とチップ５０の隙間にアンダーフィル樹脂６０を充填するための処理を必要とするため、工数が増加し、コストの上昇を招くといった問題がある。また、アンダーフィル樹脂６０を硬化させるためにベーキング（加熱処理）を施すが、基板４０との熱膨張係数が異なるため、図示のようにアンダーフィル樹脂６０が収縮し、配線基板４０の周囲部分がチップ搭載面側に反ってしまうといった問題があった。さらに、反り具合の程度によってはチップ５０が剥がれてしまうこともあり、接続信頼性が損なわれるといった課題があった。
本発明は、かかる従来技術における課題に鑑み創作されたもので、実装する電子部品との間に熱膨張係数の違いに起因した応力が発生した場合でもその応力を有効に吸収し、接続信頼性の向上を図ると共に、実装後の基板の反りを実質的に無くし、コスト低減に寄与することができる配線基板及びその製造方法並びに電子部品装置及びその製造方法を提供することを目的とする。
上記の従来技術の課題を解決するため、本発明の基本形態によれば、電子部品を実装する配線基板であって、前記電子部品の電極端子が接続可能に設けられた外部接続端子を備え、該外部接続端子は、その一部分が、配線基板の電子部品実装面側に形成されたパッド部に電気的に接続され、かつ、前記電子部品の電極端子が接続される部分において当該電子部品実装面との間に空隙を保つように形成されていることを特徴とする配線基板が提供される。
本発明に係る配線基板の構成によれば、実装する電子部品の電極端子が接続される外部接続端子の当該部分において当該絶縁層との間に空隙が形成されているので、電子部品を実装したときに温度サイクル試験等において配線基板と電子部品の熱膨張係数の違いに起因して両者間に応力（熱ストレス）が発生した場合でも、外部接続端子は、その空隙の存在により、電子部品の電極端子と配線基板のパッド部との接続状態を保ったまま、その発生した応力に応じて上下方向に弾性変形することができる。つまり、外部接続端子は、発生した熱ストレスを有効に吸収することができ、これによって、接続信頼性の向上を図ることができる。
また、配線基板に電子部品を実装するにあたり、従来技術において実装時に使用されていたアンダーフィル樹脂を使用する必要がないので、従来技術に見られたような、配線基板の反りを実質的に無くすことができる。また、アンダーフィル樹脂を充填するための工程が不要となるため、コスト低減に寄与することができる。
また、本発明の他の形態によれば、上記の形態に係る配線基板を製造する方法が提供される。この製造方法は、電子部品実装面側にパッド部が形成された配線基板本体を作製する工程と、前記配線基板本体の電子部品実装面側の前記絶縁層上の所要の箇所に、平面的に見たときにラインもしくはドットの形状を呈し、かつ、断面的に見たときに台形もしくは半円の形状を呈する犠牲層を形成する工程と、前記犠牲層上に、前記パッド部に接続される外部接続端子を構成するめっき配線を形成する工程と、前記犠牲層を除去する工程とを含むことを特徴とする。
また、本発明の更に他の形態によれば、上記の形態に係る配線基板に、電子部品が、その電極端子を導電性バンプを介して前記外部接続端子に接続させて実装されていることを特徴とする電子部品装置が提供される。
さらに本発明の他の形態によれば、電子部品実装面側にパッド部が形成された配線基板本体を作製する工程と、前記配線基板本体の電子部品実装面側の前記絶縁層上の所要の箇所に、平面的に見たときにラインもしくはドットの形状を呈し、かつ、断面的に見たときに台形もしくは半円の形状を呈する犠牲層を形成する工程と、前記犠牲層上に、前記パッド部に接続される外部接続端子を構成するめっき配線を形成する工程と、電子部品を、その電極端子を導電性バンプを介して前記めっき配線上に接続して実装する工程と、前記犠牲層を除去する工程とを含むことを特徴とする電子部品装置の製造方法が提供される。
本発明に係る配線基板及びこれを用いた電子部品装置並びにそれぞれの製造方法の他の構成／プロセス上の特徴及びそれに基づく特有の利点等については、以下の発明の実施の形態を参照しながら説明する。
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
図１は本発明の一実施形態に係る配線基板を用いた電子部品装置の構成を断面図の形態で示したものである。図示の例では、本実施形態の配線基板１０に電子部品としての半導体チップ２０を実装し、電子部品装置３０として出荷する場合の構成例を示しているが、配線基板１０にチップ２０を実装しないで出荷する場合もある。この場合の構成は、図示の構成（電子部品装置３０）からチップ２０及びその電極端子（配線基板１０との接続部材として用いられるバンプ２１）を除いた構成に相当する。
本実施形態に係る配線基板１０は、基本的には、配線基板本体を構成する樹脂基板１１と、この樹脂基板１１の両面にそれぞれ所要の形状にパターニングされた配線層１２及び１３と、各配線層１２，１３のそれぞれ所要の箇所に画定されたパッド部１２Ｐ，１３Ｐを除いて両面を覆うように形成された保護膜としての絶縁層１４及び１５とを備えて構成されている。さらに、チップ実装面側の絶縁層（図示の例では、上側の絶縁層１４）上の所要の箇所に、本発明を特徴付ける外部接続端子ＦＢが設けられている。
この外部接続端子ＦＢは、後述するように所要の形状にパターニングされた２層構造の導体層１６，１７からなり、図示のようにその一部分が、当該絶縁層１４から露出するパッド部１２Ｐに電気的に接続され、かつ、チップ２０の電極端子（バンプ２１）が接続される部分において絶縁層１４との間に空隙ＡＧを保つように形成されている。
この空隙ＡＧの存在により、チップ実装後の温度サイクル試験等において配線基板１０とチップ２０の熱膨張係数の違いに起因して両者間に応力（熱ストレス）が発生した場合でも、外部接続端子ＦＢは、チップ２０の電極端子（バンプ２１）と配線基板１０の当該パッド部１２Ｐとの接続状態を保ったまま、その発生した応力に応じて上下方向に弾性変形することができる。つまり、外部接続端子ＦＢは、チップ実装後の温度サイクル試験等において発生した熱ストレスを有効に吸収する機能（応力緩和機能）を有している。このように外部接続端子ＦＢはフレキシブルに変形し、空隙ＡＧが形成されている部分は通常の導電性バンプと同様に凸形状を呈していることから、以下の記述では、便宜上、「フレキシブルバンプ」ともいう。
図２はこのフレキシブルバンプＦＢの構造を模式的に示したものであり、（ａ）はその上面から見たときの形状（パターン）、（ｂ）は斜視的に見たときの構造を示している。フレキシブルバンプＦＢを構成する２層構造の導体層１６，１７（図１）は、平面的に見ると、図２（ａ）に示すように細長い配線パターンの形状を呈している。この配線パターンの両端部分（ハッチングで示す２箇所の部分）は絶縁層１４上に形成されており、そのうち一部分はパッド部１２Ｐ上に形成（電気的に接続）されている。この配線パターンの略中央部分（どの部分にも接続されていない部分）は、図２（ｂ）に示すようにアーチ状に成形されており、このアーチ状の部分の下に空隙ＡＧが確保されている。
本実施形態では、このフレキシブルバンプ（外部接続端子）ＦＢの空隙ＡＧが形成されている部分と反対側の面（図示の例では、上面）に、実装するチップ２０の電極端子がはんだバンプ等の導電性バンプ２１を介して接続されている。また、チップ実装面側と反対側の絶縁層１５から露出するパッド部１３Ｐには、本配線基板１０をマザーボード等のプリント配線板に実装する際に使用される外部接続端子（図中破線で示すような金属バンプ（ボール）ＥＴや、金属ピン等）がはんだ等を介して接合されるようになっている。このような外部接続端子は出荷する際に設けておいてもよいし、後で必要なときに外部接続端子を接合できるように当該パッド部１３Ｐを露出させた状態のままにしておいてもよい。この場合、当該パッド部１３Ｐの表面にはニッケル（Ｎｉ）／金（Ａｕ）めっき等の処理を施しておく。
また、配線基板１０の配線基板本体を構成する樹脂基板１１の形態としては、少なくとも最表層に配線層が形成された基板であって、各配線層が基板内部を通して電気的に接続されている形態のものであれば十分である。樹脂基板１１の内部には配線層が形成されていてもよいし、形成されていなくてもよい。本発明を特徴付ける部分ではないので詳細な図示は省略するが、樹脂基板１１の内部に配線層が形成されている形態の場合には、基板内部で絶縁層を介在させて形成された各配線層及び各配線層間を相互に接続するビアホールを介して最表層の各配線層が電気的に接続されている。この形態の基板としては、例えば、ビルドアップ工法を用いて形成され得る多層構造の配線基板がある。一方、樹脂基板１１の内部に配線層が形成されていない形態の場合には、この樹脂基板１１の所要箇所に適宜形成されたスルーホールを介して最表層の各配線層が電気的に接続されている。
本実施形態に係る配線基板１０は、図１、図２に示されるように、チップ２０の電極端子（バンプ２１）が接続されるフレキシブルバンプ（外部接続端子）ＦＢを備え、このフレキシブルバンプＦＢを、その一部分において、電子部品実装面側の最外層の絶縁層１４から露出するパッド部１２Ｐに電気的に接続し、チップ２０の電極端子（バンプ２１）が接続される部分において、当該絶縁層１４との間に空隙ＡＧを確保するように形成したことを特徴とする。本実施形態の配線基板１０を構成する各構成部材の材料や大きさ等については、後述するプロセスに関連させて具体的に説明する。
以下、本実施形態に係る配線基板１０（及びこれを用いた電子部品装置３０）を製造する方法について、その製造工程を順に示す図３及び図４を参照しながら説明する。なお、各工程図に示す例では、図示の簡単化のため、本発明に関連する部分（フレキシブルバンプＦＢ及びその周辺部分）、すなわち、配線基板のチップ実装面側の構成のみを示している。
先ず最初の工程では（図３（ａ）参照）、本発明を特徴付けるフレキシブルバンプＦＢを形成する前の段階にある配線基板を作製する。すなわち、配線基板本体を構成する樹脂基板１１の両面に所要の形状にパターニングされた配線層１２及び１３（図１参照）を有し、各配線層１２，１３の所要の箇所に画定されたパッド部１２Ｐ，１３Ｐ（図１参照）を除いて両面を覆うように形成された保護膜としての絶縁層１４及び１５（図１参照）を備えた構造体を作製する。
樹脂基板１１の形態としては、上述したように少なくとも最表層に配線層が形成された基板であって、各配線層が基板内部を通して電気的に接続されている形態のものであれば十分である。例えば、ビルドアップ工法を用いた多層構造の配線基板を利用することができる。その典型的な製造プロセスは、ベース基材としてのコア基板を中心としてその両面に、絶縁層の形成、絶縁層におけるビアホールの形成、ビアホールの内部を含めた配線パターン（配線層）の形成を順次繰り返して積み上げていくものである。絶縁層の材料としては典型的にエポキシ樹脂が用いられ、配線層の材料としては典型的に銅（Ｃｕ）が用いられる。かかるプロセスを経て形成された最表層の配線層１２，１３は、基板内部の所要箇所に適宜形成された各配線層及び各配線層間を相互に接続するビアホールを介して電気的に接続されている。
最表層の配線層１２，１３の所定の箇所に画定されるパッド部１２Ｐ，１３Ｐ（図１参照）には、外部接続端子（フレキシブルバンプＦＢの一部分、マザーボード等に実装する際に使用されるはんだボールＥＴ等）が接合されるので、配線層（Ｃｕ）１２，１３上にニッケル（Ｎｉ）めっき及び金（Ａｕ）めっきをこの順に施しておくのが望ましい。これは、外部接続端子を接合した時のコンタクト性を良くするため（Ａｕ層）と、パッド部１２Ｐ，１３Ｐを構成するＣｕ層とＡｕ層との密着性を高め、ＣｕがＡｕ層中へ拡散するのを防止するため（Ｎｉ層）である。つまり、パッド部１２Ｐ，１３ＰはＣｕ／Ｎｉ／Ａｕの３層構造となっている。
さらに樹脂基板１１の両面に、それぞれ保護膜として機能するソルダレジスト層１４及び１５（図１参照）を形成する。例えば、感光性のエポキシ樹脂を樹脂基板１１及び各配線層１２，１３上に塗布し、それぞれ樹脂層を所要の形状（配線層１２，１３のパッド部１２Ｐ，１３Ｐを除いた形状）にパターニングすることで、ソルダレジスト層１４，１５を形成することができる。
次の工程では（図３（ｂ）参照）、樹脂基板１１のチップ実装面側の絶縁層（ソルダレジスト層１４）上に、フレキシブルバンプＦＢ（図１、図２）の空隙ＡＧを画定するための犠牲層１８を形成する。この犠牲層１８を構成する材料としては、例えば、ノボラック系樹脂、エポキシ系樹脂等の液状レジストを好適に用いることができる。かかる液状レジストをディスペンサを用いてソルダレジスト層１４上の所要の箇所に塗布し、乾燥させて犠牲層１８を形成する。この所要の箇所は、最終的に形成されるフレキシブルバンプＦＢの一部分が接続されるパッド部１２Ｐの位置から少し離れた位置（図示の例では、パッド部１２Ｐの右側の位置）に選定されている。犠牲層１８は、平面的に見ると「ライン」もしくは「ドット」の形状を呈し、断面的に見ると「台形」もしくは「半円」の形状となるように形成する。
次の工程では（図３（ｃ）参照）、犠牲層１８が形成されている側の面全体に、後の工程で電解めっきを行う際の給電層として利用されるシード層１６を形成する。本実施形態では、先ず全面（絶縁層１４、犠牲層１８及びパッド部１２Ｐ上）に、スパッタリングによりチタン（Ｔｉ）の導体層を０．１μｍ程度の厚さに形成し、次にこのＴｉ層上に、スパッタリングにより銅（Ｃｕ）の導体層を０．５μｍ程度の厚さに形成して、Ｔｉ／Ｃｕの２層構造からなるシード層１６を形成する。
次の工程では（図３（ｄ）参照）、シード層１６上にパターニング材料を使用してめっき用レジストを形成し、その所要の箇所を開口する（開口部ＯＰを備えたレジスト層１９の形成）。この開口部ＯＰは、形成すべき所要の配線パターン（図２に示したフレキシブルバンプＦＢ）の形状に従ってパターニング形成される。パターニング材料としては、感光性のドライフィルム又は液状のフォトレジストを用いることができる。
例えば、ドライフィルムを使用する場合、典型的にレジスト材料をポリエステルのカバーシートとポリエチレンのセパレータシートの間に挟んだ構造となっているので、表面洗浄→ラミネーション前処理（セパレータシート剥離）→大気中でのレジストラミネーション→露光→カバーシート剥離→現像の工程を経て、パターニングされたレジスト層１９を形成する。具体的には、先ずシード層１６の表面を洗浄した後、その表面にドライフィルム（厚さ２５μｍ程度）を熱圧着により貼り付け、このドライフィルムに対し、所要の配線パターンの形状にパターニングされたマスク（図示せず）を用いて紫外線（ＵＶ）照射による露光を施して硬化させ、さらに所定の現像液（ネガ型のレジストの場合には有機溶剤を含む現像液、ポジ型のレジストの場合にはアルカリ系の現像液）を用いて当該部分をエッチング除去し（開口部ＯＰの形成）、所要の配線パターンの形状に応じたレジスト層１９を形成する。
同様に、液状のフォトレジストを用いた場合にも、表面洗浄→表面にレジスト塗布→乾燥→露光→現像の工程を経て、所要の形状にパターニングされたレジスト層１９を形成することができる。ただし、本実施形態では、上述したように犠牲層１８は液状レジストを用いて形成されているので、プロセス上の観点から、レジスト層１９はドライフィルムを用いて形成した方が好適である。これは、後の工程でレジスト層１９を除去したときにその時点で犠牲層１８は除去されずに残しておく必要があるからである。従って、めっき用レジスト（レジスト層１９）の材料として液状レジストを使用する場合には、後の工程でレジスト層１９を除去したときに犠牲層１８に影響を及ぼさないような材料を適宜選定する必要がある。
次の工程では（図３（ｅ）参照）、レジスト層１９の開口部から露出しているシード層１６上に、このシード層１６を給電層として利用した電解めっきにより配線層１７を形成する。本実施形態では、先ずシード層１６上に、電解めっきにより銅（Ｃｕ）の導体層を５μｍ程度の厚さに形成し、次にこのＣｕ層上に、電解めっきによりニッケル（Ｎｉ）の導体層を５μｍ程度の厚さに形成し、更にこのＮｉ層上に、電解めっきにより金（Ａｕ）の導体層を１μｍ程度の厚さに形成して、Ｃｕ／Ｎｉ／Ａｕの３層構造からなるめっき配線層１７を形成する。この時点で、図２に例示したようなアーチ状のフレキシブルバンプＦＢ（１６，１７）が形成されたことになる。
次の工程では（図４（ａ）参照）、めっき用レジスト（図３（ｅ）のレジスト層１９）を除去する。例えば、めっき用レジストとしてドライフィルムを使用した場合には、水酸化ナトリウムやモノエタノールアミン系などのアルカリ性の薬液を用いて除去することができる。これによって、めっき配線層１７及びシード層１６が露出する。このままでは、図示のように各めっき配線層１７がシード層１６を介して電気的に相互接続された状態にある。
次の工程では（図４（ｂ）参照）、露出しているシード層１６（図４（ａ））をめっき配線層１７に対して選択的に除去する。例えば、めっき配線層１７（その表層部にＡｕめっき層が形成されている）をマスクにして、先ず銅（Ｃｕ）に対してのみ可溶性の薬液を用いたウエットエッチングを施し、次にチタン（Ｔｉ）に対してのみ可溶性の薬液を用いたウエットエッチングを施すことにより、露出しているシード層（Ｔｉ／Ｃｕ）１６のみを選択的にエッチングすることができる。これによって、除去されたシード層１６直下のソルダレジスト層１４が露出する。この時点で、各めっき配線層１７（及びその直下のシード層１６）は、図示のように相互に絶縁された状態となる。
次の工程では（図４（ｃ）参照）、上記の工程を経て作製された構造体（最終的に除去されるべき犠牲層１８が未だ残存している状態のもの）に、電子部品としての半導体チップ２０を実装する。すなわち、実装すべきチップ２０に電極端子としてのはんだバンプ、Ａｕバンプ等の導電性バンプ２１を形成し、めっき配線層１７のバンプ状に突出している部分（フレキシブルバンプＦＢとなるべき部分）にチップ２０の電極端子２１を電気的に接続（フリップチップ接続）する。
最後の工程では（図４（ｄ）参照）、犠牲層１８を除去する。本実施形態では、上述したようにノボラック系樹脂、エポキシ系樹脂等の液状レジストを用いて犠牲層１８を形成しているので、アセトンやアルコール等を用いて除去することができる。あるいは、酸素プラズマを用いたドライエッチング（アッシング）を施して犠牲層１８を除去することも可能である。
以上の工程により、本実施形態の配線基板１０に電子部品（チップ２０）が実装された電子部品装置３０（図１）が製造されたことになる。なお、配線基板１０にチップ２０を実装しないで出荷する場合には、図４（ｂ）の工程で行った処理（露出しているシード層１６の除去）の後に、図４（ｄ）の工程において上述した方法により犠牲層１８を除去することで、配線基板１０を得ることができる。
以上説明したように、本実施形態に係る配線基板１０（電子部品装置３０）及びその製造方法によれば、実装するチップ２０の電極端子（バンプ２１）が接続されるフレキシブルバンプＦＢ（外部接続端子）の当該部分がアーチ状に成形され（図２（ｂ）参照）、この部分においてソルダレジスト層１４との間に空隙ＡＧが形成されている。従って、チップ実装後の温度サイクル試験等において配線基板１０とチップ２０の熱膨張係数の違いに起因して両者間に応力（熱ストレス）が発生した場合でも、フレキシブルバンプＦＢは、その空隙ＡＧの存在により、チップ２０の電極端子（バンプ２１）と配線基板１０の当該パッド部１２Ｐとの接続状態を維持したまま、その発生した応力に応じて上下方向に弾性変形することができる。つまり、フレキシブルバンプＦＢは、発生した熱ストレスを有効に吸収（緩和）することができ、これによって、配線基板１０とチップ２０との接続信頼性を高めることができる。
また、配線基板１０にチップ２０を実装するにあたり、従来のチップ実装時に使用されていたアンダーフィル樹脂を使用する必要がないので、従来技術（図６（ｂ））に見られたような不都合（配線基板の反り）を解消することができる。また、アンダーフィル樹脂を充填するための工程が不要となるため、コストの低減化を図ることができる。
上述した実施形態に係る配線基板１０の構成では、本発明を特徴付けるフレキシブルバンプ（外部接続端子）として、図２（ａ）に示したような細長い配線パターンの形状を有したフレキシブルバンプＦＢを例にとって説明したが、本発明の要旨からも明らかなように、フレキシブルバンプの形状がこれに限定されないことはもちろんである。図５はその一変形例を示したものである。
図５に示す実施形態では、フレキシブルバンプＦＢ１を構成する導体層（図２の場合と同様に２層構造の導体層：シード層１６ａ、めっき配線層１７ａ）は、平面的に見ると、図５（ａ）に示すように十字状の配線パターンの形状を呈している。この十字状の配線パターンの各端部（ハッチングで示す４箇所の部分）は絶縁層１４上に形成されており、そのうち一部分はパッド部１２Ｐ上に形成（電気的に接続）されている。この十字状の配線パターンの略中央部分（どの部分にも接続されていない部分）は、図５（ｂ）に示すようにアーチ状に成形されており、このアーチ状の部分の下に空隙ＡＧ１が確保されている。上述した実施形態（図２）の場合と同様に、このフレキシブルバンプＦＢ１の空隙ＡＧ１が形成されている部分と反対側の面（図示の例では、上面）に、実装するチップの電極端子がはんだバンプ等を介してフリップチップ接続されている（図示せず）。なお、図５に示す例では十字状の配線パターンとなっているが、必ずしも精確に「十字状」である必要はなく、配線パターンが交差しているような形状であれば十分である。
このような十字状の配線パターン（フレキシブルバンプＦＢ１）は、上述した実施形態に係る製造プロセスにおいて図３（ｄ），（ｅ）の工程で行った処理と同様にして、十字状のパターンにレジスト層１９を形成し、次いでめっき配線層１７ａを形成することにより、１回のパターニングで形成することができる。
この実施形態に係るフレキシブルバンプＦＢ１の構造によれば、実装するチップを十字状の配線パターンの各端部（４箇所）で支持しているので、配線基板１０とチップ２０の熱膨張係数の違いに起因して両者間に応力（熱ストレス）が発生した場合でも、その発生した応力に応じてフレキシブルバンプＦＢ１が上下方向に弾性変形することで、その応力を基板の面と平行な２次元方向に分散させることができる。つまり、上述した実施形態（図２）における２箇所で支持する場合（発生した応力を基板の面と平行な１次元方向にのみ分散可能な形態）と比べて、より効果的な応力の分散を図ることができる。これは、実装するチップと配線基板との接続信頼性の更なる向上に寄与する。
なお、図５に示す例では、実装するチップを４箇所で支持しているが、支持する箇所が４箇所に限定されないことはもちろんである。要は、発生した応力（熱ストレス）を基板の面と平行な複数の方向に分散させることができれば十分であり、例えば、十字状の配線パターンを２つ組み合わせて８箇所で支持するような形態とすることも可能である。
また、上述した実施形態に係るプロセス（図３、図４）では、シード層（Ｔｉ／Ｃｕ）１６，１６ａ上にＣｕ／Ｎｉ／Ａｕの電解めっきを施して（配線層１７，１７ａ）フレキシブルバンプＦＢ，ＦＢ１を構成する場合を例にとって説明したが、めっきの種類がこれに限定されないことはもちろんである。フレキシブルバンプＦＢ，ＦＢ１が備えるべき機能（熱ストレスが発生したときに弾性変形すること）を考慮すると、弾性を向上させる金属をめっき種として選定するのが望ましい。例えば、図３（ｅ）の工程において、Ｎｉめっきの代わりに、Ｎｉとコバルト（Ｃｏ）の合金めっきを施し、Ｃｕ／ＮｉＣｏ／Ａｕの配線層としてもよい。この場合、めっき液を変えるだけで済むので、工程が増えることもない。
また、上述した実施形態では、フレキシブルバンプＦＢ，ＦＢ１の空隙ＡＧ，ＡＧ１を画定するための犠牲層１８の材料としてノボラック系樹脂、エポキシ系樹脂等の絶縁性材料を使用した場合を例にとって説明したが、本発明の要旨からも明らかなように、絶縁性材料に限定されないことはもちろんである。犠牲層１８は最終的に除去されて残存しないことを考慮すると、導電性材料を用いて形成することも可能である。例えば、銅（Ｃｕ）ペーストをスクリーン印刷法により被着対象物（この場合、ソルダレジスト層１４）上に供給して、犠牲層１８を形成することも可能である。犠牲層１８を導電性材料（Ｃｕ）で形成した場合、最終的に犠牲層１８を除去する際、図４（ｂ）の工程で行った処理（露出しているシード層１６の除去）と同様にして選択的にエッチングすることができる。
また、上述した実施形態では、フレキシブルバンプＦＢ，ＦＢ１の一部分が接続されるパッド部１２Ｐの位置から少し離れた位置に空隙ＡＧ，ＡＧ１を設けているが、空隙を設ける位置は必ずしも当該パッド部から離れている必要はなく、当該パッド部の直上に設けてもよい。この場合、空隙ＡＧ，ＡＧ１を画定するための犠牲層１８は当該パッド部１２Ｐ上に形成される（図３（ｂ）参照）。
また、上述した実施形態では、フレキシブルバンプＦＢ，ＦＢ１を形成する前の段階にある配線基板の形態として樹脂基板１１（その最表層に配線層１２，１３が形成され、各配線層の所要の箇所に画定されたパッド部１２Ｐ，１３Ｐを除いて当該絶縁層がソルダレジスト層１４，１５で被覆されたもの）を使用した場合を例にとって説明したが、本発明の要旨からも明らかなように、樹脂基板に限定されないことはもちろんである。例えば、ＣＳＰ（チップサイズパッケージ）において用いられているシリコン基板の形態であってもよい。この形態の場合には、上記の配線層１２，１３（パッド部１２Ｐ，１３Ｐ）の代わりに、シリコン（Ｓｉ）基板上にアルミニウム（Ａｌ）の電極パッドが設けられ、上記のソルダレジスト層１４，１５の代わりに、ＳｉＯ２ 、ＳｉＮ、ポリイミド樹脂等からなるパッシベーション膜が設けられる。また、他の形態として、セラミック基板等を用いてもよい。
本発明の一実施形態に係る配線基板を用いた電子部品装置の構成を示す断面図である。 図１の配線基板における要部（フレキシブルバンプ）の構造を模式的に示す図であり、（ａ）はその上面図、（ｂ）はその斜視図である。 図１の配線基板（電子部品装置）の製造方法の工程を示す断面図である。 図３の工程に続く工程を示す断面図である。 図１の配線基板における要部（フレキシブルバンプ）の一変形例に係る構造を模式的に示す図であり、（ａ）はその上面図、（ｂ）はその斜視図である。 従来のチップ実装時における問題点を説明するための図である。
符号の説明
１０…配線基板、
１１…樹脂基板（配線基板本体）、
１２，１３…配線層、
１２Ｐ，１３Ｐ…パッド部、
１４，１５…ソルダレジスト層（保護膜／絶縁層）、
１６，１６ａ…シード層（導体層）、
１７，１７ａ…めっき配線層（導体層）、
２０…チップ（電子部品）、
２１…バンプ（電極端子）、
３０…電子部品装置、
ＡＧ，ＡＧ１…空隙、
ＦＢ，ＦＢ１…フレキシブルバンプ（外部接続端子）。

Claims (8)

  1. 電子部品を実装する配線基板であって、
    前記電子部品の電極端子が接続可能に設けられた外部接続端子を備え、該外部接続端子は、その一部分が、配線基板の電子部品実装面側に形成されたパッド部に電気的に接続され、かつ、前記電子部品の電極端子が接続される部分において当該電子部品実装面との間に空隙を保つように形成されていることを特徴とする配線基板。
  2. 前記外部接続端子は、弾性を向上させる金属を含むめっき配線により形成されていることを特徴とする請求項１に記載の配線基板。
  3. 前記外部接続端子は、平面的に見たときに配線パターンが交差している形状に、かつ、断面的に見たときにアーチ状に成形されていることを特徴とする請求項１に記載の配線基板。
  4. 電子部品実装面側にパッド部が形成された配線基板本体を作製する工程と、
    前記配線基板本体の電子部品実装面側の前記絶縁層上の所要の箇所に、平面的に見たときにラインもしくはドットの形状を呈し、かつ、断面的に見たときに台形もしくは半円の形状を呈する犠牲層を形成する工程と、
    前記犠牲層上に、前記パッド部に接続される外部接続端子を構成するめっき配線を形成する工程と、
    前記犠牲層を除去する工程とを含むことを特徴とする配線基板の製造方法。
  5. 前記めっき配線を、弾性を向上させる金属をめっき種として電解めっきにより形成することを特徴とする請求項４に記載の配線基板の製造方法。
  6. 前記めっき配線を、平面的に見たときに配線パターンが交差している形状に形成することを特徴とする請求項４に記載の配線基板の製造方法。
  7. 請求項１から３のいずれか一項に記載の配線基板に、電子部品が、その電極端子を導電性バンプを介して前記外部接続端子に接続させて実装されていることを特徴とする電子部品装置。
  8. 電子部品実装面側にパッド部が形成された配線基板本体を作製する工程と、
    前記配線基板本体の電子部品実装面側の前記絶縁層上の所要の箇所に、平面的に見たときにラインもしくはドットの形状を呈し、かつ、断面的に見たときに台形もしくは半円の形状を呈する犠牲層を形成する工程と、
    前記犠牲層上に、前記パッド部に接続される外部接続端子を構成するめっき配線を形成する工程と、
    電子部品を、その電極端子を導電性バンプを介して前記めっき配線上に接続して実装する工程と、
    前記犠牲層を除去する工程とを含むことを特徴とする電子部品装置の製造方法。
JP2008002649A 2008-01-09 2008-01-09 配線基板及びその製造方法並びに電子部品装置及びその製造方法 Expired - Fee Related JP4932744B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008002649A JP4932744B2 (ja) 2008-01-09 2008-01-09 配線基板及びその製造方法並びに電子部品装置及びその製造方法
US12/332,572 US7859121B2 (en) 2008-01-09 2008-12-11 Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
US12/662,300 US8062927B2 (en) 2008-01-09 2010-04-09 Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008002649A JP4932744B2 (ja) 2008-01-09 2008-01-09 配線基板及びその製造方法並びに電子部品装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2009164493A true JP2009164493A (ja) 2009-07-23
JP2009164493A5 JP2009164493A5 (ja) 2010-12-09
JP4932744B2 JP4932744B2 (ja) 2012-05-16

Family

ID=40843915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008002649A Expired - Fee Related JP4932744B2 (ja) 2008-01-09 2008-01-09 配線基板及びその製造方法並びに電子部品装置及びその製造方法

Country Status (2)

Country Link
US (2) US7859121B2 (ja)
JP (1) JP4932744B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017015522A (ja) * 2015-06-30 2017-01-19 富士電機株式会社 電子部品モジュール

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5367523B2 (ja) * 2009-09-25 2013-12-11 新光電気工業株式会社 配線基板及び配線基板の製造方法
US8632016B2 (en) * 2011-07-11 2014-01-21 George Schmitt & Company, Inc. RFID chip employing an air gap buffer
KR20200115757A (ko) * 2019-03-25 2020-10-08 삼성디스플레이 주식회사 회로기판 및 이의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195676A (ja) * 1998-01-05 1999-07-21 Nec Corp 半導体チップの実装方法および実装構造
JP2000077477A (ja) * 1998-09-02 2000-03-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法並びにこれに用いる金属基板
JP2003224229A (ja) * 2003-02-07 2003-08-08 Hitachi Ltd ボールグリッドアレイ型半導体装置
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP2006066808A (ja) * 2004-08-30 2006-03-09 Sharp Corp 電極気密封止を用いた高信頼性半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3753218B2 (ja) 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4207033B2 (ja) 1998-03-23 2009-01-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6183267B1 (en) * 1999-03-11 2001-02-06 Murray Hill Devices Ultra-miniature electrical contacts and method of manufacture
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195676A (ja) * 1998-01-05 1999-07-21 Nec Corp 半導体チップの実装方法および実装構造
JP2000077477A (ja) * 1998-09-02 2000-03-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法並びにこれに用いる金属基板
JP2003224229A (ja) * 2003-02-07 2003-08-08 Hitachi Ltd ボールグリッドアレイ型半導体装置
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP2006066808A (ja) * 2004-08-30 2006-03-09 Sharp Corp 電極気密封止を用いた高信頼性半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017015522A (ja) * 2015-06-30 2017-01-19 富士電機株式会社 電子部品モジュール

Also Published As

Publication number Publication date
JP4932744B2 (ja) 2012-05-16
US8062927B2 (en) 2011-11-22
US7859121B2 (en) 2010-12-28
US20090174083A1 (en) 2009-07-09
US20100192371A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
JP4949279B2 (ja) 配線基板及びその製造方法
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US8304664B2 (en) Electronic component mounted structure
US9530744B2 (en) Semiconductor device and method of manufacturing the same
JP4379413B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
WO2000059033A1 (en) Wiring board, connection board, semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
JP2010114140A (ja) 半導体装置及びその製造方法
JP4932744B2 (ja) 配線基板及びその製造方法並びに電子部品装置及びその製造方法
JP2000022039A (ja) 半導体装置及びその製造方法
JP4061506B2 (ja) 半導体装置の製造方法
JP2010161419A (ja) 半導体装置の製造方法
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP4736762B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JP4465891B2 (ja) 半導体装置
JP2016115870A (ja) 半導体装置及びその製造方法
JP3801188B2 (ja) 半導体装置および半導体装置の製造方法
JP2004014854A (ja) 半導体装置
JP4045708B2 (ja) 半導体装置、電子回路装置および製造方法
JP2011061179A (ja) 印刷回路基板及び印刷回路基板の製造方法
JP4822019B2 (ja) 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器
JP2020136629A (ja) 電子装置および電子装置の製造方法
KR20130027870A (ko) 패키지 기판 및 패키지의 제조 방법
JP4822018B2 (ja) 配線基板、半導体装置及びこれらの製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees