JP2010114140A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010114140A
JP2010114140A JP2008283201A JP2008283201A JP2010114140A JP 2010114140 A JP2010114140 A JP 2010114140A JP 2008283201 A JP2008283201 A JP 2008283201A JP 2008283201 A JP2008283201 A JP 2008283201A JP 2010114140 A JP2010114140 A JP 2010114140A
Authority
JP
Japan
Prior art keywords
bump electrode
connection pad
semiconductor device
layer
insulating dam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008283201A
Other languages
English (en)
Inventor
Hideaki Sakaguchi
秀明 坂口
Koichi Toya
公一 戸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008283201A priority Critical patent/JP2010114140A/ja
Priority to US12/610,614 priority patent/US20100109160A1/en
Publication of JP2010114140A publication Critical patent/JP2010114140A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】接続パッド上に信頼性よく導電性ボールを搭載してバンプ電極を形成できる半導体装置の製造方法を提供する。
【解決手段】接続パッドＣを備えた半導体ウェハ１０を用意する工程と、接続パッドＣを含む領域に開口部２０ａが設けられた絶縁性ダム層２０を半導体ウェハ１０の上に形成する工程と、絶縁性ダム層２０の開口部２０ａ内の接続パッドＣの上に導電性ボール４０ａを搭載することにより、バンプ電極４０を形成する工程とを含む。
【選択図】図６

Description

本発明は半導体装置及びその製造方法に係り、さらに詳しくは、接続端子としてバンプ電極を備えた半導体装置及びその製造方法に関する。
従来、接続端子としてはんだなどからなるバンプ電極が設けられた半導体装置がある。バンプ電極の形成方法としては、はんだボールを接続パッドの上に搭載し、リフロー加熱することによりバンプ電極を得る方法がある。
特許文献１には、電子部品の接続電極上に薄いはんだ層を形成した後に、電子部品をはんだ溶融温度以上に保持してはんだ層を溶融した状態で、はんだ層にはんだボールを吹き付けて付着させる方法が記載されている。
また、特許文献２には、金属ボールが収容された容器に微振動を与え、その振動によって浮遊した金属ボールを配列基板の孔に吸着させ、その配列基板を接続用ステージまで搬送し、半導体チップの電極パッドに金属ボールを接合することが記載されている。
特開昭６４−１１０７１号公報 特開平７−１５３７６５号公報
後述する関連技術の欄で説明するように、シリコンウェハの接続パッド上にはんだボールを搭載し、はんだボールをリフロー加熱してバンプ電極を形成する際に、接続パッドが凸状となっているため、はんだボールが接続パッド上から外側に転がって移動することがある。
このため、バンプ電極間が繋がってしまうブリッジ不良が発生したり、一つの接続パッドに２つのはんだボールが搭載されて特大バンプ電極が形成されることがあり、製造歩留りの低下を招きやすい問題がある。
本発明は以上の課題を鑑みて創作されたものであり、接続パッド上に信頼性よく導電性ボールが搭載されてバンプ電極が形成される半導体装置及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は半導体装置の製造方法に係り、接続パッドを備えた半導体ウェハを用意する工程と、前記接続パッドを含む領域に開口部が設けられた絶縁性ダム層を前記半導体ウェハの上に形成する工程と、前記絶縁性ダム層の前記開口部内の前記接続パッドの上に導電性ボールを搭載することにより、バンプ電極を形成する工程とを有することを特徴とする。
本発明では、半導体ウェハの上に、その接続パッドを含む領域に開口部が設けられた絶縁性ダム層を形成する。絶縁性ダム層は、接続パッド上に導電性ボールを搭載する際に、導電性ボールが接続パッド上から転がって移動しないように位置決めするために設けられる。そして、絶縁性ダム層の開口部内の接続パッドの上に導電性ボールを搭載することによりバンプ電極を形成する。
特に、導電性ボールがはんだボールからなる場合、リフロー加熱する際にはんだボールが移動するとしても、絶縁性ダム層が導電性ボールの移動を阻止するストッパとなる。このため、はんだボールが横方向に転がって移動するおそれがなくなり、各接続パッド上に信頼性よくバンプ電極が形成される。
これにより、バンプ電極間が繋がってしまうブリッジ不良が発生したり、一つの接続パッドに２つのボールが搭載されて特大バンプ電極が形成されてしまう不具合が解消される。従って、接続パッドが狭ピッチ化されるとしても、歩留りよくバンプ電極を形成できるようになる。
本発明では、導電性ボールをマスクの開口部を挿通させて半導体ウェハの接続パッド上に搭載してもよいし、あるいは、マスクレスで導電性ボールを接続パッド上に搭載してもよい。
マスクレスで導電性ボールを搭載する場合は、接続パッドを下側に向けて半導体ウェハを配置し、半導体ウェハの下に多数の導電性ボールが収容されたボール容器を配置する。さらに、ボール容器を上下に振り動かして導電性ボールを半導体ウェハ側に飛ばすことにより、接続パッド上に設けられたフラックスや導電性ペーストなどの粘着材に導電性ボールを接着させる。
このようにすることにより、半導体ウェハの接続パッドに付着しなかった導電性ボールは重力によって自動的に下側のボール容器に回収される。従って、マスクの開口部を通して導電性ボールを搭載する方法よりも、余分な導電性ボールを効率よく確実に回収することができる。
絶縁性ダム層は、必要に応じて、除去してもよいし、あるいはそのまま残してもよい。絶縁性ダム層を残す場合は、絶縁性ダム層の厚みは、バンプ電極の接続部が露出するように、バンプ電極（導電性ボール）の高さより薄く形成される。
また、上記課題を解決するため、本発明は半導体装置に係り、接続パッドを備えた半導体基板と、前記接続パッドに接続されて、上側に突出するバンプ電極と、前記半導体基板の上に形成され、前記バンプ電極を含む領域に開口部が設けられた絶縁性ダム層とを有し、前記絶縁性ダム層の厚みは前記バンプ電極の高さより薄く、かつ前記バンプ電極と前記絶縁性ダム層の前記開口部の側面との間に隙間が設けられていることを特徴とする。
本発明の半導体装置は、上記した製造方法によって絶縁性ダム層の開口部内の接続パッド上に導電性ボールが搭載され、絶縁性ダム層が残されて製造される。絶縁性ダム層の開口部は導電性ボールより一回り大きく設定されるので、バンプ電極と絶縁性ダム層の開口部の側面との間に隙間が設けられている。
本発明の好適な態様では、導電性ボールが絶縁性ダム層の開口部に安定して位置決めされ、かつバンプ電極の接続部が十分に露出するように、絶縁性ダム層の厚みがバンプ電極の高さの２０乃至５０％の範囲に設定される。
以上説明したように、本発明では、半導体ウェハの接続パッド上に信頼よく導電性ボールが搭載されてバンプ電極が歩留りよく形成される。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（関連技術）
図１及び図２は本発明に関連する関連技術の半導体装置の製造方法を示す断面図である。関連技術の半導体装置の製造方法では、図１（ａ）に示すように、まず、上面側に、接続電極１２０と、それを露出させる開口部１４０ａが設けられたパッシベーション層１４０とを備えたシリコンウェハ１００を用意する。特に図示しないが、シリコンウェハ１００にはトランジスタなどの回路素子とそれらを接続する多層配線が設けられており、接続電極１２０は多層配線に接続されている。
次いで、図１（ｂ）に示すように、接続電極１２０の上に開口部１６０ａが設けられた保護絶縁層１６０をパッシベーション層１４０の上に形成する。さらに、図１（ｃ）に示すように、接続電極１２０上にそれに接続される金属バリア層１８０をパターン化して形成する。これにより、シリコンウェハ１００の最上に接続電極１２０及び金属バリア層１８０により構成される接続パッドＣが設けられる。接続パッドＣの金属バリア層１８０は接続電極１２０上から保護絶縁層１６０の上に凸状に配置される。
続いて、図１（ｄ）に示すように、シリコンウェハ１００の接続パッドＣの上にフラックス２００をパターン化して形成する。
次いで、図２（ａ）に示すように、シリコンウェハ１００の接続パッドＣに対応する開口部３００ａを備えたマスク３００を用意する。そして、マスク３００をシリコンウェハ１００の上方に配置する。このとき、マスク３００の開口部３００ａがシリコンウェハ１００の接続パッドＣ上に配置されるようにマスク３００が位置合わせされて配置される。
さらに、マスク３００の上に多数のはんだボール４００を供給し、刷毛（不図示）によってはんだボール４００をマスク３００の一端側に掃き出して移動させる。これにより、はんだボール４００がマスク３００の開口部３００ａを挿通してシリコンウェハ１００の接続パッドＣ上のフラックス２００に接着して配置される。
その後に、図２（ｂ）に示すように、シリコンウェハ１００からマスク３００が取り外される。このとき、シリコンウェハ１００の接続パッドＣが凸状に形成されていることから、はんだボール４００が転がって接続パッドＣの中心部から外側にずれて配置されることがある。
続いて、同じく図２（ｂ）に示すように、はんだボール４００をリフロー加熱した後に、フラックス２００の残渣を除去する。リフロー加熱を行う際にフラックス２００が横方向に流動することから、位置ずれして配置されたはんだボール４００がさらに横方向に押されて転がり、引いては隣のはんだボール４００に接触してしまうことがある。
このような事態が発生すると、図２（ｃ）に示すように、シリコンウェハ１００の一つの接続パッドＣに２つのはんだボール４００が搭載されることで、他のバンプ電極より突出する特大バンプ電極４２０が形成されてしまう。これと同時に、バンプ電極が形成されない接続パッドＣが発生してしまうことになる。
あるいは、接続パッドＣ上に配置された正常なはんだボール４００の間に他のはんだボールが転がり込んでくると、バンプ電極間が繋がってしまうブリッジ不良となる。
このため、特に、接続パッドＣが狭ピッチ化されてくると、歩留りの低下が顕著になるおそれがある。
以下に説明する本発明の実施形態は前述した不具合を解消することができる。
（第１の実施の形態）
図３〜図６は本発明の第１実施形態の半導体装置の製造方法を示す断面図（一部平面図）である。第１実施形態の半導体装置の製造方法では、まず、図３に示すようなシリコンウェハ１０を用意する。本実施形態では半導体ウェハとしてシリコンウェハ１０を例示する。
図３の断面図に示すように、シリコンウェハ１０は、その最上に、接続電極１２とそれを露出させる開口部１４ａが設けられたパッシベーション層１４（絶縁層）とを備えている。
接続電極１２は、例えば、アルミニウム又はアルミニウム合金から形成され、パッシベーション層１４は、例えば、シリコン窒化層及びポリイミド樹脂層のいずれか又はそれらの積層膜から形成される。
また、シリコンウェハ１０には、トランジスタ（半導体素子）、キャパシタ及び抵抗などの回路素子が形成された複数の素子形成領域Ｔが設けられている。各素子形成領域Ｔの上には、各種素子を接続するための多層配線（不図示）が形成されており、多層配線は接続電極１２に接続されている。
図３の平面図を加えて説明すると、シリコンウェハ１０には、素子形成領域Ｔを含むチップ領域Ａが多数設けられている。図３の平面図の例では、接続電極１２はエリアアレイ型で配置されており、各チップ領域Ａの全体にそれぞれ格子状に配置されている。あるいは、接続電極１２がペリフェラル型で配置され、各チップ領域Ａの周縁部にそれぞれ配置されていてもよい。シリコンウェハ１０は、後に、各チップ領域Ａが得られるように切断されて個々の半導体チップ（半導体装置）となる。
次の工程から図３の部分断面図を参照して説明する。図４（ａ）に示すように、接続電極１２の上に開口部１６ａが設けられた保護絶縁層１６をシリコンウェハ１０の上に形成する。保護絶縁層１６は、例えば、感光性のポリイミド樹脂がフォトリソグラフィによってパターン化されて形成される。
次いで、図４（ｂ）に示すように、接続電極１２の上に金属バリア層１８をパターン化して形成する。金属バリア層１８は、ＵＢＭ（Under Bump Metal）とも呼ばれる。接続電極１２及び金属バリア層１８によってシリコンウェハ１０の接続パッドＣが構成される。
金属バリア層１８の好適な層構成の一例としては、下から順に、チタン（Ｔｉ）層又はクロム（Ｃｒ）層／ニッケル（Ｎｉ）層又は銅（Ｃｕ）層／金（Ａｕ）層から形成される。ニッケル層又は銅層と、金層との間にパラジウム（Ｐｄ）層をさらに形成してもよい。あるいは、チタン層又はクロム層と、ニッケル層又は銅層との間にチタンタングステン（ＴｉＷ）層をさらに形成してもよい。
金属バリア層１８の形成方法としては、スパッタ法などにより金属層を積層して形成した後に、フォトリソグラフィによって金属層をパターン化する。あるいは、接続パッドＣ上に開口部が設けられたレジストを形成した後に、スパッタ法によって全面に金属層を積層して形成し、レジストを除去するリフトオフ法によって形成してもよい。
接続パッドＣの金属バリア層１８は、接続電極１２上からその側方に形成された保護絶縁層１６の上に凸状に配置される。
続いて、図４（ｃ）に示すように、接続パッドＣを含む領域に開口部２０ａが設けられた絶縁性ダム層２０を保護絶縁層１６の上に形成する。絶縁性ダム層２０は、接続パッドＣ上にはんだボールを搭載する際に、はんだボールが接続パッドＣ上から転がって移動しないように位置決めするために設けられる。従って、図４（ｃ）の部分平面図に示すように、絶縁性ダム層２０の開口部２０ａは接続パッドＣを取り囲むように形成される。
絶縁性ダム層２０の開口部２０ａの径は、はんだボールを安定して配置できるようにはんだボールの径より一回り大きく設定される。例えば、径が１００μｍのはんだボールを接続パッドＣ上に搭載する場合は、絶縁性ダム層２０の開口部２０ａの径は１３０μｍに設定される。
また、絶縁性ダム層２０の厚みは、開口部２０内ではんだボールが転がる場合に移動を阻止できる厚みに設定される。後述するように、マスクの開口部からはんだボールを搭載する場合は、絶縁性ダム層２０の厚みは、好適には、はんだボールの高さの２０〜５０％の範囲に設定される。
絶縁性ダム層２０の形成方法としては、シリコンウェハ１０の上にドライフィルムレジストを貼着し、フォトリソグラフィによって露光・現像することにより、接続パッドＣ上に開口部２０ａを形成する。又は、シリコンウェハ１０の上に液状レジストを塗布し、フォトリソグラフィによって同様に開口部２０ａを形成してもよい。
あるいは、ポリイミド樹脂などの樹脂フィルムをシリコーン系の接着剤でシリコンウェハ１０の上に接着し、樹脂フィルムをドライエッチングやレーザによって加工することにより接続パッドＣの上に開口部２０ａを形成してもよい。
この場合、樹脂フィルムの上に銅などからなる金属マスクがパターニングされ、その金属マスクの開口部を通して樹脂フィルムがドライエッチングやレーザによって加工される。その後に、金属マスク（銅など）がウェットエッチングにより下地に対して選択的に除去される。
フォトリソグラフィ、ドライエッチング又はレーザによって絶縁性ダム層２０の開口部２０ａを形成する際に、シリコンウェハ１０の接続電極１２（アルミニウム）はその上の金属バリア層１８によって防御されるので、接続電極１２（アルミニウム）及びその下の回路素子にダメージを与えるおそれはない。
後述するように、絶縁性ダム層２０ははんだボールを搭載してバンプ電極を形成した後に、除去してもよいし、そのまま残してもよい。絶縁性ダム層２０を除去する場合は、剥離が容易なレジストを使用することが好ましい。また、絶縁性ダム層２０を除去する場合は、絶縁性ダム層２０の厚みは任意に設定することができ、はんだボール４０ａの高さより厚く設定してもよい。
あるいは、絶縁性ダム層２０を残す場合は、絶縁性ダム層２０の厚みは、はんだボールがリフロー加熱されて得られるバンプ電極の高さより薄く設定される。また、絶縁性ダム層２０を残す場合は、パターニングが可能な絶縁材料であればよく、レジストや樹脂フィルムの他に各種の絶縁材料を使用することも可能である。
次いで、図５（ａ）に示すように、シリコンウェハ１０の接続パッドＣの上に印刷などによりフラックス２２をパターン化して形成する。
続いて、図５（ｂ）に示すように、ボール搭載装置（不図示）のステージにシリコンウェハ１０を配置し、その上方にマスク３０を配置する。マスク３０には、シリコンウェハ１０の接続パッドＣ（絶縁性ダム層２０の開口部２０ａ）に対応する開口部３０ａが設けられている。
そして、マスク３０の開口部３０ａがシリコンウェハ１０の接続パッドＣ上に配置されるように、マスク３０がシリコンウェハ１０上に位置合わせされて配置される。さらに、ボール供給手段（不図示）から多数のはんだボール４０ａ（導電性ボール）をマスク３０の上に供給する。
次いで、図５（ｃ）に示すように、刷毛（不図示）を水平方向に移動させてはんだボール４０ａをマスク３０の一端側に掃き出すことにより、マスク３０の開口部３０ａにはんだボール４０ａを挿通させる。これにより、シリコンウェハ１０の接続パッドＣ上のフラックス２２にはんだボール４０ａが接着して配置される。
あるいは、はんだボール４０ａにエアを吹きかけて移動させることにより、マスク３０の開口部３０ａにはんだボール４０ａを挿通させて、接続パッドＣにはんだボール４０ａを接着させてもよい。さらに、マスク３０上に残った余分なはんだボール４０ａがマスク３０の端部に回収される。
続いて、図６（ａ）に示すように、シリコンウェハ１０からマスク３０を分離すする。このとき、接続パッドＣが凸状に配置されているので、はんだボール４０ａが接続パッドＣ上で転がって移動することがある。しかしながら、本実施形態では、接続パッドＣの周りに絶縁性ダム層２０が形成されているので、はんだボール４０ａはその開口部２０ａ内に位置決めされて配置される。その後に、はんだボール４０ａをリフロー加熱する。
これにより、図６（ｂ）に示すように、接続パッドＣに接続されて上側に突出するバンプ電極４０が得られる。
このとき、図６（ａ）において接続パッドＣの中心部から多少ずれて配置されたはんだボール４０ａがフラックス２２の流出によって横方向に押されるとしても、はんだボール４０ａは絶縁性ダム層２０によって堰き止められるので、接続パッドＣ上から外れるおそれがない。また、リフロー加熱する際の溶融はんだの表面張力によるセルフアライン効果によって、はんだボール４０ａが接続パッドＣの中心側に導かれる。
さらに、同じく図６（ｂ）に示すように、シリコンウェハ１０の各チップ領域Ａ（図３の平面図）が得られるようにシリコンウェハ１０を切断する。これにより、シリコンウェハ１０が個々のシリコン基板１１に分割されて、半導体装置１（半導体チップ）が得られる。
なお、本実施形態では、導電性ボールとして、全体にわたってはんだから形成されたはんだボール４０ａを例示するが、樹脂からなるコアボールの外面がはんだ層で被覆されたもの、あるいは銅からなるコアボールの外面がはんだ層で被覆されたものなどを使用してもよい。
あるいは、はんだ接続以外の接続方法を採用する場合は、各種の導電性材料からなる導電性ボールを使用することができる。
以上説明したように、第１実施形態の半導体装置の製造方法では、接続パッドＣ上に開口部２０ａが設けられた絶縁性ダム層２０をシリコンウェハ１０の上に形成した後に、接続パッドＣの上にはんだボール４０ａを搭載する。これにより、はんだボール４０ａは絶縁性ダム層２０の開口部２０内に位置決めされて配置される。
従って、リフロー加熱する際に、フラックス２２が外側に流出するとしても、はんだボール４０ａの移動が絶縁性ダム層２０によって阻止されるので、各接続パッドＣの上に信頼性よくバンプ電極４０がそれぞれ形成されるようになる。
このように、はんだボール４０ａが転がりやすい凸状の接続パッドＣの上に確実にはんだボール４０ａを搭載することができるようになるので、接続パッドＣが狭ピッチ化される場合であっても、歩留りよくバンプ電極４０を形成することができる。
図６（ｂ）には、絶縁性ダム層２０がそのまま残された半導体装置１が示されている。
図６（ｃ）に示すように、シリコンウェハ１０を切断する前に絶縁性ダム層２０を除去することにより、絶縁性ダム層２０が存在しない半導体装置１ａとしてもよい。絶縁性ダム層２０を除去する場合は、絶縁性ダム層２０はレジストから形成され、レジスト剥離液などによって容易に除去される。
図６（ｂ）に示すように、本実施形態の半導体装置１では、シリコン基板１１（半導体基板）には、トランジスタなどの回路素子が形成された素子形成領域Ｔが設けられており、素子形成領域Ｔは多層配線（不図示）を介して接続電極１２に電気接続されている。接続電極１２の側方にはパッシベーション層１４（絶縁層）が形成されている。
さらに、接続電極１２の上に開口部１６ａが設けられた保護絶縁層１６がパッシベージョン層１４の上に形成されている。接続電極１２の上には金属バリア層１８がパターン化されて形成されている。そして、接続電極１２及び金属バリア層１８によって接続パッドＣが構成される。接続パッドＣの金属バリア層１８は、接続電極１２上から保護絶縁層１６の上に凸状に形成されている。
接続パッドＣの上にはそれに接続されて上側に突出するバンプ電極４０が設けられている。さらに、バンプ電極４０及びその近傍に開口部２０ａが設けられた絶縁性ダム層２０が保護絶縁層１６の上に形成されている。
本実施形態の半導体装置１では、はんだボール４０ａより一回り大きな径の開口部２０ａが接続パッドＣ上に設けられた絶縁性ダム層２０が形成された後に、その開口部２０ａにはんだボール４０ａが搭載されてバンプ電極４０が形成される。従って、バンプ電極４０と絶縁性ダム層２０の開口部２０ａの側面との間には隙間ｄが設けられている。
なお、はんだボール４０ａが接続パッドＣの中心部から多少位置ずれして搭載される箇所では、バンプ電極４０と絶縁性ダム層２０の開口部２０ａの側面とが接触していてもよい。
また、絶縁性ダム層２０の厚みは、好適には、バンプ電極４０の高さの２０〜５０％の範囲に設定されている。これにより、絶縁性ダム層２０の開口部２０ａ内にはんだボール４０ａが安定して位置決めされると共に、絶縁層ダム層２０を残してもバンプ電極４０の接続部を十分に露出させることができる。そして、半導体装置１のバンプ電極４０の先端側が、配線基板（実装基板）の接続部に電気接続される。
（第２の実施の形態）
図７は本発明の第２実施形態の半導体装置の製造方法を示す断面図である。第２実施形態の特徴は、はんだボールを搭載する際にマスクを使用しないことにある。第２実施形態では、第１実施形態と同一工程及び同一要素については同一符号を付してその説明を省略する。
図７（ａ）に示すように、前述した第１実施形態の図５（ａ）と同一構造のシリコンウェハ１０を用意する。すなわち、接続パッドＣ上に開口部２０ａが設けられた絶縁性ダム層２０がシリコンウェハ１０の上に設けられており、接続パッドＣの上にフラックス２２が塗布されている。
次いで、ボール搭載装置（不図示）のステージにシリコンウェハ１０を配置し、マスクを介さずに、ボール供給手段（不図示）からシリコンウェハ１０に多数のはんだボール４０ａを供給する。さらに、シリコンウェハ１０上に供給されたはんだボール４０ａに横方向からエアを吹きかけることにより、はんだボール４０ａをシリコンウェハ１０の一端側に移動させる。
これにより、図７（ｂ）に示すように、シリコンウェハ１０の上に供給されたはんだボール４０ａが絶縁性ダム層２０の開口部２０ａ内に振り込まれる。あるいは、エアを吹きかける代わりに、シリコンウェハ１０を上下に振動させて絶縁性ダム層２０の開口部２０ａ内にはんだボール４０ａを振り込んでもよい。
絶縁性ダム層２０の上に配置される余分なはんだボールはエアによってシリコンウェハ１０上から外部に飛ばされる。シリコンウェハ１０の接続パッドＣ上に配置されたはんだボール４０ａは、フラックス２２に接着しているのでエアで飛ばされずに残される。
そして、図７（ｃ）に示すように、第１実施形態と同様に、はんだボール４０ａをリフロー加熱することにより、接続パッドＣに接続されて上側に突出するバンプ電極４０を形成する。その後に、シリコンウェハ１０が切断されて、第１実施形態と同様な個々の半導体装置１が得られる。
第２実施形態では、マスクを使用しないではんだボール４０ａを搭載するので、絶縁性ダム層２０が低すぎると、その開口部２０ａからはんだボール４０ａが抜けてしまうおそれがある。このため、マスクレスではんだボール４０ａを安定して搭載するには、絶縁性ダム層２０の厚みをはんだボール４０ａの径の５０〜１３０％の範囲に設定することが好ましい。
但し、絶縁性ダム層２０を残す場合は、バンプ電極４０の接続部を露出させるため、絶縁性ダム層２０の厚みは、はんだボール４０ａ（バンプ電極４０）の高さより薄く設定される。
図７（ｃ）には、絶縁性ダム層２０が残された半導体装置１が示されているが、シリコンウェハ１０を切断する前に絶縁性ダム層２０を除去して絶縁性ダム層２０が存在しない半導体装置を得てもよい。
第２実施形態は第１実施形態と同様な効果を奏する。これに加えて、マスクを省略することができるので、低コスト化を図ることができる。
（第３の実施の形態）
図８及び図９は本発明の第３実施形態の半導体装置の製造方法を示す断面図である。前述した第２実施形態では、シリコンウェハ１０の接続パッドＣを上側にしてマスクレスではんだボール４０ａを搭載するので、余分なはんだボール４０ａを除去する際に手間がかかるおそれがある。
第３実施形態の特徴は、シリコンウェハの接続パッドを下側に向けた状態で、接続パッドにはんだボールを搭載することにある。第３実施形態では、第１実施形態と同一工程及び同一要素については同一符号を付してその説明を省略する。
第３実施形態では、図８（ａ）に示すように、まず、前述した第１実施形態の図５（ａ）と同一構造のシリコンウェハ１０を用意する。すなわち、接続パッドＣ上に開口部２０ａが設けられた絶縁性ダム層２０がシリコンウェハ１０の上に設けられており、接続パッドＣの上にフラックス２２が塗布されている。
そして、シリコンウェハ１０を上下反転させて接続パッドＣを下側に向ける。シリコンウェハ１０はその接続パッドＣが下側になった状態でボール搭載装置（不図示）の支持手段に支持される。
さらに、図８（ｂ）に示すように、ボール搭載装置（不図示）は多数のはんだボール４０ａが収容されたボール容器５０を備えており、ボール容器５０がシリコンウェハ１０の下側に配置されている。ボール容器５０は上側が開口されている。
次いで、ボール容器５０を上下に振り動かすことにより、ボール容器５０内のはんだボール４０ａをシリコンウェハ１０の下面まで飛ばす。このとき、シリコンウェハ１０の接続パッドＣに飛ばされたはんだボール４０ａはフラックス２２に接着して接続パッドＣに搭載される。シリコンウェハ１０の全ての接続パッドＣにはんだボール４０ａが搭載されるまで、ボール容器５０が上下に振り動かされる。
なお、本実施形態では、はんだボール４０ａを接着させる粘着材としてフラックス２２を例示するが、導電性ペーストなどを使用してもよい。
そして、図９（ａ）に示すように、はんだボール４０ａの搭載が終了すると、シリコンウェハ１０の接続パッドＣに付着しなかったはんだボール４０ａは重力によってボール容器５０に落下して自動的に回収される。
このように、第３実施形態では、シリコンウェハ１０の接続パッドＣを下側に向けて、その下側からはんだボール４０ａを接続パッドＣ上のフラックス２２に付着させるので、余分なはんだボール４０ａの除去作業を行わなくとも、余分なはんだボール４０ａの取り残しが発生することがない。
従って、第１、第２実施形態よりも、余分なはんだボールを極めて効率よく確実に回収することができる。また、マスクを用意する必要もないので、低コスト化を図ることができる。
第３実施形態においても、はんだボール４０ａを安定して絶縁性ダム層２０の開口部２０ａに振り込むには、絶縁性ダム層２０の厚みをはんだボール４０ａの径の５０〜１３０％の範囲に設定することが好ましい。また、同様に、絶縁性ダム層２０を残す場合は、バンプ電極４０の接続部を露出させるため、絶縁性ダム層２０の厚みは、はんだボール４０ａ（バンプ電極４０）の高さより薄く設定される。
その後に、図９（ｂ）に示すように、第１実施形態と同様に、はんだボール４０ａをリフロー加熱することにより、接続パッドＣに接続されて上側に突出するバンプ電極４０を得る。
その後に、シリコンウェハ１０が切断されて、第１実施形態と同様な個々の半導体装置１が得られる。
図９（ｂ）には、絶縁性ダム層２０が残された半導体装置１が示されているが、シリコンウェハ１０を切断する前に絶縁性ダム層２０を除去して絶縁性ダム層２０が存在しない半導体装置を得てもよい。
第３実施形態は、第１、第２実施形態と同様な効果を奏する。これに加えて、シリコンウェハ１０の接続パッドＣを下側に向けて、マスクレスで下側からはんだボール４０ａを接続パッドＣに搭載するので、余分なはんだボールを効率よく確実に除去することができ、生産効率及び歩留りのさらなる向上を図ることができる。
図１（ａ）〜（ｄ）は関連技術の半導体装置の製造方法を示す断面図（その１）である。 図２（ａ）〜（ｃ）は関連技術の半導体装置の製造方法を示す断面図（その２）である。 図３は本発明の第１実施形態の半導体装置の製造方法を示す断面図及び平面図（その１）である。 図４（ａ）〜（ｃ）は本発明の第１実施形態の半導体装置の製造法を示す断面図及び平面図（その２）である。 図５（ａ）〜（ｃ）は本発明の第１実施形態の半導体装置の製造方法を示す断面図（その３）である。 図６（ａ）〜（ｃ）は本発明の第１実施形態の半導体装置の製造方法を示す断面図（その４）である。 図７（ａ）〜（ｃ）は本発明の第２実施形態の半導体装置の製造方法を示す断面図である。 図８（ａ）及び（ｂ）は本発明の第３実施形態の半導体装置の製造方法を示す断面図（その１）である。 図９（ａ）及び（ｂ）は本発明の第３実施形態の半導体装置の製造方法を示す断面図（その２）である。
符号の説明
１，１ａ…半導体装置、１０…シリコンウェハ（半導体ウェハ）、１２…接続電極、１４…パッシベーション層、１６…保護絶縁層、１８…金属バリア層、１４ａ，１６ａ，２０ａ，３０ａ…開口部、２０…絶縁性ダム層、２２…フラックス、３０…マスク、４０ａ…はんだボール（導電性ボール）、４０…バンプ電極、５０…ボール容器、Ａ…チップ領域、Ｔ…素子形成領域、ｄ…隙間。

Claims (10)

  1. 接続パッドを備えた半導体基板と、
    前記接続パッドに接続されて、上側に突出するバンプ電極と、
    前記半導体基板の上に形成され、前記バンプ電極を含む領域に開口部が設けられた絶縁性ダム層とを有し、
    前記絶縁性ダム層の厚みは前記バンプ電極の高さより薄く、かつ前記バンプ電極と前記絶縁性ダム層の前記開口部の側面との間に隙間が設けられていることを特徴とする半導体装置。
  2. 前記絶縁性ダム層の厚みは、前記バンプ電極の高さの２０乃至５０％の範囲に設定されることを特徴とする請求項１に記載の半導体装置。
  3. 前記接続パッドは、アルミニウム又はアルミニウム合金からなる接続電極と、該接続電極の上に形成された金属バリア層とにより構成され、
    前記金属バリア層は、前記接続電極上からその側方に形成された絶縁層の上に凸状に配置されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 接続パッドを備えた半導体ウェハを用意する工程と、
    前記接続パッドを含む領域に開口部が設けられた絶縁性ダム層を前記半導体ウェハの上に形成する工程と、
    前記絶縁性ダム層の前記開口部内の前記接続パッドの上に導電性ボールを搭載することにより、バンプ電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
  5. 前記バンプ電極を形成する工程の後に、
    前記絶縁性ダム層を除去する工程をさらに有することを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記バンプ電極を形成する工程において、
    前記導電性ボールは少なくとも外面部がはんだからなり、
    前記導電性ボールを搭載した後に、前記導電性ボールをリフロー加熱することにより前記接続パッドに接続される前記バンプ電極を得ることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
  7. 前記バンプ電極を形成する工程は、
    前記接続パッドに対応する開口部を備えたマスクを前記半導体ウェハの上に配置し、前記マスクの開口部を通して前記導電性ボールを前記接続パッドの上に搭載することを含むことを特徴とする請求項４又は５に記載の半導体装置の製造方法。
  8. 前記バンプ電極を形成する工程は、
    前記接続パッドを下側に向けて前記半導体ウェハを配置し、
    前記半導体ウェハの下に多数の導電性ボールが収容されたボール容器を配置し、前記ボール容器を上下に振り動かして前記導電性ボールを前記半導体ウェハ側に飛ばすことにより、前記接続パッド上に設けられた粘着材に前記導電性ボールを接着させることを含むことを特徴とする請求項４又は５に記載の半導体装置の製造方法。
  9. 前記絶縁性ダム層を形成する工程は、
    前記半導体ウェハの上にレジストを形成し、フォトリソグラフィによって前記開口部を形成する工程であることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
  10. 前記バンプ電極を形成する工程の後に、前記絶縁性ダム層を除去するか又は残した状態で、前記半導体ウェハを切断することにより、半導体チップからなる個々の半導体装置を得る工程をさらに有することを特徴とする請求項４乃至９のいずれか一項に記載の半導体装置の製造方法。
JP2008283201A 2008-11-04 2008-11-04 半導体装置及びその製造方法 Withdrawn JP2010114140A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008283201A JP2010114140A (ja) 2008-11-04 2008-11-04 半導体装置及びその製造方法
US12/610,614 US20100109160A1 (en) 2008-11-04 2009-11-02 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008283201A JP2010114140A (ja) 2008-11-04 2008-11-04 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010114140A true JP2010114140A (ja) 2010-05-20

Family

ID=42130396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008283201A Withdrawn JP2010114140A (ja) 2008-11-04 2008-11-04 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20100109160A1 (ja)
JP (1) JP2010114140A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017117857A (ja) * 2015-12-22 2017-06-29 京セラ株式会社 半田バンプの形成方法
JP2017220486A (ja) * 2016-06-03 2017-12-14 新光電気工業株式会社 導電性ボール搭載装置
JP2022537295A (ja) * 2020-03-13 2022-08-25 チップモア テクノロジー コーポレーション リミテッド ボール植え付け構造および製造プロセス

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9966350B2 (en) * 2011-06-06 2018-05-08 Maxim Integrated Products, Inc. Wafer-level package device
US9786517B2 (en) * 2013-09-09 2017-10-10 Intel Corporation Ablation method and recipe for wafer level underfill material patterning and removal
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
US9666550B2 (en) 2014-12-16 2017-05-30 Tongfu Microelectronics Co., Ltd. Method and structure for wafer-level packaging
CN112582366A (zh) * 2020-12-11 2021-03-30 矽磐微电子(重庆)有限公司 半导体封装结构及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759319B2 (en) * 2001-05-17 2004-07-06 Institute Of Microelectronics Residue-free solder bumping process
TW571411B (en) * 2002-12-25 2004-01-11 Advanced Semiconductor Eng Bumping process
TWI289921B (en) * 2003-05-28 2007-11-11 Via Tech Inc Bump process of flip chip package
US7485563B2 (en) * 2006-06-29 2009-02-03 Intel Corporation Method of providing solder bumps of mixed sizes on a substrate using a sorting mask and bumped substrate formed according to the method
US7703662B2 (en) * 2007-03-07 2010-04-27 Shinko Electric Industries Co., Ltd. Conductive ball mounting apparatus and conductive ball mounting method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017117857A (ja) * 2015-12-22 2017-06-29 京セラ株式会社 半田バンプの形成方法
JP2017220486A (ja) * 2016-06-03 2017-12-14 新光電気工業株式会社 導電性ボール搭載装置
JP2022537295A (ja) * 2020-03-13 2022-08-25 チップモア テクノロジー コーポレーション リミテッド ボール植え付け構造および製造プロセス

Also Published As

Publication number Publication date
US20100109160A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
JP4219951B2 (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
JP2010114140A (ja) 半導体装置及びその製造方法
JP4803844B2 (ja) 半導体パッケージ
US10037966B2 (en) Semiconductor device and manufacturing method therefor
US20070145603A1 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
JP2007317979A (ja) 半導体装置の製造方法
TW200832641A (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
US20080185711A1 (en) Semiconductor package substrate
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
JP2007184381A (ja) フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
US20220392817A1 (en) Low cost reliable fan-out fan-in chip scale package
US6905915B2 (en) Semiconductor device and method of manufacturing the same, and electronic instrument
JP2007048931A (ja) 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
JP2010177253A (ja) はんだボール搭載方法
JP4932744B2 (ja) 配線基板及びその製造方法並びに電子部品装置及びその製造方法
JPH1197471A (ja) 半導体デバイスおよびその実装構造体並びにその製造方法
KR20010021855A (ko) 반도체 디바이스, 그 실장 구조체 및 그 제조 방법
JP5238929B2 (ja) 半導体装置及びその製造方法
US20120126397A1 (en) Semiconductor substrate and method thereof
JP2005150578A (ja) 半導体装置及びその製造方法
JP2005183868A (ja) 半導体装置およびその実装構造
JP3972211B2 (ja) 半導体装置及びその製造方法
JP2001077518A (ja) 電子部品実装プリント基板および電子部品取り外し方法
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP2021061364A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120110