JP4219951B2 - はんだボール搭載方法及びはんだボール搭載基板の製造方法 - Google Patents

はんだボール搭載方法及びはんだボール搭載基板の製造方法 Download PDF

Info

Publication number
JP4219951B2
JP4219951B2 JP2006290288A JP2006290288A JP4219951B2 JP 4219951 B2 JP4219951 B2 JP 4219951B2 JP 2006290288 A JP2006290288 A JP 2006290288A JP 2006290288 A JP2006290288 A JP 2006290288A JP 4219951 B2 JP4219951 B2 JP 4219951B2
Authority
JP
Japan
Prior art keywords
substrate
mask
flux
solder
ball mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006290288A
Other languages
English (en)
Other versions
JP2008108908A (ja
Inventor
秀明 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006290288A priority Critical patent/JP4219951B2/ja
Priority to US11/877,084 priority patent/US7514351B2/en
Priority to KR1020070107157A priority patent/KR20080037551A/ko
Priority to TW096139792A priority patent/TW200820359A/zh
Publication of JP2008108908A publication Critical patent/JP2008108908A/ja
Application granted granted Critical
Publication of JP4219951B2 publication Critical patent/JP4219951B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0485—Tacky flux, e.g. for adhering components during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明ははんだボール搭載方法及びはんだボール搭載基板の製造方法に係り、特にはんだボール搭載用マスクを用いて微細なはんだボールを基板に搭載するはんだボール搭載方法及びはんだボール搭載基板の製造方法に関する。
近年、携帯端末装置等に代表される電子機器は小型化・薄型化が急速に進んでおり、これらの電子機器に搭載される半導体装置等の電子部品も小型化・薄型化が要求されている。一方、これらの電子部品は高密度化が進んでおり、接続端子数増大する傾向にある。
これらの要求に対応する電子部品の実装方法として、はんだボールを外部接続端子として用い、これを基板に対してフリップチップ（ＦＣ：Ｆｌｉｐ Ｃｈｉｐ）実装する実装方法が多く用いられるようになってきている。このフリップチップ実装方法は、電子部品の基板に設けられた電極に予めはんだボールを搭載しておき、このはんだボールを実装基板の電極に直接接合することにより実装を行う方法である。
このため、フリップチップ実装方法を用いる場合には、電子部品の基板に予めはんだボールを搭載しておく必要がある。このはんだボールを基板に搭載するはんだボール搭載方法は、一般には基板の半田ボールが搭載される電極上にフラックスを配設し、次にこのフラックス上に半田ボールを配設し、その後にこの半田ボールを加熱し溶解して電極に接合する方法が用いられる（例えば、特許文献１参照）。
図５乃至図９は、従来のはんだボール搭載方法の具体例を説明するための図である。図５乃至図７は第１従来例であるはんだボール搭載方法を示し、図８及び図９は第２従来例であるはんだボール搭載方法を示している。
先ず、第１従来例であるはんだボール搭載方法について説明する。図５（Ａ）は、基板１００を示している。この基板１００は、基板本体１０２の上面にソルダーレジスト１０４が形成されると共に、下面には絶縁膜１０５が形成されている。また、基板１００の上面には複数の電極１０３が形成されており、ソルダーレジスト１０４の電極１０３と対向する位置には開口部１０６が形成されている。
この基板１００にはんだボール１１５を搭載するには、基板１００（ソルダーレジスト１０４）の上にフラックス用マスク１０８を配設する。このフラックス用マスク１０８は、開口部１０６と対向する位置に開口が形成されている。そして、このフラックス用マスク１０８を用いて開口部１０６内にフラックス１０９を印刷等により充填する。図５（Ｂ）は、開口部１０６内にフラックス１０９が充填された状態を示している。
開口部１０６に対するフラックス１０９の充填が終了すると、フラックス用マスク１０８は取り外され、続いて図５（Ｃ）に示すように、基板１００（ソルダーレジスト１０４）上にボール搭載用マスク１１０Ａが配設される。このボール搭載用マスク１１０Ａは、はんだボール１１５をフラックス１０９上に搭載する（振込む）ための複数のボール振込み開口１１２Ａが形成されている。
基板１００上にボール搭載用マスク１１０Ａが配設されると、このボール搭載用マスク１１０Ａ上にはんだボール１１５を供給し、このはんだボール１１５を例えばスキージを用いて移動させボール振込み開口１１２Ａ内に振込む。図６（Ａ）は、開口１１２Ａ内にはんだボール１１５が振込まれた状態を示している。この状態で、各はんだボール１１５は粘性を有するフラックス１０９の上部に搭載（仮止め）された状態となる。
フラックス１０９の上部にはんだボール１１５が搭載されると、ボール搭載用マスク１１０Ａは基板１００から取り外される。図６（Ｂ）は、マスク１１０Ａが基板１００から取り外された状態を示している。続いて、リフロー処理等の加熱処理を行い、はんだボール１１５を電極１０３に接合する。これにより、はんだボール１１５は基板１００に搭載される（はんだボール１１５が搭載された基板１００をボール搭載基板という）。
次に、図８及び図９を用いて第２従来例について説明する。尚、図８及び図９において、図５及び図６に示した構成と同一構成については同一符号を付してその説明を省略する。
図８（Ａ）に示す基板１００は、図５（Ａ）に示した基板１００と同一のものである。第２従来例では、この基板１００にフラックス用マスク１０８を配設することなく、直接フラックス１０９の印刷処理を行う。
図８（Ｂ）は、フラックス１０９が基板１００に印刷された状態を示している。同図に示すように、フラックス１０９はソルダーレジスト１０４に形成された開口部１０６内に充填されている。この際、若干のフラックス１０９はソルダーレジスト１０４の上面に残存した状態となっている。
続いて、図８（Ｃ）に示すように、基板１００上にボール搭載用マスク１１０Ｂを配設する。このボール搭載用マスク１１０Ｂは、マスク部１１１と支持部１１３とにより構成されている。マスク部１１１は、はんだボール１１５を基板１００に搭載するための複数のボール振込み開口１１２Ｂが形成されている。
このマスク部１１１は、支持部１１３に支持されることによりソルダーレジスト１０４の上面に対して離間するよう構成されている。このように、マスク部１１１がソルダーレジスト１０４の上面から離間することにより、ソルダーレジスト１０４の上面に残存するフラックス１０９がマスク部１１１に付着することを防止することができる。
基板１００上にボール搭載用マスク１１０Ｂが配設されると、このボール搭載用マスク１１０Ｂ上にはんだボール１１５を供給し、このはんだボール１１５をスキージを用いてボール振込み開口１１２Ｂ内に振込む。図９（Ａ）は、ボール振込み開口１１２Ｂ内にはんだボール１１５が振込まれた状態を示している。この状態で、各はんだボール１１５は粘性を有するフラックス１０９上に搭載（仮止め）された状態となる。
フラックス１０９の上部にはんだボール１１５が搭載されると、ボール搭載用マスク１１０Ｂは基板１００から取り外される。続いて、リフロー処理等の加熱処理が行われ、はんだボール１１５は電極１０３に接合され、ボール搭載基板が製造される。
特開２００５−００５２７６号公報
上記のように、図５及び図６を用いて説明した第１従来例によるはんだボール搭載方法は、図５（Ｂ）に示すようにフラックス１０９の開口部１０６への充填にフラックス用マスク１０８を用いる。このため、フラックス１０９の充填後にフラックス用マスク１０８を基板１００から取り外すと、図５（Ｃ）に示すように、必然的にフラックス１０９がソルダーレジスト１０４の上面から突出した状態となる（図中、突出量をΔＷで示す）。
このため、ボール搭載用マスク１１０Ａの基板１００への装着時等において、このソルダーレジスト１０４上に突出したフラックス１０９がボール搭載用マスク１１０Ａ（例えば、ボール振込み開口１１２Ａの内壁）に付着するおそれがある。このようにボール搭載用マスク１１０Ａにフラックス１０９が付着した場合、はんだボール１１５の振込み後にボール搭載用マスク１１０Ａを基板１００から取り外す際にボール搭載用マスク１１０Ａにはんだボール１１５が付着してしまうおそれがある（図７（Ａ）に、このようにしてボール搭載用マスク１１０Ａに付着したはんだボールを特に符号１１５Ａで示している）。
また、はんだボール１１５は、ソルダーレジスト１０４の上面から突出したフラックス１０９の先端部分に搭載されるため安定が悪く、例えばボール搭載用マスク１１０Ａの取り外し時に若干ボール搭載用マスク１１０Ａがはんだボール１１５に触れただけでもフラックス１０９の先端部から移動してしまう（図７（Ｂ）に、このようにフラックス１０９から離脱したはんだボールを特に符号１１５Ｂで示している）。
図７（Ａ）に示したようにはんだボール１１５Ａがボール搭載用マスク１１０Ａに付着した場合、また図７（Ｂ）に示したようにはんだボール１１５Ｂが所定位置から移動した場合には、はんだボール搭載基板の完成時にはんだボール１１５が所定位置に存在しないこととなる。このため、第１従来例のはんだボール搭載方法は、ボール搭載基板の信頼性が大きく低下することとなるという問題点があった。また、はんだボール１１５が存在しない電極１０３には、別個の工程を行うことによりはんだボール１１５を配設する必要があり、このリペア処理が非常に面倒であるという問題点もあった。
また、この各問題点を解決する手段として、フラックス用マスク１０８を薄くすることが考えられる。しかしながら、このフラックス用マスク１０８はフラックス１０９の印刷処理時、及び基板１００からの取り外し時に印加される外力に耐える必要があり、所定の機械的強度を持たせる必要がある。
このため、最も薄くした場合であってもフラックス用マスク１０８の厚さは３０μｍ程度は必要となる。しかしながら、このようにフラックス用マスク１０８の厚さを３０μｍ程度にしても、はんだボール１１５の直径が１００μｍ程度の微細なものになると、上記した各問題点は発生してしまう。
一方、図８及び図９を用いて説明した第２従来例によるはんだボール搭載方法は、ボール搭載用マスク１１０Ｂに支持部１１３を設け、マスク部１１１をソルダーレジスト１０４から離間させることにより、マスク部１１１にフラックス１０９が付着することを防止できる。よって、はんだボール１１５がボール搭載用マスク１１０Ｂに付着することを防止できる。
また第２従来例によるはんだボール搭載方法は、第１従来例と異なりソルダーレジスト１０４上にフラックス用マスク１０８を配設することなく、直接開口部１０６にフラックス１０９を充填する。このため、フラックス１０９がソルダーレジスト１０４の上面から突出することはなく、よってはんだボール１１５の移動も防止することができる。
しかしながら、ボール搭載用マスク１１０Ｂの支持部１１３は、フラックス１０９が残存するソルダーレジスト１０４の上面に当接させるため、支持部１１３がフラックス１０９の粘着力によりソルダーレジスト１０４に付着してしまうおそれがある。この場合、図９（Ｂ）に示すようにボール搭載用マスク１１０Ｂが、取り外し時において変形してしまい、これによりボール搭載用マスク１１０Ｂがはんだボール１１５に触れて所定の搭載位置から移動してしまうという問題点があった。また、ボール搭載用マスク１１０Ｂの基板１００からの取り外しが面倒となり、はんだボール搭載作業を円滑に行うことができないという問題点があった。
本発明は上記の点に鑑みてなされたものであり、微細なはんだボールを精度よくかつ作業性よく基板に搭載することを可能としたはんだボール搭載方法及びはんだボール搭載基板の製造方法を提供することを目的とする。
上記の課題を解決するために本発明では、基板に形成された電極にはんだボールを搭載するはんだボール搭載方法において、
前記電極と対応する位置に第１の開口部を有すると共にマスク配設位置に前記基板を露出させる第２の開口部を有する絶縁材を前記基板に形成する工程と、
前記第２の開口部に前記絶縁材と略同一厚さの第１のマスクを配設し、該第１のマスクを用いて前記第１の開口部内にフラックスを充填する工程と、
前記第１のマスクを前記基板から取り外す工程と、
前記電極と対向する位置にボール振込み開口が形成されたマスク部と、該マスク部を前記フラックスから離間した状態で支持する支持部とを有するはんだボール搭載用マスクを、前記支持部が前記第２の開口部に位置するよう前記基板に配設する工程と、
前記はんだボール搭載用マスクを用いて前記電極上のフラックスにはんだボールを搭載する工程と、
前記はんだボール搭載用マスクを前記基板から取り外す工程と、
前記はんだボールを前記電極に接合する工程とを有することを特徴とするものである。
また、上記発明において、前記絶縁材をソルダーレジストとしてもよい。また、前記基板をウェハとし、前記第２の開口部の位置を該ウェハのダイシング位置としてもよい。
また本発明では、基板本体に形成された電極にはんだボールが搭載されるはんだボール搭載基板の製造方法であって、
請求項１乃至３のいずれか１項に記載のはんだボール搭載方法を用いて前記電極に前記はんだボールを搭載する工程を有することを特徴とするものである。
本発明によれば、第２の開口部に絶縁材と略同一厚さの第１のマスクを配設して第１の開口部内にフラックスを充填するため、充填後に第１のマスクを基板から取り外しても、フラックスは絶縁材から突出するようなことはない。よって、次工程で用いるはんだボール搭載用マスクにフラックスが付着することを防止でき、よってフラックスにはんだボールを搭載した後にはんだボール搭載用マスクを基板から取り外す際、はんだボールがボール搭載用マスクに付着して基板から離脱することを防止できる。また、フラックスが絶縁材の上面から突出しないため、はんだボールがフラックスから移動する（転げ落ちる）ことを防止できる。
また、第１の開口部内にフラックスを充填する際、第１のマスクは第２の開口部に配設されるため、基板の第２の開口部と対応する位置は第１のマスクに覆われた状態となる。このため、フラックスの充填時に、このフラックスが第２の開口部と対応する基板上に付着するようなことはない。そして、はんだボール搭載用マスクは、この第２の開口部の位置に支持部が位置するよう基板に配設されるため、支持部がフラックスにより基板に付着してしまうようなことはない。このため、はんだボール搭載用マスクを基板から円滑に取り外すことができ、これによってもはんだボールの移動を防止できる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図１乃至３は、本発明の一実施例であるはんだボール搭載方法を処理手順に沿って説明するための図である。図１（Ａ）は、基板１を示している。この基板１は、基板本体２と、基板本体２の上面に形成されたソルダーレジスト４と、基板本体２の下面に形成された絶縁膜５とにより構成されている。
基板本体２は、樹脂基板、セラミック基板、Ｓｉウェハ、ビルトアップ基板等の種々のタイプの基板の適用が可能である。この基板本体２の上面には、複数の電極３が形成されている。
尚、本実施例では、基板本体２としてウェハを用いた例につい説明するものとする。また、ウェハには多数個の素子領域が形成されるが、図１乃至図３における図１（Ｄ）を除く各図においては、基板本体２としてウェハの１個の素子領域のみ（図１（Ｄ）にＡで示す領域のみ）を拡大して示すものとする。
ソルダーレジスト４は、はんだ付け処理時においてはんだショートを押さえるために設けられる絶縁材であり、例えば印刷法やシート状のソルダーレジストをラミネートする方法を用いて基板本体２の上面全面に所定の厚さ（例えば、３０〜４０μｍ）で形成されている。他の絶縁材としては、エポキシ系樹脂、ポリイミド系樹脂、或いはシリコーン系樹脂も利用できる。また、絶縁膜５は基板本体２の背面を保護するために設けられている。尚、この絶縁膜５は、必ずしも設ける必要はないものであり、絶縁膜５が存在しなくても本願発明方法は実現可能である。
上記構成とされた基板１に対し、先ず第１の開口部６及び第２の開口部７を形成する処理を実施する。具体的には、ソルダーレジスト４は光感光性であり、電極３に対応する位置及び後述する第２の開口部７の形成位置と対応する位置に開口が形成されるように感光・現像処理を行うことにより、図１（Ｂ）に示すようにソルダーレジスト４に第１の開口部６及び第２の開口部７を形成する。
第１の開口部６は、基板本体２に形成された電極３と対向する位置に形成されている。また、第２の開口部７は、基板本体２（ウェハ）のダイシングラインに設けられている。即ち、第２の開口部７は基板本体２に複数形成された素子領域Ａの境界位置に形成されている。この第２の開口部７の形成位置においては、基板本体２は外部に露出した状態となっている。
上記のように第１の開口部６及び第２の開口部７がソルダーレジスト４に形成されると、続いて基板１にはフラックス用マスク８（請求項に記載の第１のマスク）が配設される。このフラックス用マスク８は金属製のマスクであり、第２の開口部７の全部或いは一部を覆うように配設される。また、フラックス用マスク８の厚さは、ソルダーレジスト４の厚さと略同一の厚さ（３０〜４０μｍ）とされている。
図１（Ｄ）は、基板１を広視野で見た図である。フラックス用マスク８は、素子領域Ａに開口部を有した格子状の形状を有し、基板１に装着された状態において、ダイシングラインに対応して形成されている第２の開口部７を全て覆った状態となる。
フラックス用マスク８が基板１に配設されると、このフラックス用マスク８を用いて第１の開口部６内にフラックス９を充填する。第１の開口部６内にフラックス９を充填する方法としては、例えば印刷法を用いることができる。図２（Ａ）は、第１の開口部６にフラックス９を充填した状態を示している。
前記したように、フラックス用マスク８の厚さはソルダーレジスト４の厚さと略等しい。このため、フラックス９は、各第１の開口部６を埋めるように充填される。しかしながら、第１従来例のようにフラックス９がソルダーレジスト４の上面から突出するようなことはない（図５（Ｃ）参照）。但し、ソルダーレジスト４の上面に、若干のフラックス９が残存してしまうことは、第２従来例で説明したのと同様である。フラックス９の充填処理が終了すると、図２（Ｂ）に示すようにフラックス用マスク８は基板１から取り外される。
続いて、図２（Ｃ）に示すように、基板１上にボール搭載用マスク１０（請求項に記載のはんだボール搭載用マスク）を配設する。このボール搭載用マスク１０は、マスク部１１と支持部１３とにより構成されている。
マスク部１１は、はんだボール１５を基板１に搭載するための複数のボール振込み開口１２が形成されている。このボール振込み開口１２の直径は、はんだボール１５の直径よりも若干大きく設定されており、その直径差は振込みが適正に行いうる値に設定されている。
支持部１３は、マスク部１１を基板１上に支持する機能を奏するものである。図２（Ｄ）に示されるように、マスク部１１は支持部１３に支持されることにより、ソルダーレジスト４の上面に対して離間するよう構成されている。このように、マスク部１１がソルダーレジスト４の上面から離間することにより、ソルダーレジスト４の上面に残存するフラックス９がマスク部１１に付着することを防止することができる。
ここで、ボール搭載用マスク１０を構成する支持部１３の高さは例えば５０〜６０μｍである。また、ソルダーレジスト４の厚さは３０〜４０μｍである。このため、ソルダーレジスト４の上面とマスク部１１の下面との間には、１０〜３０μｍの間隙が形成される。尚、マスク部１１の厚さは例えば３０〜４０μｍである。
基板１上にボール搭載用マスク１０が配設されると、このボール搭載用マスク１０上にはんだボール１５を供給し、このはんだボール１５をスキージを用いてボール振込み開口１２内に振込む。図２（Ｄ）は、ボール振込み開口１２内にはんだボール１５が振込まれた状態を示している。この状態で、各はんだボール１５は粘性を有するフラックス９に搭載（仮止め）された状態となる。
このようにフラックス９の上部にはんだボール１５が搭載されると、図３（Ａ）に示されるように、ボール搭載用マスク１０は基板１から取り外される。図３（Ｂ）は、ボール搭載用マスク１０が取り外された基板１を示している。
続いて、リフロー処理等の加熱処理が行われ、図３（Ｃ）に示すように、はんだボール１５は電極３に接合される。そして、残存するフラックス９等を除去するフラックス洗浄処理が実施され、これにより図３（Ｄ）に示すようにボール搭載基板１が製造される。
上記のように本実施例によるはんだボール搭載方法では、図１（Ｃ）及び図２（Ａ）を用いて説明したように、第２の開口部７にソルダーレジスト４と略同一厚さのフラックス用マスク８を配設して第１の開口部６内にフラックス９を充填するため、フラックス９の充填後にフラックス用マスク８を基板１から取り外しても、フラックス９はソルダーレジスト４の上面から突出するようなことはない。
また本実施例では、ボール搭載用マスク１０に支持部１３を設けることによりマスク部１１がソルダーレジスト４の上面に対して離間した構成となっている。このため、フラックス９がマスク部１１に付着することを防止でき、図３（Ａ）に示されるボール搭載用マスク１０を基板１から取り外す時に、はんだボール１５がボール搭載用マスク１０と共に基板１から離脱してしまうことを防止できる。また、フラックス９がソルダーレジスト４の上面から突出しないため、はんだボール１５が絶縁層１８から移動することを防止できる。
また、第１の開口部６内にフラックス９を充填する際、フラックス用マスク８は第２の開口部７に配設されるため、基板１のフラックス用マスク８と対応する位置はフラックス用マスク８に覆われた状態となる。このため、フラックス９の充填時に、このフラックス９が基板１（具体的には、基板１の第２の開口部７と対応する位置）に付着するようなことはない。
そして、ボール搭載用マスク１０は、この第２の開口部７の位置（マスク配設位置）に支持部１３が位置するよう基板１に配設されるため、支持部１３が残存するフラックス９により基板１に付着してしまうようなことはない。このため、ボール搭載用マスク１０を基板１から円滑に取り外すことができ、またボール搭載用マスク１０が変形するようなこともなく、よってはんだボール１５が所定位置から移動してしまうことを確実に防止できる。また、上記のようにボール搭載用マスク１０は基板１から容易に離脱するため、はんだボール１５の基板１への搭載処理を容易に作業性良く行うことができる。
更に、第２の開口部７は、素子領域Ａを個片化する際にダイシングされる基板本体２（ウェハ）のダイシングラインに一致するよう設けられている。よって、基板１上にボール搭載用マスク１０の支持部１３が当接する第２の開口部７を設けても、素子領域Ａが制限されるようなこともない。この第２の開口部７は、基板本体２に多数個取り用の短冊状回路基板等を用いる場合には、各々の個片化される切断線に沿って設けられる。
ここで図４を参照し、上記したはんだボール搭載方法を用いて製造されたボール搭載基板２０について説明する。このボール搭載基板２０は、下部にはんだボール１５Ａが形成されると共に、上部にもはんだボール１５Ｂが形成された構成とされている。また、基板本体２としては、いわゆるビルドアップ基板を用いた例を示している。
基板本体２は、例えばプリプレグ材よりなるコア基板１７を有し、このコア基板１７にはこれを貫通するように複数のビアプラグ２１が形成されている。また、コア基板１７の図中下面にはビアプラグ２１に接続される配線層２４が形成され、コア基板１７の図中上面にはビアプラグ２１に接続される配線層２５が形成されている。
このコア基板１７の配線層２４が形成された側の面には、配線層２４を覆うように絶縁層１８が形成され、コア基板１７の配線層２５が形成された側の面には、配線層２５を覆うように絶縁層１８が形成されている。絶縁層１８の図中下面には電極３Ａが形成され、絶縁層１８の図中上面には電極３Ｂ及び配線２６が形成されている。電極３Ａと配線層２４との間には、絶縁層１８を貫通してビアプラグ２２が形成され、電極３Ｂと配線層２５との間には、絶縁層１８を貫通してビアプラグ２３が形成されている。
更に、絶縁層１８の図中下面にはソルダーレジスト４Ａが形成され、このソルダーレジスト４Ａに形成された第１の開口部６Ａ内には、上記したはんだボール搭載方法を用いて搭載された、電極３Ａに接合されたはんだボール１５Ａが搭載されている。また、絶縁層１９の図中上面にはソルダーレジスト４Ｂが形成され、このソルダーレジスト４Ｂに形成された第１の開口部６Ｂ内には、上記したはんだボール搭載方法を用いて搭載された、電極３Ｂに接合されたはんだボール１５Ｂが搭載されている。
上記構成とされたボール搭載基板２０は、はんだボール１５Ｂに図示しない半導体チップがフリップチップ実装される。また、はんだボール１５Ａは、ボール搭載基板２０が実装される実装基板にフリップチップ実装される際に用いられる。尚、基板本体２の両面に形成されたソルダーレジスト４Ａ，４Ｂの外周位置には、ボール搭載用マスク１０を配設するために用いた第２の開口部７が残存している。
このように、本発明の適用は図１乃至図３を用いて説明したウェハ（基板本体２）に限定されるものではなく、基板本体２としてビルドアップ基板を用いたものに対しても適用可能である。
また、はんだボール１５の配設位置は、図１乃至図３に示したように、基板本体２の片面に限定されるものではなく、図４に示したように基板本体２の両面にはんだボール１５を配設するものに対しても本願発明は適用可能である。
また、上記のボール搭載基板２０においては、例えばコア基板１７としてはプリプレグ材料を用いることができ、絶縁層１８，１９としてはエポキシ材料又はポリイミド材料などのいわゆるビルドアップ樹脂を用いることができる。また、ビアプラグ２１〜２３、配線２４〜２６、及び電極３Ａ，３ＢとしてはＣｕを用いることができる。
図１は、本発明の一実施例であるはんだボール搭載方法を手順に沿って説明するための図である（その１）。 図２は、本発明の一実施例であるはんだボール搭載方法を手順に沿って説明するための図である（その２）。 図３は、本発明の一実施例であるはんだボール搭載方法を手順に沿って説明するための図である（その３）。 図４は、本発明の一実施例であるはんだボール搭載方法を用いて製造されたボール搭載基板を示す断面図である。 図５は、第１従来例であるはんだボール搭載方法を説明するための図である（その１）。 図６は、第１従来例であるはんだボール搭載方法を説明するための図である（その２）。 図７は、第１従来例であるはんだボール搭載方法を説明するための図である（その３）。 図８は、第２従来例であるはんだボール搭載方法を説明するための図である（その１）。 図９は、第２従来例であるはんだボール搭載方法を説明するための図である（その２）。
符号の説明
１ 基板
２ 基板本体
３ 電極
４ ソルダーレジスト
６ 第１の開口部
７ 第２の開口部
８ フラックス用マスク
９ フラックス
１０ ボール搭載用マスク
１１ マスク部
１２ ボール振込み開口
１３ 支持部
１５ はんだボール
１７ コア基板
１８，１９ 絶縁層
２０ ボール搭載基板
２１〜２３ ビアプラグ
２４ 配線層

Claims (4)

  1. 基板に形成された電極にはんだボールを搭載するはんだボール搭載方法において、
    前記電極と対応する位置に第１の開口部を有すると共にマスク配設位置に前記基板を露出させる第２の開口部を有する絶縁材を前記基板に形成する工程と、
    前記第２の開口部に前記絶縁材と略同一厚さの第１のマスクを配設し、該第１のマスクを用いて前記第１の開口部内にフラックスを充填する工程と、
    前記第１のマスクを前記基板から取り外す工程と、
    前記電極と対向する位置にボール振込み開口が形成されたマスク部と、該マスク部を前記フラックスから離間した状態で支持する支持部とを有するはんだボール搭載用マスクを、前記支持部が前記第２の開口部に位置するよう前記基板に配設する工程と、
    前記はんだボール搭載用マスクを用いて前記電極上のフラックスにはんだボールを搭載する工程と、
    前記はんだボール搭載用マスクを前記基板から取り外す工程と、
    前記はんだボールを前記電極に接合する工程と
    を有することを特徴とするはんだボール搭載方法。
  2. 前記絶縁材はソルダーレジストであることを特徴とする請求項１記載のはんだボール搭載方法。
  3. 前記基板はウェハであり、前記第２の開口部の位置を該ウェハのダイシング位置としたことを特徴とする請求項１又は２記載のはんだボール搭載方法。
  4. 基板本体に形成された電極にはんだボールが搭載されるはんだボール搭載基板の製造方法であって、
    請求項１乃至３のいずれか１項に記載のはんだボール搭載方法を用いて前記電極に前記はんだボールを搭載する工程を有することを特徴とするはんだボール搭載基板の製造方法。
JP2006290288A 2006-10-25 2006-10-25 はんだボール搭載方法及びはんだボール搭載基板の製造方法 Active JP4219951B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006290288A JP4219951B2 (ja) 2006-10-25 2006-10-25 はんだボール搭載方法及びはんだボール搭載基板の製造方法
US11/877,084 US7514351B2 (en) 2006-10-25 2007-10-23 Solder ball mounting method and solder ball mounting substrate manufacturing method
KR1020070107157A KR20080037551A (ko) 2006-10-25 2007-10-24 솔더 볼 탑재 방법 및 솔더 볼 탑재 기판의 제조 방법
TW096139792A TW200820359A (en) 2006-10-25 2007-10-24 Solder ball mounting method and solder ball mounting substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006290288A JP4219951B2 (ja) 2006-10-25 2006-10-25 はんだボール搭載方法及びはんだボール搭載基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008108908A JP2008108908A (ja) 2008-05-08
JP4219951B2 true JP4219951B2 (ja) 2009-02-04

Family

ID=39330753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006290288A Active JP4219951B2 (ja) 2006-10-25 2006-10-25 はんだボール搭載方法及びはんだボール搭載基板の製造方法

Country Status (4)

Country Link
US (1) US7514351B2 (ja)
JP (1) JP4219951B2 (ja)
KR (1) KR20080037551A (ja)
TW (1) TW200820359A (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101000095B1 (ko) 2008-04-25 2010-12-09 엘아이지에이디피 주식회사 솔더볼 템플릿
WO2009144846A1 (ja) 2008-05-30 2009-12-03 イビデン株式会社 半田ボール搭載方法
JP2011192815A (ja) * 2010-03-15 2011-09-29 Sanken Electric Co Ltd 半導体素子及びその製造方法
US20120032337A1 (en) * 2010-08-06 2012-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Flip Chip Substrate Package Assembly and Process for Making Same
US8624392B2 (en) 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8912668B2 (en) 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
JP2014078633A (ja) * 2012-10-11 2014-05-01 Toppan Printing Co Ltd はんだバンプ形成方法
KR102270748B1 (ko) 2013-11-07 2021-06-30 삼성전자주식회사 솔더볼 부착 장치, 솔더볼 부착 방법 및 이를 포함하는 반도체 패키지의 제조 방법
US9905525B1 (en) * 2016-08-18 2018-02-27 Semiconductor Components Industries, Llc Semiconductor wafer and method of ball drop on thin wafer with edge support ring
US11081458B2 (en) * 2018-02-15 2021-08-03 Micron Technology, Inc. Methods and apparatuses for reflowing conductive elements of semiconductor devices
JP7201461B2 (ja) 2019-01-30 2023-01-10 デクセリアルズ株式会社 微小粒子配列用マスク
CN114980558B (zh) * 2022-05-13 2023-11-14 中国电子科技集团公司第二十四研究所 一种bga植球方法及植球装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141364B2 (ja) * 1992-05-06 2001-03-05 住友電気工業株式会社 半導体チップ
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US5447264A (en) * 1994-07-01 1995-09-05 Mcnc Recessed via apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon
US5536677A (en) * 1994-12-01 1996-07-16 Motorola, Inc. Method of forming conductive bumps on a semiconductor device using a double mask structure
US6180505B1 (en) * 1999-01-07 2001-01-30 International Business Machines Corporation Process for forming a copper-containing film
KR100687548B1 (ko) * 1999-01-27 2007-02-27 신꼬오덴기 고교 가부시키가이샤 반도체 웨이퍼 제조 방법, 반도체 장치 제조 방법 및 칩 사이즈의 반도체 웨이퍼 패키지 제조 방법
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
US6429531B1 (en) * 2000-04-18 2002-08-06 Motorola, Inc. Method and apparatus for manufacturing an interconnect structure
JP3436355B2 (ja) 2000-06-12 2003-08-11 株式会社モリカワ 半田ボール搭載装置
DE10063914A1 (de) * 2000-12-20 2002-07-25 Pac Tech Gmbh Kontakthöckeraufbau zur Herstellung eines Verbindungsaufbaus zwischen Substratanschlussflächen
JP3556922B2 (ja) * 2001-05-07 2004-08-25 富士通株式会社 バンプ形成方法
JP2002336992A (ja) * 2001-05-14 2002-11-26 Nec Corp 回路基板はんだ付用はんだ加工物及び回路基板
JP2004140313A (ja) * 2002-08-22 2004-05-13 Jsr Corp 二層積層膜を用いた電極パッド上へのバンプ形成方法
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP4115306B2 (ja) * 2003-03-13 2008-07-09 富士通株式会社 半導体装置の製造方法
JP4094982B2 (ja) * 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
JP3929966B2 (ja) * 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
JP4094574B2 (ja) * 2004-03-08 2008-06-04 シャープ株式会社 半導体装置及びその製造方法
JP4721651B2 (ja) * 2004-04-14 2011-07-13 株式会社 日立ディスプレイズ 表示装置
JP4348696B2 (ja) 2004-06-21 2009-10-21 日立金属株式会社 導電性ボールの配列用マスクおよびそれを用いた配列装置
JP4855667B2 (ja) * 2004-10-15 2012-01-18 ハリマ化成株式会社 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法

Also Published As

Publication number Publication date
US20080102620A1 (en) 2008-05-01
US7514351B2 (en) 2009-04-07
JP2008108908A (ja) 2008-05-08
TW200820359A (en) 2008-05-01
KR20080037551A (ko) 2008-04-30

Similar Documents

Publication Publication Date Title
JP4219951B2 (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
TWI415542B (zh) A printed wiring board, and a printed wiring board
US8336201B2 (en) Method of manufacturing printed circuit board having flow preventing dam
US8209856B2 (en) Printed wiring board and method for manufacturing the same
US20010008309A1 (en) Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof
JP2005236244A (ja) 回路基板の製造方法
JP2005109187A (ja) フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
WO1998056041A1 (en) Semiconductor device and method for manufacturing the same
JP2008205123A (ja) 電子部品内蔵型配線基板及びその実装部品
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
JP2010087229A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2010114140A (ja) 半導体装置及びその製造方法
JP2010177253A (ja) はんだボール搭載方法
WO2018084143A1 (ja) 電子部品パッケージ、回路モジュール、および、電子部品パッケージの製造方法
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
JP2007123578A (ja) 半導体装置及びその製造方法
JP2001244366A (ja) 半導体集積回路装置及びその製造方法
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
JP2005183868A (ja) 半導体装置およびその実装構造
JP2004079816A (ja) チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4219951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5