TW200820359A - Solder ball mounting method and solder ball mounting substrate manufacturing method - Google Patents

Solder ball mounting method and solder ball mounting substrate manufacturing method Download PDF

Info

Publication number
TW200820359A
TW200820359A TW096139792A TW96139792A TW200820359A TW 200820359 A TW200820359 A TW 200820359A TW 096139792 A TW096139792 A TW 096139792A TW 96139792 A TW96139792 A TW 96139792A TW 200820359 A TW200820359 A TW 200820359A
Authority
TW
Taiwan
Prior art keywords
mask
substrate
solder ball
flux
solder
Prior art date
Application number
TW096139792A
Other languages
English (en)
Inventor
Hideaki Sakaguchi
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200820359A publication Critical patent/TW200820359A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0485—Tacky flux, e.g. for adhering components during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Description

200820359 九、發明說明·· 【發明所屬之技術領域】 本揭不案係關於一種焊球 板之製造方法。更特定言之，及—種嬋球安裝基 用焊球安農遮罩將精細焊球：案係闕於-種藉由使 法及一種料μ純之練μ焊球安裝方 【先前技術】 近年來’對以行動終端設備及 備的尺寸及厚；# > @ f α ，、颂似物為代表之電子裝 電子裝速進步。且’對於封裝在此等 衣简T之4如+導體設備恭 小尺寸及厚度。另一方面, 、、且牛而δ需要減 展，且因此，增加連接 门更间在度發 作為读w 數的趨勢變得顯著。 …專要求之電子組件封裝方法，近來 ^焊球作為外部連接端子以覆晶⑴&响⑽）= 此覆晶安裝方法係-種以下方法:先將焊 ’女衣在提供至電子組件之基板上將 球直接接合至安裝基板之電極。 上且接耆將烊 焊球安裝方法，通常使用將助焊劑塗彳 基板的電極上’接著將焊球置放在助焊劑上， 加熱來熔合焊球且將其接合至電極之方法(例如，：,= 本專利未審查公開案第2006-005276號）。 ^ 圖5Α至圖9Β為說明先前技術中之桿球安裝方法之具體 312ΧΡ/發明說明書(補件)/96-11/96139792 β 200820359 實施例的圖式。圖5A至圖7B展示第一先前技術之焊球安 裝方法，且圖8A至圖9B展示第二先前技術之焊球安裝方 ， 法。 首先，將在下文中說明第一先前技術之焊球安裝方法。 圖5A展示基板1〇〇。在基板1〇〇中，在基板主體1〇2之 上表面上形成阻焊劑1〇4且在基板主體1〇2之下表面上形 成絕緣膜105。而且，在基板100之上表面上形成複數個 電極103，且在阻焊劑104中之與電極1〇3相對的位置上 形成開口部分106。 為將焊球115安裝在基板100上，將一助焊劑遮罩1〇8 配置在基板1〇〇(阻焊劑104)上。在助焊劑遮罩1〇8中之 面向開口部分106的位置上形成開口。接著，藉由在使用 助焊劑遮罩108時進行印刷或類似處理而將助焊劑1〇9填 充至開口部分106中。圖5B展示助焊劑1〇9被填充至開 口部分106中的狀態。 " • 一經完成開口部分106中之助焊劑109的填充，便移除 助焊劑遮罩108。接著，如圖5C所示，將焊球安裝遮罩 110A配置在基板100(阻焊劑1〇4)上。在焊球安裝遮罩 110A中形成用以在助焊劑1〇9上安裝（饋入）焊球的 複數個焊球饋入開口 112a。 在將焊球安裝遮罩110A配置在基板1〇〇上之後，將焊 '球115饋至焊球安裝遮罩110A上。接著，藉由（例如 用刮刀（squeegee)來移除焊球115且將其饋入焊球饋入 開口 112A中。圖6A展示焊球115被饋入開口 U2A中的 312XP/發明說明書(補件)/96-11/96139792 200820359 狀態。在此狀態中，各別焊球115被安裝（臨時裝配）在具 有一黏性之助焊劑1 〇9上。 •在將焊球U5安裝在助焊劑109上之後，自基板100上 移除焊球安裝遮罩110A。圖6B展示自基板1〇〇上移除遮 罩110A的狀態。接著，執行諸如回焊處理或類似處理之 加熱處理，且將焊球115接合至電極1〇3上。由此，焊球 115被安裝在基板100上（上面安裝有焊球115之基板ι〇〇 被稱作焊球安裝基板）。 籲接下來，下文中將參看圖8A至圖9B來說明第二先前技 術之焊球安裝方法。在圖8A至圖9β中，使與圖5A至圖 6C中所示之組態相同的組態附上相同㈣，且此處將省 略對其之說明。 圖8A所示之基板100類似於圖5A所示之基板1〇〇。在 弟一先蓟技術中直接應用助焊劑1 〇 9之印刷處理，而無 需在基板10 0上提供助焊劑遮罩i 〇 8。 參圖8B展示將助焊劑109印刷在基板100上之狀態。如 圖8B所示，助焊劑109被填充在形成於阻焊劑1〇4中之 開口部分106中。此時，助焊劑1〇9少許留在阻焊劑1〇4 之上表面上。 接著，如圖8C所示，將焊球安装遮罩110B提供在基板 100上。此焊球安裝遮罩11〇B由遮罩部分ln及支撐部 分113構成。在遮罩部分ιη中形成用以將焊球安裝 在基板100上的複數個焊球饋入開口 112B。 遮罩部分111為支撐部分113所支撐以使此遮罩部分遠 312XP/發明說明書(補件)/96-11/96139792 〇 200820359 ，阻焊劑104之上表面。以此方式，將遮罩部I ιη與阻 焊劑104之上表面分開，以便可防止留在阻烊劑ι〇4之上 表面上的助焊劑109黏附至遮罩部分1 ]丨上。 在將焊球安裝遮罩110B提供至基板100上之後，將焊 球115饋至焊球安装遮罩110Bji。接著，藉由使用到刀 將焊球115饋入焊球饋入開口⑽内。圖9人展示谭球 115 =饋入焊球饋入開口 U2B内的狀態。在此狀態中， 口 J嬋求115被女裝（臨時裝配）在具有一黏性
109上。 干片J 、在將焊球115安裝在助焊劑1〇9上之後，移除焊球安裝 遮罩11GB。接著’執行諸如回焊處理或類似處理之加熱 處理’且將焊球115與電極1〇3接合到一起。由此 出焊球安裝基板。 、° =上文所描述，在藉由使用圖5Α至圖6C來說明的第一 先則技術之焊球安裝方法中，如w 5Β所示，助焊劑遮罩 1〇8係用以將助焊劑1〇9填充至開口部分ι〇6中。因此， 當在完成助焊劑1〇9之填充之後自基板_上移除助焊劑 ，罩108 b夺’如圖5C所示，助焊劑⑽不可避免地自阻 焊tU04之上表面突出（在圖％巾，以Δ¥來指*突出 之南度）。 因此’擔心當將焊球安裝遮罩11〇Α裝配至基板1〇〇 其類似情況時，自阻焊劑1G4處突出之助焊劑1〇9會黏附 至知球女裝遮罩11〇Α(;例如，焊球饋入開口 112Α之—内 土）而且，亦擔心當助焊劑109以此方式黏附至焊球安 312ΧΡ/發明說明書(補件)/96-11/96139792 n 200820359 在饋入焊球115之後自基板⑽上移除 壯濟I 、 〇Α的過程中，焊球115會黏附至焊球安 在圖7Α中，特定地以符號115Α來指示以此 >附至烊球安裝遮罩11(^的焊球）。 而且’由於焊球115被安裝在自阻焊劑刚之上表 出的助焊劑1 〇 9 $ g 大 佳。兴㈣丄 分上’因此焊球115之穩定性不 ^舉例H當在移除焊球安裝遮罩·而焊球安 ，遮罩110A稍稍碰觸焊球115時，焊球115就移離助輝 =:09之頂端部分(以符號U5B來指示以此方式移離 劑109的焊球）。 f 虽如圖7A所示，焊球U5A黏附至焊球安裝遮罩11〇A 上，或當如® 7B所示，焊球115B自預定位置上移離時， 在完成焊球安裝基板之後，焊球115不存在預定位置上。 因此，第-先前技術中之焊球安裝方法具有以下問題：焊 球安t基板的可靠性大大降低。而且，由於必須藉由單獨 籲步驟將焊球115提供至失去焊球115之電極1〇3上因此 存在此維修處理極為麻煩的問題。 而且，作為用於解決此等問題之手段，可考慮一種用於 減小助焊劑遮罩108之厚度的方法。然而，助焊劑遮罩 1〇8必須耐受在印刷助焊劑1〇9及將其自基板1〇〇上移除 時所施加的外力。因此，必須向助焊劑遮罩1〇8提供預定 之機械強度。 因此，無論使助焊劑遮罩108變得多薄，最少需要為約 30 // m的助焊劑遮罩108之厚度。然而，即使在將助焊劑 312XP/發明說明書(補件)/96-11/96139792 10 200820359 遮罩108之厚度设疋為約3〇 "時當谭球1Η具有⑽ 左右之微小直徑時，仍同樣出現上述問題。 才反在藉由使用圖8A至圖9B來說明的第二先前技術 之焊球安裝方法中，向嬋球安裝遮罩110B提供支撐部分 113以使遮罩部分ln與阻烊劑1〇4分開，藉此可防止助 焊劑1〇9黏附至遮罩部分⑴上。因此，可防止焊球ιΐ5 黏附至焊球安裝遮罩11 〇β。 而且，在第二先前技術之焊球安裝方法中，與第一先前 技術不同的是’助焊劑109被直接填充在開口部分⑽中 而不在阻焊劑104上提供助焊劑遮罩108。因此，助焊劑 109不會自阻焊齊】1〇4之上表面突出，使得可防止焊球m 之移動。 然而，焊球安裝遮罩110B之支撐部分113與上面仍留 有助焊劑109之阻焊劑1〇4的上表面接觸。因此，助焊劑 ⑽之黏附力可能導致支撐部分113黏附至阻焊劑1〇4 上在此^形中，如圖9B所示，桿球安裝遮罩11 在i 被移除時變形。因此，存在問題在於焊球安裝遮罩· 接觸焊球115且使焊球115移離預定安農位置。且，自基 板100上移除焊球安裝遮罩110B變得麻煩。因此，存在 無法順利地執行焊球安裝操作的問題。 【發明内容】 本發明之例示性具體例提供一種焊球安裝方法及一種 焊球安裝基板之製造方法，其能夠兼具良好之精確性及良 好之可加工性而將微小焊球安裝在基板上。 312XP/發明說明書(補件)/96·η/96139792 11 200820359 T發明之一或多個具體例’一種將焊球安裝 於-基板之電極上的方法包括：在絲板切成— 料的步驟’該絕緣材料具有位於對應於該等電極之位晉卜 =:開：部分，及位於在提供一遮罩以曝露該基板之位 、乐一開口部分；在該第二開口部分中，配置严 ί魏緣材料實f上相同之第—遮罩，且接著藉由使= 弟：遮罩將一助焊劑填充在該等第一開口部分中的牛 驟，自該基板移除該第一遮罩的步驟；將一第二遮罩及二 置在該基板上以使此支撐部分定位在該第二 H 驟’該第二遮罩具有—具有形成在與該等 甩°目對之位置中之焊球饋入開口的遮罩部分，且該支浐 ^分^料遮罩部分以使其遠離該助焊劑；藉由使用^ 罩而將該等焊球安裝在形成於該等電極之助焊劑 的乂驟；自該基板移除該第：遮罩 球接合至該等電極的步驟。 及將該料 而且’該絕緣材料可為—阻焊劑。而且該基板可為一曰 a ’且該第二開口部分可定位在該晶圓之一切割位置上曰: 而且’根據本發明之_或多個具體例， =(其中禪球被安裝在形成於一基板主體的二上： 極:二吏球安裝方法而將該等焊球安裝在該等電 根據本發明’在將與絕緣材料具有幾乎相同之厚度的第 供在料第二開口部分巾之後，將㈣焊劑填充 在该荨弟-開口部分中。因此，即使在於填充助焊劑之後 312XP/發明說明書(補件)/96-11/96139792 12 200820359 2弟-遮罩自基板移除後，助焊劑決不會自絕緣材料之 的ΐ面^二因此二可防止助焊劑黏在下步驟中所使用 玻★球安裝遮罩）上，且亦可防止焊球黏附至焊 球女衣遮罩上且防止在將焊球安裝在助焊劑上之後在自 基板移除焊球安裝遮罩時焊球被自基板上移除。而且，可 防止焊球移離助焊劑（自助焊劑脫落），因為助焊劑未自絕 緣材料之上表面突出。 θ 而且，在將助焊劑填充至第一開口部分中向第二開口部 分提供第-遮罩。因此，基板之對應於第二開口部分的位 置為第-遮罩所覆蓋。因此，在填充助烊劑中，助谭劑決 不會黏在基板之對應於第二開口部分的位置上。而且，將 焊球安裝遮罩安置在基板上，以使得支撐部分定位在第二 開口部分之位置上。因此，支撐部分決不會由於剩餘的助 焊劑而黏附至基板上。因此，可順利地自基板移除焊球安 裝遮罩，且因此可萬無一失地防止焊球移離預定位置。 可自以下詳細描述、附圖及申請專利範圍中顯見其他特 徵及優勢。 〃 【貫施方式】 接下來，下文中將參看圖式來說明用於執行本發明之例 示性具體例。 圖1A至圖3D為在處理程序一致來說明作為本發明之具 體例之焊球安裝方法的圖式。圖1A展示一基板j。此基 板1由基板主體2、形成在基板主體2之上表面上的阻焊 劑4及形成在基板主體2之下表面上的絕緣膜5來構造。 312XP/發明說明書(補件)/96-11/96139792 13 200820359 可應用諸如樹脂基板、陶瓷基板、Si晶圓、增層 (build-up)基板及類似基板之各種類型基板來作為基板 主體2°在基板主體2之上表面上形成複數個電極3。 在本具體例中，假設下文中將說明使用晶圓作為基板主 體2的實施例。而且，在晶圓上形成大量元件區域。除了 圖1D以外，在圖1A至圖3D中，假設僅以放大方式圖示 晶圓之一元件區域（僅圖1D中由A來指示的區域）來作為
阻丈干劑4係一種絕緣材料，其被提供以在焊接處理期間 抑制焊接短路。舉例而言，藉由使用印刷方法、層壓片狀 阻知劑以具有預定厚度（例如，3〇# m至40/zm)之方法而 將阻焊劑4形成在基板主體2之整個上表面上。可使用環 氧樹脂'聚醯亞胺樹脂或矽樹脂來作為其他絕緣材料。： 且，提供絕緣膜5以保護基板主體2之背表面。在此情形 中’不-定需要提供此絕緣篇5。>果不提供絕緣膜5 ^ 也可實施本發明之方法。 百先’對如上建構之基板】應用形成第一開口部分6及 ^二開口部分7之處理。具體言之，阻焊®4為感光性材 f且對阻焊劑4應用曝光/顯影處理以便在對應於電極 3之位置上及對應於稍後所述之第二開口部分 置的位置上形成開口。因此，如圖〗 ^ 中，成第一開口部分6及第二二:：’在阻焊劑4 第一開口部分6形成在與電極3相對的 極3形成在基板主體2上。而且，在基板主體2(晶圓^ 312XP/發明說明書(補件)/96·11/96139792 14 200820359 =割線上提供第二開口部分7。亦即，第二開口部分了形 、在$成於基板主體2上之複數個元件區域A之間的邊界 ::亡:基板主體2在形成有第二開口部分7之位置上曝 路於外部。 ?著’在如上文所述於阻焊劑4中形成第一開口部分β 及弟二開口部分7之德，, 主 土板1上提供一助焊劑遮罩 專利範圍中所陳述之第―遮罩）。此助焊劑遮罩8
糸^金屬所製成之遮罩，且被提供以覆蓋第二開口部分7 ，全部或部分。而且助焊劑遮罩8之厚度被設定為盘阻焊 訓4之厚度幾乎相同的厚度（3〇//1]1至4{^m)。 圖id為展示自廣闊視角觀看時之基板i的圖式。助 劑遮罩8具有晶格狀形狀，其具有位於元件區域a中之開 卞當將助焊劑遮罩8裝配至基板1上時，藉由使用此助文 f遮罩8將助桿劑9填充至第-開口部分6中。舉例, 吕’可使料刷方法作為將助焊劑9填充至第—開口部； 6中的方法。圖2A展示助焊劑9被填充至第一開 八 中的狀態。 77 口 =分。助焊_罩8在被裝配至基板丨上時覆蓋所形成 以與切割線相符的第二開口部分7之全部。 =上文所描述，助焊劑遮罩8之厚度幾乎#於阻焊劑^ 之f度。因此’助焊劑9被填充以掩蔽第一開口部分6中 之母一者。然而，不像第一先前技術一樣（見圖5C)，助 焊劑9決不會自阻焊齊"之上表面突出。然而，助焊齊" 仍少許留在阻焊劑4之上表面的狀況類似於第二先前技 312XP/胃明_^書(補件)/96·11/96139792 200820359 焊劑::C:接著’如圖2β所示，當完成填充助 处寸’將助焊劑遮罩8自基板J移除。 圍中二將焊球安裝遮罩10(申_^^^ i 1η ώ & 遮罩）配置在基板1上。此焊球安裝遮 罩0由遮罩部分11及支撐部分13構成。 複分11中形成用以將焊球15安裝在基板1上的 開口 12。此焊球饋入開口 12之直徑被設 球15之直徑’且直徑之間的差被設定為能 夠適*地饋入焊球之一值。 月b 支撐部分13執行將遮罩部分u支撐在基板i上的功 。如圖2D所示，遮罩部分u為支撐部分⑴斤支撐以 使此遮罩部分u遠離阻焊劑4之上表面。以此方式，由 於遮罩部分11與阻焊劑4之上表面分開，因此可防止仍 邊在阻焊劑4之上表面上的助焊劑9黏附至遮罩部分“ 上0 •此處’構成焊球安裝遮罩10之支撐部分13的高度為（例 如）50#m至60/zm。而且，阻焊劑4之厚度為3〇_至 4〇#ra。因此，在阻焊劑4之上表面與遮罩部分u之下表 面之間形成10/ζιη至30Am之間隙。在此情形中，遮罩部 分Π之厚度為（例如）30//m至40 am。 ©將知球女t遮罩10配置在基板1上時，將焊球15供 應至焊球安裝遮罩10中，且接著藉由使用刮刀將焊球15 饋入焊球饋入開口 12内。圖2D展示焊球15被饋入焊球 饋入開口 12内的狀態。在此狀態中，各別焊球丨5被安裝 312XP/發明說明書(補件)/96-11/96139792 16 200820359 (臨時裝配）在具有一黏性之助焊劑g上。 如圖3A所示，在以此方式將焊球15安裝在助焊劑9上 之後’自基板1移除焊球安裝遮罩1G。圖3β展示移 焊球安裝遮罩1 〇的基板1。 〃 曰接著，執仃諸如回焊處理或類似處理之加熱處理，且將 烊球15接合至電極3。接著，執行移除剩餘助焊劑9及 其類似物之助焊劑清理過程。因Λ，如圖3D所示，制、告 出焊球安裝基板1。 & &如上文所描述，在根據本具體例的焊球安裝方法中，如 >看圖1C及圖2A所說明’在於第二開口部分7中提供與 阻焊劑4具有幾乎相同之厚度的助焊劑遮罩8之後，將助 =9填充在第一開口部分6中。因此，即使在填充助焊 別9之後自基板！上移除助辉劑遮罩8時，助焊劑9決 會自阻焊劑4之上表面突出。 、 而且，本具體例經建構使得藉由向焊球安裝遮罩1〇提 ί、支撐。卩刀13而使遮罩部分丨丨遠離阻焊劑4之上表面。 因此’可防止助焊劑9純遮罩部分1卜JL亦可防止當 自基板1移除圖3Α所示之焊球安裝遮罩iq _，將焊球 15以及焊球女裝遮罩自基板^移除。而且，可防止悍 球15移離助焊劑9 ’因為助焊劑9不自阻焊劑4之上 面突出。 1 ^且’在將助焊劑9填充至第一開口部分6的過程中向 弟二開口部分7提供助焊劑遮罩8。因此，基板！之對應 於助焊劑遮罩8的位置為助焊劑遮罩8所覆蓋。因此，助 312XP/發明說明書(補件)/96·11/96139792 200820359 會在填充助焊劑9時而黏附至基板1(具體而 土 之對應於第二開口部分7的位置）。 部二罩10配置在基板1上以使得支榜 上。 在弟—開口部分7之位置（遮罩配置位置） 至基板1。因此搶^13決不會由於剩餘助焊劑9而黏附 且焊球安震遮軍:Γ也自基板1移除焊球安裝遮罩1〇’ 止焊球15移離預定==，以使得可萬無-失地防 裝遮罩10可ό Α ，如上文所描述，焊球安 了幸工易地自基板1脫離。因此，可兼且 加=來輕易地執行將焊球15安裝在基板i上的處(理。 土外’提供第二開口部分7以與基板主體2(之 : ㈣’元件區域A沿該切割線而被切割為個別的塊。 =此，即使在絲丨上提供與烊球安裝鮮ig之支撐部 :3:觸：第二開口部分7時’元件區域“乃決不會受 printlng)4||,^ Φ卢接=形電路基板作為基板主體2的情形中，在切分線 =^弟一開口部分7’元件區域A分別沿該等切分線而 被分為個別的塊。 接著，將在下文中參看圖4說明藉由㈣上述焊球安裝 方法來製造的焊球安襄基板20。建構此焊球安裝基板2〇 以，得在下部部分上形成焊球15A且亦在上部部分上形 展不J便用所明增層基板來作為基板 主體2的實施例。 基板主體2具有壯）預浸體所$成之核心基板 312XP/發明說明書(補件)/96-11/96139792 18 200820359 17，且形成複數個介層插塞21以穿過此核心基板丨？。而 且，在圖4之核心基板17的下表面上形成連接至介層插 -塞21之佈線層24，且在圖4之核心基板17的上表面上 形成連接至介層插塞21之佈線層25。 ，在核心基板17之一上面形成有佈線層24之侧的表面上 形成用於覆蓋佈線層24之絕緣層18，而在核心基板Η 之-上面形成有佈線層25之側的表面上形成用於覆蓋佈 線層25之絕緣層19。*且，在圖4之絕緣層18的下表 面上形成電極3Α，而在圖4之絕緣層19的上表面上形 電極3Β及佈線層26。而且，在電極3Α與佈線層Μ之間 =成介層插塞22以穿過絕緣層18，且在電極3β與佈線 層25之間形成介層插塞23以穿過絕緣層19。 :且’在圖4之絕緣層18的下表面上形 精由上述谭球安裝方法將接合至電極3Α的焊球15安\ 在形成於阻焊劑4Am分+ n ^ 之絕緣膜19的上表面上形成轉劑4Β。藉由 裝方法將接合至電極3β的尸姑^猎由上述知球女 4B之第一開口部分⑽中。卜 女裝在形成於阻焊劑 藉由覆晶結合將半導體晶片（未圖示)安 之焊球安裝基板20的焊球15β上 ^ ^ 合將焊球安裝基板20安裝於 ^ ’在糟由覆晶結 在此情形中，提供焊球安r遮=吏;，- 7仍留在分別形成於基板主冑 弟-開口部分 4Α、4Β之外周邊位置上。 "*表面上的阻焊劑 312ΧΡ/發明說明書獅)/96-11/96139792 19 200820359 以此方式，本發明之應用不限於參看圖u至圖 明的晶圓（基板主體2)。可將本發明應用於焊球壯= 板’其中使用增層基板作為基板主體2。 而且，焊球15之提供位置不限於圖u至圖扑中 的基板主體2之-表面。可將此申請案之發明應用於焊= 安裝基板，其中蟬球15配置在基板主體2之兩個 ， 如圖4所示。
而且，舉例而言，在上述焊球安裝基板2〇中，可 預次體材料作為核心基板丨7，且可使用諸如環氧材料、 聚醯亞胺材料或類似材料之所謂增層樹脂來作為絕緣層 18、19。且，可使用Cu作為介層插塞21至23、佈線^ 24至26及電極3A、3B。 曰 雖然已參看有限數目之具體例描述了本發明，然而熟習 此項技術者將藉由得益於此揭示案而瞭解，可發明出^偏 離本文中所揭示之本發明之範疇的其他具體例。因此，應 _僅由隨附申請專利範圍來限定本發明之範壽。 【圖式簡單說明】 圖1A至1D為在程序一致來說明作為本發明之具體例之 焊球安裝方法的圖式。 ^ 圖2A至2D為在程序一致來說明作為本發明之且 焊球安裝方法的圖式。 八 圖3A至3D為在程序一致來說明作為本發明之具體例之 焊球安裝方法的圖式。 圖4為展示藉由使用作為本發明之具體例的焊球安裝 312XP/發明說明書(補件)/96-11/96139792 20 200820359 方法所製造之焊球安裝基板的剖面圖。 圖5A至5C為說明作為第一先前技術之焊球安裝方法的 圖式。 圖6A至6d兄明作為第_先前技術之焊球安裝方法的 圖式。 圖7A及7B為說明作為第—先前技術之焊球安裝方法的 圖式。 圖8A至8C為說明作為第二先前技術之焊球安裝方法的 圖式。 圖9A及9B為說明作為第二先前技術之焊球安裝方法的 【主要元件符號說明】 1 基板 2 基板主體 3 電極 3A 電極 3B 電極 4 阻焊劑 4A 阻焊劑 4B 阻焊劑 5 絕緣膜 6 第一開口部分 6A 第一開口部分 6B 第一開口部分 312xp/發明說明書(補件)/96-11/96139792 21 200820359
7 第二開口部分 8 助焊劑遮罩 9 助焊劑 10 焊球安裝遮罩 11 遮罩部分 12 焊球饋入開口 13 支撐部分 15 焊球 15A 焊球 15B 焊球 17 核心基板 18 絕緣層 19 絕緣層 20 焊球安裝基板 21 介層插塞 22 介層插塞 23 介層插塞 24 佈線層 25 佈線層 26 佈線層 100 基板 102 基板主體 103 電極 104 阻焊劑 312XP/發明說明書(補件)/96-11/96139792 22 200820359 105 絕緣膜 106 開口部分 108 助焊劑遮罩 109 助焊劑 110Α 焊球安裝遮罩 110Β 焊球安裝遮罩 111 遮罩部分 112A 焊球饋入開口 112B 焊球饋入開口 113 支撐部分 115 焊球 115A 焊球 115B 焊球 A 元件區域 Δ W 高度 312XP/發明說明書(補件)/96·11/96139792 23

Claims (1)

  1. 200820359 十、申請專利範圍·· m裝方法’其將焊球安裝在形成於-基板上 二==;:==步:’該絕緣材料具有 摇徂、命里 罝上的弟一開口部分，及位於在 楗供-遮罩以曝露該基板之位 -在該第二開口邱八击 π _-開口邛分， 相同之帛# σ77巾置厚度與該絕緣材料實質上 罩，且接著藉由使用該第-遮罩將-助焊 〗二充在該4弟-開口部分中的步驟； 一自該基板上移除該第—遮罩的步驟； 一將一第二遮罩及一支要 支撐部分定位切第刀配置在絲板上以使此 有一個且有一開口$分中的步驟，該第二遮罩具 I们/、有形成在與該等電極相對之位 開口的遮罩部分，且兮〈位置中之知球饋入 遠離該助焊劑； 以支撐該等遮罩部分以使其 該等二遮罩而將該等焊球安裝在該形成於 裹寺电極上之助烊劑上的步驟； 一自該基板上移除該第二遮軍的步驟；及 一將該等焊球接合至料電極的步驟。 2·如申請專利範圍第1項 〜 材料為一阻焊劑。 、 女衣方法，其中該絕緣 基板為 位置上。 且該第二開口部分定位在該晶圓之一切割 =申Γ利範圍第1 u項㈣球安裝方法，其中該 才反為一晶圓，且該篦P』 312XP/發明說明書(補件)/96-11/96139792 24 200820359 4 · 一種基板之製造方法，其中焊球被安裝在形成於一基 板主體上的電極上，該方法包含： 一藉由使用申請專利範圍第1或2項之焊球安裝方法而 將該等焊球安裝在該等電極上的步驟。
    312XP/發明說明書(補件)/96-11/96139792 25
TW096139792A 2006-10-25 2007-10-24 Solder ball mounting method and solder ball mounting substrate manufacturing method TW200820359A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006290288A JP4219951B2 (ja) 2006-10-25 2006-10-25 はんだボール搭載方法及びはんだボール搭載基板の製造方法

Publications (1)

Publication Number Publication Date
TW200820359A true TW200820359A (en) 2008-05-01

Family

ID=39330753

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096139792A TW200820359A (en) 2006-10-25 2007-10-24 Solder ball mounting method and solder ball mounting substrate manufacturing method

Country Status (4)

Country Link
US (1) US7514351B2 (zh)
JP (1) JP4219951B2 (zh)
KR (1) KR20080037551A (zh)
TW (1) TW200820359A (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101000095B1 (ko) 2008-04-25 2010-12-09 엘아이지에이디피 주식회사 솔더볼 템플릿
WO2009144846A1 (ja) 2008-05-30 2009-12-03 イビデン株式会社 半田ボール搭載方法
JP2011192815A (ja) * 2010-03-15 2011-09-29 Sanken Electric Co Ltd 半導体素子及びその製造方法
US20120032337A1 (en) * 2010-08-06 2012-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Flip Chip Substrate Package Assembly and Process for Making Same
US8624392B2 (en) 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8912668B2 (en) 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
JP2014078633A (ja) * 2012-10-11 2014-05-01 Toppan Printing Co Ltd はんだバンプ形成方法
KR102270748B1 (ko) 2013-11-07 2021-06-30 삼성전자주식회사 솔더볼 부착 장치, 솔더볼 부착 방법 및 이를 포함하는 반도체 패키지의 제조 방법
US9905525B1 (en) * 2016-08-18 2018-02-27 Semiconductor Components Industries, Llc Semiconductor wafer and method of ball drop on thin wafer with edge support ring
US11081458B2 (en) * 2018-02-15 2021-08-03 Micron Technology, Inc. Methods and apparatuses for reflowing conductive elements of semiconductor devices
JP7201461B2 (ja) 2019-01-30 2023-01-10 デクセリアルズ株式会社 微小粒子配列用マスク
CN114980558B (zh) * 2022-05-13 2023-11-14 中国电子科技集团公司第二十四研究所 一种bga植球方法及植球装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141364B2 (ja) * 1992-05-06 2001-03-05 住友電気工業株式会社 半導体チップ
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US5447264A (en) * 1994-07-01 1995-09-05 Mcnc Recessed via apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon
US5536677A (en) * 1994-12-01 1996-07-16 Motorola, Inc. Method of forming conductive bumps on a semiconductor device using a double mask structure
US6180505B1 (en) * 1999-01-07 2001-01-30 International Business Machines Corporation Process for forming a copper-containing film
KR100687548B1 (ko) * 1999-01-27 2007-02-27 신꼬오덴기 고교 가부시키가이샤 반도체 웨이퍼 제조 방법, 반도체 장치 제조 방법 및 칩 사이즈의 반도체 웨이퍼 패키지 제조 방법
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
US6429531B1 (en) * 2000-04-18 2002-08-06 Motorola, Inc. Method and apparatus for manufacturing an interconnect structure
JP3436355B2 (ja) 2000-06-12 2003-08-11 株式会社モリカワ 半田ボール搭載装置
DE10063914A1 (de) * 2000-12-20 2002-07-25 Pac Tech Gmbh Kontakthöckeraufbau zur Herstellung eines Verbindungsaufbaus zwischen Substratanschlussflächen
JP3556922B2 (ja) * 2001-05-07 2004-08-25 富士通株式会社 バンプ形成方法
JP2002336992A (ja) * 2001-05-14 2002-11-26 Nec Corp 回路基板はんだ付用はんだ加工物及び回路基板
JP2004140313A (ja) * 2002-08-22 2004-05-13 Jsr Corp 二層積層膜を用いた電極パッド上へのバンプ形成方法
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP4115306B2 (ja) * 2003-03-13 2008-07-09 富士通株式会社 半導体装置の製造方法
JP4094982B2 (ja) * 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
JP3929966B2 (ja) * 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
JP4094574B2 (ja) * 2004-03-08 2008-06-04 シャープ株式会社 半導体装置及びその製造方法
JP4721651B2 (ja) * 2004-04-14 2011-07-13 株式会社 日立ディスプレイズ 表示装置
JP4348696B2 (ja) 2004-06-21 2009-10-21 日立金属株式会社 導電性ボールの配列用マスクおよびそれを用いた配列装置
JP4855667B2 (ja) * 2004-10-15 2012-01-18 ハリマ化成株式会社 樹脂マスク層の除去方法およびはんだバンプ付き基板の製造方法

Also Published As

Publication number Publication date
JP4219951B2 (ja) 2009-02-04
US20080102620A1 (en) 2008-05-01
US7514351B2 (en) 2009-04-07
JP2008108908A (ja) 2008-05-08
KR20080037551A (ko) 2008-04-30

Similar Documents

Publication Publication Date Title
TW200820359A (en) Solder ball mounting method and solder ball mounting substrate manufacturing method
JP5896200B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
TWI286373B (en) Semiconductor device and the fabricating method of the same
TW200822833A (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
US7723213B2 (en) Manufacturing method of semiconductor chips and semiconductor device having the semiconductor chips
TWI226092B (en) Method for making a circuit device
TW200917380A (en) Semiconductor device and method of manufacturing the same
TW200934347A (en) Wiring board and method for manufacturing the same
KR101585305B1 (ko) 반도체 소자 탑재용 패키지 기판의 제조 방법, 반도체 소자 탑재용 패키지 기판 및 반도체 패키지
TW201128721A (en) Manufacturing method of semiconductor device
KR20120085673A (ko) 다층 배선기판
KR20200094780A (ko) 반도체 장치의 제조 방법
JP2008311592A (ja) 電子装置の製造方法
JP2023072028A (ja) 構造体
WO2016116980A1 (ja) 配線基板積層体及びこれを用いた半導体装置の製造方法
TW548812B (en) Manufacturing method for circuit device
JP2012216824A (ja) 半導体素子搭載用パッケージ基板の製造方法
CN107567651B (zh) 具有贯通电极的布线基板及其制造方法
JP2008235555A (ja) 電子装置の製造方法及び基板及び半導体装置
JPH07201864A (ja) 突起電極形成方法
TWI685935B (zh) 半導體裝置及其製造方法
TW200908180A (en) Solder bump forming method
EP3975241B1 (en) Method of producing circuit boards
TWI351749B (en) Packaging substrate and method for menufacturing t
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法