JP2014078633A - はんだバンプ形成方法 - Google Patents

はんだバンプ形成方法 Download PDF

Info

Publication number
JP2014078633A
JP2014078633A JP2012226119A JP2012226119A JP2014078633A JP 2014078633 A JP2014078633 A JP 2014078633A JP 2012226119 A JP2012226119 A JP 2012226119A JP 2012226119 A JP2012226119 A JP 2012226119A JP 2014078633 A JP2014078633 A JP 2014078633A
Authority
JP
Japan
Prior art keywords
solder
flux
resin film
solder resist
solder bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012226119A
Other languages
English (en)
Inventor
Akihiro Hayashi
明宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2012226119A priority Critical patent/JP2014078633A/ja
Publication of JP2014078633A publication Critical patent/JP2014078633A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】はんだボール搭載法によるはんだバンプ形成において、はんだバンプ位置不良が発生しないはんだバンプ形成方法を提供すること。
【解決手段】プリント配線基板へのはんだバンプ形成方法であって、導体パッドまで形成したプリント配線基板の表面にソルダーレジスト層と樹脂フィルムをこの順に備えたプリント配線基板に、レーザー光を用いて前記導体パッド上の前記樹脂フィルムと前記ソルダーレジスト層を除去して開口部を形成することにより前記導体パッドを露出させる開口部形成工程と、前記開口部が形成された前記樹脂フィルムと前記ソルダーレジスト層をマスクとしてフラックスを前記開口部に塗布するフラックス塗布工程と、を備えていることを特徴とするはんだバンプ形成方法。
【選択図】図1

Description

本発明は、プリント配線基板に狭ピッチはんだバンプを高精度に形成するはんだバンプ形成方法に関する。
一般にプリント配線基板は、電子部品等を実装するために、はんだバンプ等を形成し、これらのはんだバンプが互いに融着しないようにソルダーレジスト層を設けてある。
ソルダーレジスト層の開口パターン形成方法としては、まず感光性のソルダーレジスト層を形成し、パターンマスクを用いた露光現像により所望の開口パターンを形成するのが一般的である。
しかし、さらに微細な開口パターンが要求される場合や、ソルダーレジストの絶縁信頼性の向上が要求される場合は、感光成分を含まないソルダーレジスト層を形成し、炭酸ガスレーザーや、UV−YAGレーザー、エキシマレーザー等を用いて分解除去することで所望の開口パターンを形成する。
このように形成されたソルダーレジスト開口パターンへの従来のはんだバンプ形成方法としてスクリーン印刷法がある。スクリーン印刷法では、プリント配線基板の電子部品を実装する部分に開口が設けられたスクリーン版を使用してはんだペーストを印刷し、リフロー炉ではんだ溶融させてはんだバンプを形成する。
しかし、前述のように微細な開口パターンの場合は、スクリーン印刷法ではスクリーン版の開口径が小さくなるため、はんだペーストの抜け性が悪くなりはんだボリュームが低下または不均一になるといった問題が生じる。
そのため微細なはんだバンプ形成には、はんだボール搭載法が用いられる。はんだボール搭載法では、プリント配線基板の電子部品を実装する部分に開口が設けられたスクリーン版を使用してフラックスを印刷し、同様にプリント配線基板の電子部品を実装する部分に開口が設けられたはんだボール搭載用マスクを用いてはんだボール振り込みを行い、リフロー炉ではんだ溶融させてはんだバンプを形成する。
開口パターンの微細化が進むと、プリント配線基板の寸法公差やスクリーン版の寸法公差、印刷機のスクリーン版の位置決め公差など多くの要因の管理が必要となるため、フラックス印刷の精度の向上が困難となる。このフラックスの塗布位置がずれると、はんだボールが正しい位置に搭載されてもリフロー炉での溶融時にフラックスに引き寄せられて位置不良や隣接するはんだ同士の接触といった不良の原因となる。
はんだバンプ形成不良を起こさないバンプ形成方法として、例えば特許文献1において、パッドのはんだペースト間に非はんだ付け性部材を設けて、そのまま加熱することで、隣接するはんだ同士の接触を防止する方法が記載されている。しかし、上記方法では、はんだ同士の接触不良はなくなるが、バンプの位置精度の問題は解決されておらず、非はんだ付け性部材の位置合わせが問題となる。
特開平8−264932号公報
本発明が解決しようとする課題は、はんだボール搭載法によるはんだバンプ形成において、はんだバンプ位置不良が発生しないはんだバンプ形成方法を提供することである。
上記の課題を解決する手段として、請求項1に記載の発明は、プリント配線基板へのはんだバンプ形成方法であって、
導体パッドまで形成したプリント配線基板の表面にソルダーレジスト層と樹脂フィルム層をこの順に形成したプリント配線基板に、レーザー光を用いて前記導体パッド上の前記樹脂フィルム層と前記ソルダーレジスト層を除去して開口部を形成することにより前記導体パッドを露出させる開口部形成工程と、
前記開口部が形成された前記樹脂フィルム層と前記ソルダーレジスト層をマスクとしてフラックスを前記開口部に塗布するフラックス塗布工程と、を備えていることを特徴とするはんだバンプ形成方法である。
また請求項2に記載の発明は、前記フラックス塗布工程にスクリーン印刷を用いることを特徴とする請求項1に記載のはんだバンプ形成方法である。
また請求項3に記載の発明は、前記フラックス塗布工程にスプレー塗布を用いることを特徴とする請求項1に記載のはんだバンプ形成方法である。
本発明によれば、ソルダーレジストと樹脂フィルムの開口部形成が同時に実施されるため、位置ズレが全く生じない。
また、プリント配線基板製造過程での熱履歴による膨張や収縮、反りによるスケールの変動の影響も問題にならない。そのため、その後のフラックス印刷のズレを無くす事が可能となる。
また、ソルダーレジスト表面に導体配線パターンによる凹凸がある場合でも、スクリーン版と異なり、樹脂フィルムは完全にソルダーレジストと密着しているため、スクリーン版で起こりうる裏面へのフラックスの回り込みも発生しない。
フラックスが正しい位置に印刷されていれば、その後のボール搭載位置が少しずれていても、リフロー炉によるはんだ融解時に濡れ性の良いフラックスに引き寄せられ、正しい位置にはんだバンプが形成されることとなる。
また、本発明は、従来のソルダーレジスト層形成時に必ず用いられる樹脂フィルムをフラックス塗布用マスクとして利用するため、従来使用していたスクリーン版を作製する必要が無くなる。プリント配線基板の品種毎に必要としていたスクリーン版のコストを削減することが可能となる。したがって、フラックス塗布後に必要とされていたスクリーン版のフラックス洗浄も不要となる。
(a)〜(f)は、本発明のはんだバンプ形成法を構成する工程のうち、スクリーン印刷を用いたフラックス形成工程の一例を示す工程説明図であり、(a)は、導体パッドまでが形成されたプリント配線板の表面に、液状ソルダーレジストを塗布、乾燥させて硬化させた後に、その表面に樹脂フィルムをラミネートした状態、(b)は、導体パッド上の樹脂フィルム層とソルダーレジスト層を、レーザー光を照射することにより除去して開口部を形成した状態、(c)は(b)の表面にスクリーン印刷を使用してフラックスを塗布している状態、(d)は(c)でスクリーン印刷が終了後、樹脂フィルムを剥離し、パッド部のソルダーレジスト開口部にフラックスが塗布された状態、(e)はソルダーレジストの開口部にはんだボール搭載用マスクを配置し、はんだボールを搭載した状態、(f)ははんだボールをリフローさせることによりはんだバンプを形成した状態、をそれぞれ示している。
(a)〜(f)は、本発明のはんだバンプ形成法を構成する工程のうち、スプレー塗布を用いたフラックス形成工程の一例を示す工程説明図であり、図1と異なるのは(c)においてフラックスを塗布する手段が、スプレーノズルを用いたスプレー塗布である点である。
本発明によるプリント配線基板へのはんだバンプ形成方法を、図1を用いて説明する。先ず、図1(a)に示すように、導体パッド12まで形成したプリント配線基板11の表面にソルダーレジスト13を塗布し、乾燥、硬化後に樹脂フィルム14をラミネートする。樹脂フィルム14としては、ポリエステルフィルムを好適に使用できるが、これに限定するものではない。また、ソルダーレジスト13として液状ソルダーレジストを使用せずに、樹脂フィルムを保護フィルムとしたドライフィルムタイプのソルダーレジストを用いても良い。
次に、図1(b)に示すように、従来であればパターン露光後に剥離してしまう樹脂フィルム14をそのまま残し、樹脂フィルム14ごとレーザー加工し、導体パッド上に所望の開口部を形成する。この工程を開口部形成工程とする。
その後、図1(c)、(d)に示すように、樹脂フィルム14をソルダーレジスト13のパターンに密着したスクリーン版としてフラックス16をスクリーン印刷し、塗布した後、樹脂フィルム14を剥離する。ここで、フラックス16の塗布方法としては、スクリーン印刷に限定するものではなく、フラックス16を均一に塗布できる方法であれば良い。例えば、図2に示すようにスプレー塗布することも可能である。樹脂フィルム14をソルダーレジスト13のパターンに密着したマスクとしてフラックス16を塗布する工程をフラックス塗布工程とする。
次に、図1(e)、(f)に示すように、はんだボール18を搭載し、リフロー炉にて融解させることにより、はんだバンプ形成を完了する。なお、図2はフラックスの塗布をスプレー塗布で行う場合を示した。
次に実施例を示して、更に具体的に説明する。
<実施例1>
先ず、導体パッドまで形成したプリント配線基板の表面に非感光性の液状ソルダーレジスト(太陽インキ製造社製、AUSシリーズ)を、乾燥膜厚20μmになるようにロールコータ(ファーネス社製)を用いて 塗布し、乾燥硬化後に厚さ25μmのPETフィルムをラミネ−タ(大成ラミネーター社製、VA2−700PH)を用いてラミネートした。
次に、従来であればパターン露光後に剥離してしまう樹脂フィルムをそのまま残し、UVレーザー(ESI社製、MODEL5330)を用いてPETフィルムとソルダーレジスト層を除去し、導体パッド上に導体パッドより小さい開口部を形成した。
次に、PETフィルムをソルダーレジストのパターンに密着したスクリーン版としてフラックス(タムラ製作所社製、BF−31)をはんだボール搭載機(アスリートFA社製、BM−760S)に併設されたスクリーン印刷機にてスクリーン印刷し、フラックスを塗布した後、PETフィルムを剥離した。
次に、形成した開口部にはんだボール(千住金属工業社製、スパークルボールM705)をはんだボール搭載装置(アスリートFA社製、BM−760S)を用いて搭載し、リフロー炉(日本アントム工業社製、UNI−6116)にて融解させ、はんだバンプを形成した。
<実施例2>
導体パッドまで形成したプリント配線基板の表面に非感光性の液状ソルダーレジスト(太陽インキ製造社製、AUSシリーズ)を、乾燥膜厚20μmになるようにロールコータ(ファーネス社製)を用いて 塗布し、乾燥硬化後に厚さ25μmのPETフィルムをラミネ−タ(大成ラミネーター社製、VA2−700PH)を用いてラミネートし、UVレーザ(ESI社製、MODEL5330)にてPETフィルムとソルダーレジスト層を除去し、導体パッド上に導体パッドより小さい開口部を形成した後、ディスペンサー(ノードソン・アシムテック社製、S−920N)を用いてフラックス(日本スベリア社、NS−316F7)を用いて塗布した。それ以外は、実施例1と同じであった。
<比較例>
実施例1、2で使用したのと同じ製造装置を用いて、従来の方法でスクリーン版を用いてフラックス印刷を行い、はんだボールを搭載し、リフローによりはんだバンプを形成したところ、発生した不良モードの中で半田が乗っていない、はんだミッシング不良が最も多く発生した。
原因としては次の要因が考えられる。フラックス印刷用スクリーン版と基板の間に異物が入り、スクリーン版の高さが変動しフラックス量が多くなる。これにより次のはんだボール搭載時にボール搭載用のマスクにフラックスが付着し、その部分が目詰まりを起こしてボールが搭載されなくなると考えられる。
これに対し、実施例1、2に示す本発明を用いた場合、ソルダーレジスト塗布後すぐにPETフィルムをラミネートし、それをスクリーン版とするため従来方法のように異物が入ることを無くすことができる。これにより、はんだミッシング不良は、従来の発生率を半減することができた。
本発明によれば、フラックス用スクリーン版を使用せず低コスト及び高精度のはんだバンプを、歩留まり良く形成することができ、スクリーン版を製作する必要が無いため多品種少量生産にも容易に適用することができる。
11 プリント配線基板
12 導体パッド
13 ソルダーレジスト
14 樹脂フィルム
15 レーザー光
16 フラックス
17 ドクター(スクリーン印刷)
18 はんだボール
19 はんだボール搭載用マスク
20 スプレーノズル

Claims (3)

  1. プリント配線基板へのはんだバンプ形成方法であって、
    導体パッドまで形成したプリント配線基板の表面にソルダーレジスト層と樹脂フィルムをこの順に備えたプリント配線基板に、レーザー光を用いて前記導体パッド上の前記樹脂フィルムと前記ソルダーレジスト層を除去して開口部を形成することにより前記導体パッドを露出させる開口部形成工程と、
    前記開口部が形成された前記樹脂フィルムと前記ソルダーレジスト層をマスクとしてフラックスを前記開口部に塗布するフラックス塗布工程と、を備えていることを特徴とするはんだバンプ形成方法。
  2. 前記フラックス塗布工程にスクリーン印刷を用いることを特徴とする請求項1に記載のはんだバンプ形成方法。
  3. 前記フラックス塗布工程にスプレー塗布を用いることを特徴とする請求項1に記載のはんだバンプ形成方法。
JP2012226119A 2012-10-11 2012-10-11 はんだバンプ形成方法 Pending JP2014078633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012226119A JP2014078633A (ja) 2012-10-11 2012-10-11 はんだバンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012226119A JP2014078633A (ja) 2012-10-11 2012-10-11 はんだバンプ形成方法

Publications (1)

Publication Number Publication Date
JP2014078633A true JP2014078633A (ja) 2014-05-01

Family

ID=50783714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012226119A Pending JP2014078633A (ja) 2012-10-11 2012-10-11 はんだバンプ形成方法

Country Status (1)

Country Link
JP (1) JP2014078633A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009819A (ja) * 2014-06-26 2016-01-18 三菱電機株式会社 パワー半導体モジュールおよびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256714A (ja) * 1997-03-11 1998-09-25 Sony Corp 半田バンプ形成方法
JPH11297890A (ja) * 1998-04-13 1999-10-29 Senju Metal Ind Co Ltd はんだバンプの形成方法
JP2008108908A (ja) * 2006-10-25 2008-05-08 Shinko Electric Ind Co Ltd はんだボール搭載方法及びはんだボール搭載基板の製造方法
JP2010062478A (ja) * 2008-09-05 2010-03-18 Ajinomoto Co Inc 回路基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256714A (ja) * 1997-03-11 1998-09-25 Sony Corp 半田バンプ形成方法
JPH11297890A (ja) * 1998-04-13 1999-10-29 Senju Metal Ind Co Ltd はんだバンプの形成方法
JP2008108908A (ja) * 2006-10-25 2008-05-08 Shinko Electric Ind Co Ltd はんだボール搭載方法及びはんだボール搭載基板の製造方法
JP2010062478A (ja) * 2008-09-05 2010-03-18 Ajinomoto Co Inc 回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016009819A (ja) * 2014-06-26 2016-01-18 三菱電機株式会社 パワー半導体モジュールおよびその製造方法

Similar Documents

Publication Publication Date Title
US8017875B2 (en) Printed wiring board
JP3056192B1 (ja) 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法
US20080264675A1 (en) Printed circuit board and method for manufacturing the same
US20100116534A1 (en) Printed Circuit Board Having Flow Preventing Dam And Manufacturing Method Thereof
WO2013171967A1 (ja) 表面実装基板への電子部品実装方法
US20140231127A1 (en) Multi-Finish Printed Circuit Board
CN113438822A (zh) 一种综合优化裸板表面处理及元件贴装的电路板制造方法
CN110392491B (zh) 一种防止盲孔内残留油墨的pcb阻焊制作方法
US20070281388A1 (en) Selective metal surface treatment process and apparatus for circuit board and resist used in the process
JP2014078633A (ja) はんだバンプ形成方法
JP5768574B2 (ja) プリント配線板の製造方法
TW201338645A (zh) 電路板及電路板製作方法
JPH10291293A (ja) 凹版印刷方法及び装置、バンプまたは配線パターンの形成方法及び装置、バンプ電極、プリント配線基板、バンプ形成方法、並びに、成形転写方法
JP3616657B2 (ja) プリント配線板及びプリント配線板の製造方法
CN114200283B (zh) 在电路板涂覆阻焊剂后进行通断测试的电路板制造方法
JP5743208B2 (ja) 回路基板の製造方法
TWI626872B (zh) 印刷電路板製程之方法及其印刷電路板
KR101055527B1 (ko) 패턴부의 리페어 구조 및 리페어 방법
JPH10112580A (ja) プリント配線基板
JPH10256717A (ja) はんだ付け方法
JPH03252197A (ja) 半田印刷方法
JP2006245190A (ja) 半田バンプの形成方法
CN113950197A (zh) 一种在裸板制作阶段进行通断检验的电路板制造方法
CN113939103A (zh) 组装阶段进行通断测试和制造阻焊图案的电路板制造方法
JP4473712B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160923

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161011