JP5238929B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、半導体装置及びその製造方法に関し、特に、バンプ電極形成に関するものである。

近年、新たなパッケージ技術として、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
従来より、ＣＳＰの一種としてＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半導体基板上に設けられたパッド電極と電気的に接続されたボール状のバンプ電極が複数設けられている。
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各バンプ電極をプリント基板上の配線パターンに実装することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
ここで、バンプ電極の形成方法としては、蒸着法やメッキ法やディスペンス法がある。しかし、蒸着法は大型設備が必要で製造コストが高く、生産性が低いという問題がある。また、メッキ法は、組成やバラツキや、バンプ電極の高さのバラツキ、製造コストが高い等の問題がある。また、ディスペンス法は時間がかかるため生産性の面で問題がある。そこで、製造コストや生産性の面からも印刷法が注目されている。
印刷法の手順の概略について図面を参照しながら簡単に説明する。第１４図及び第１５図はそれぞれ製造工程順に示した断面図である。
まず、第１４図に示すように、表面上にパッド電極１００が形成された半導体基板１０１を準備する。次に、バンプ電極を形成したい領域、すなわちパッド電極１００が形成された領域上にのみ開口部１０２を有する印刷用マスク１０３を半導体基板１０１上に配置する。次に、バンプ電極の材料として例えばハンダ１０４を印刷用マスク１０３上に塗布し、金属製や樹脂製のスキージ（ｓｑｕｅｅｚｅ）１０５を矢印方向に移動させる。スキージ１０５の移動により、ハンダ１０４は各開口部１０２を介してパッド電極１００上に塗布される。
次に、印刷用マスク１０３を取り除き、ハンダ１０４を加熱し、融解・再結晶化させることで、パッド電極１００上に第１５図に示すようなバンプ電極１０６が形成される。
上述した技術は、例えば日本特許公開公報２００４−３１４６０１号、日本特許公表公報２００２−５１２４３６号に記載されている。

本発明者が開発した新規な半導体装置の構造では、段差で低くなった部分にバンプ電極を直接形成する必要があった。この半導体装置の構造は、第１６図に示すように、デバイス素子（不図示）が形成された半導体基板１１０に、接着層１１１を介して支持体１１２（例えばガラス基板）が貼り合わされている。半導体基板１１０は選択的に除去されており、半導体基板１１０の外周に沿って、デバイス素子と電気的に接続されたパッド電極１１３が形成されている。また、パッド電極１１３の半導体基板１１０側の面上には金属層１１４（例えばニッケル層や金層）が形成されている。また、半導体基板１１０の表面側と、パッド電極１１３の他方の面の少なくとも一部とを被覆する絶縁性のパッシベーション膜１１５が形成されている。また、半導体基板１１０の裏面及び側面を被覆し、金属層１１４上に開口部を有した保護層１１６が形成されている。
このような構造で印刷用マスク１０３を配置した場合、印刷用マスク１０３と金属層１１４との間には、半導体基板１１０の厚さ程度の段差１１７が生じる。
この状態でハンダ１０４を塗ったとしても、段差１１７の影響によって、金属層１１４上にハンダ１０４が正確に塗布されにくい。また、塗布されるハンダ１０４の量の調節が難しい。その結果として、個々のバンプ電極の高さや大きさにばらつきが生じることが問題となる。
また、印刷法において、バンプ電極の材料は流動性を有する。そのため、隣接する別領域の材料と接触し、バンプ電極同士が接触してしまうことが問題となる。
そこで本発明は、段差で低くなった部分にバンプ電極を直接形成しようとする場合に、所望のバンプ電極を容易に形成することができる技術を提供することを主たる目的とする。
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置の製造方法は、表面上にデバイス素子が形成された半導体基板を準備し、前記半導体基板の表面上に支持体を貼り合わせる工程と、前記半導体基板を選択的に除去して、バンプ電極形成領域を露出させる工程と、前記バンプ電極形成領域の側面側の少なくとも一部を囲むとともに、個々のバンプ電極形成領域をそれぞれ分離させる分離層を形成する工程と、前記バンプ電極形成領域のそれぞれにバンプ電極を形成する工程とを有することを特徴とする。
また、本発明の半導体装置の製造方法は、表面上にデバイス素子が形成された半導体基板を準備し、前記半導体基板の表面上に支持体を貼り合わせる工程と、前記支持体を選択的に除去して、バンプ電極形成領域を露出させる工程と、前記バンプ電極形成領域の側面側の少なくとも一部を囲むとともに、個々のバンプ電極形成領域をそれぞれ分離させる分離層を形成する工程と、前記バンプ電極形成領域のそれぞれにバンプ電極を形成する工程とを有することを特徴とする。
また、本発明の半導体装置は、表面上にデバイス素子が形成された半導体基板と、前記デバイス素子と電気的に接続され、段差で低くなった部分に形成されたパッド電極と、前記パッド電極上に形成されたバンプ電極と、前記バンプ電極の側面の少なくとも一部を囲むとともに、個々のバンプ電極をそれぞれ分離させる分離層とを備えることを特徴とする。
本発明ではバンプ電極形成領域の少なくとも一部を囲むとともに、個々のバンプ電極形成領域をそれぞれ分離させる分離層を形成している。そのため、段差で低くなった部分にバンプ電極を形成しようとする場合でも、分離層が障壁となることでバンプ電極の材料の流動は抑えられ、バンプ電極間の接触を防止することができる。また、分離層の形成によって、印刷用マスクを用いずにバンプ電極を形成することが可能である。そのため、製造コストを抑えるとともに所望のバンプ電極を容易にかつ効率的に形成することができる。

第１図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第２図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第３図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する平面図であり、第４図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第５図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第６図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する平面図であり、第７図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第８図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第９図は本発明の第１の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１０図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１１図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１２図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１３図は本発明の第２の実施形態に係る半導体装置及びその製造方法を説明する断面図であり、第１４図は従来の半導体装置の製造方法する断面図であり、第１５図は従来の半導体装置の製造方法を説明する断面図であり、第１６図は発明が解決しようとする課題を説明する断面図である、

次に、本発明の第１の実施形態について図面を参照しながら説明する。第１図乃至第９図はそれぞれ製造工程順に示した断面図あるいは平面図である。
まず、第１図に示すように、その表面にデバイス素子１（例えば、ＣＣＤやＣＭＯＳセンサーや赤外線センサー等の受光素子や発光素子またはその他の半導体素子）が形成されたシリコン（Ｓｉ）等から成る半導体基板２を準備する。半導体基板２は、例えば３００μｍ〜７００μｍ程度の厚さになっている。そして、半導体基板２の表面に第１の絶縁膜３（例えば、熱酸化法やＣＶＤ法等によって形成されたシリコン酸化膜）を例えば２μｍの膜厚に形成する。
次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）やアルミニウム合金や銅（Ｃｕ）等の金属層を形成し、その後不図示のレジスト層をマスクとして当該金属層をエッチングし、第１の絶縁膜３上にパッド電極４を例えば１μｍの膜厚に形成する。パッド電極４は、デバイス素子１やその周辺素子と不図示の配線を介して電気的に接続された外部接続用の電極である。なお、第１図ではデバイス素子１の両側にパッド電極４が配置されているが、その位置に限定はなく、デバイス素子１上に配置することもできる。
次に、半導体基板２の表面にパッド電極４の一部上あるいは全部を被覆するパッシベーション膜５（例えば、ＣＶＤ法により形成されたシリコン窒化膜）を形成する。第１図では、パッド電極４の一部上を被覆するようにしてパッシベーション膜５が形成されている。
次に、パッド電極４を含む半導体基板２の表面上に、エポキシ樹脂，ポリイミド（例えば感光性ポリイミド），レジスト，アクリル等の接着層６を介して支持体７を貼り合せる。
支持体７は、例えばフィルム状の保護テープでもよいし、ガラスや石英，セラミック，金属等の剛性の基板であってもよいし、樹脂から成るものでもよい。また、支持体７は剛性の基板であることが、薄型化される半導体基板２を強固に支え、人手によらない搬送の自動化を図る上で好ましい。支持体７は、半導体基板２を支持すると共にその素子表面を保護する機能を有するものである。なお、デバイス素子１が受光素子や発光素子である場合には、支持体７は透明もしくは半透明の材料から成り、光を透過させる性状を有するものである。
次に、半導体基板２の裏面に対して裏面研削装置（グラインダー）を用いてバックグラインドを行い、半導体基板２の厚さを所定の厚さ（例えば５０〜２００μｍ程度）に薄くする。なお、当該研削工程はエッチング処理でもよいし、グラインダーとエッチング処理の併用でもよい。なお、最終製品の用途や仕様，準備した半導体基板２の当初の厚みによっては、当該研削工程を行う必要がない場合もある。
次に、第２図に示すように、半導体基板２のうちパッド電極４に対応する所定の領域を、半導体基板２の裏面側から選択的にエッチングし、第１の絶縁膜３を一部露出させる。以下、この露出部分を開口部８とする。
当該半導体基板２の選択的なエッチングについて、第３図の（ａ），（ｂ）を参照して説明する。第３図の（ａ），（ｂ）は、下方（半導体基板２側）から見た概略平面図であり、第２図は第３図の（ａ），（ｂ）のＸ−Ｘ線に沿った断面図に対応するものである。
第３図の（ａ）に示すように、半導体基板２を支持体７の幅よりも狭い、略長方形の形状にエッチングすることもできる。また、第３図の（ｂ）に示すように、パッド電極４が形成された領域のみをエッチングすることで、半導体基板２の外周が凹凸状になるように構成することもできる。後者の方が、半導体基板２と支持体７の重畳する面積が大きく、支持体７の外周近くまで半導体基板２が残る。そのため、半導体基板２に対する支持体７の支持強度が向上する観点からは、後者の構成が好ましい。また、後者の構成によれば、半導体基板２と支持体７の熱膨張率の差異による支持体７の反りが防止できるため、半導体装置のクラックや剥離が防止できる。なお、第３図の（ａ），（ｂ）で示した平面形状とは別の形状に半導体基板２をデザインすることも可能である。
また、本実施形態では半導体基板２の横幅が表面側に行くほど広がるように、半導体基板２の側壁が斜めにエッチングされているが、半導体基板２の幅が一定であり、その側壁が支持体７の主面に対して垂直となるようにエッチングすることもできる。
次に、第４図に示すように、半導体基板２をマスクとして第１の絶縁膜３を選択的にエッチングする。このエッチングにより、半導体基板２の端部から所定のダイシングラインに至る領域の第１の絶縁膜３が除去され、開口部８の底部においてパッド電極４の一方の面（半導体基板２側の面）が露出される。なお、当該エッチングはレジスト層を形成し、当該レジスト層をマスクとして用いることもできる。
次に、第５図に示すように、露出されたパッド電極４上に金属層９を形成する。金属層９は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層を順に積層した層であり、レジスト層をマスクとしてこれらの金属を順次スパッタリングし、その後レジスト層を除去するというリフトオフ法や、メッキ法によって形成することができる。
なお、金属層９の材質は適宜変更することができる。つまり、ニッケル層と金層以外に、チタン（Ｔｉ）層，タングステン（Ｗ）層，銅（Ｃｕ）層，スズ（Ｓｎ）層等で構成されていてもよい。金属層９は、パッド電極４と後述するバンプ電極１９との電気的な接続を介在し、パッド電極４を保護する機能を有するのであればその材質は特に限定されず、それらの単層あるいは積層であってもよい。積層構造の例としては、ニッケル層／金層，チタン層／ニッケル層／銅層，チタン層／ニッケルバナジウム層／銅層等である。
次に、パッド電極４及び金属層９に対応する位置に開口部を有する保護層１０を、例えば１０μｍの厚みで形成する。当該開口部は、パッド電極４の主面のうち半導体基板２側の面上に形成される。
保護層１０の形成は例えば以下のように行う。まず、塗布・コーティング法によりポリイミド系樹脂、ソルダーレジスト等の有機系材料を全面に塗布し、熱処理（プリベーク）を施す。次に、塗布された有機系材料を露光・現像して金属層９の表面を露出させる開口部を形成し、その後これに熱処理（ポストベーク）を施すことで、パッド電極４及び金属層９に対応する位置に開口部を有する保護層１０を得る。
次に、個々のバンプ電極形成領域１１をそれぞれ分離するための分離層１２を形成する。分離層１２は、例えば半導体基板２と同程度の高さを有するレジスト層やエポキシ樹脂層であり、材料の塗布及び露光・現像処理し、さらに熱処理を施すことで形成される。なお、分離層１２の材料に特に限定はないが、露光・現像処理が可能な点から感光性樹脂から成ることが好ましい。また、保護層１０と同一材料であってもよい。また、分離層１２の形成法は、上記露光・現像処理に限定されない。例えば、分離層１２の形成領域に沿って分離層１２の材料を直接塗布するいわゆるディスペンス法を用いてもよい。
個々のバンプ電極形成領域１１は、半導体基板２の側面を被覆する保護層１０と、分離層１２とで囲まれる。つまり、分離層１２はバンプ電極形成領域１１の側面側の少なくとも一部を囲んでいる。なお、個々のバンプ電極形成領域１１のそれぞれを分離することができるのであれば、分離層１２のデザイン（高さや幅、断面形状や平面形状など）に限定はない。例えば、第５図では分離層１２の横幅が支持体７側に行くほど広がるように斜めに形成されているが、幅が一定であり、その側壁が支持体７の主面に対して垂直となるように形成することもできる。
また、第６図の（ａ）（ｂ）に示すように、半導体基板２の平面形状や、バンプ電極形成領域１１の配置に応じて分離層１２の平面形状を変更することも可能である。また、第６図の（ａ），（ｂ）においては、個々のバンプ電極形成領域１１に対して分離層１２が連続的に形成されている。しかし、上述したように分離層１２のデザインに限定はなく、例えば個々のバンプ電極形成領域１１に対して個別に分離層１２を対応させることも可能である。第５図は第６図の（ａ），（ｂ）のＹ−Ｙ線に沿った断面図に対応するものであり、金属層９や保護層１０についての図示は省略されている。また、保護層１０の形成前に分離層１２を形成することも可能である。
なお、半導体基板２及び分離層１２によって囲まれた個々のバンプ電極形成領域１１の立方形状及び容積が全て同等になることが好ましい。個々のバンプ電極形成領域１１には、後にバンプ電極材料が塗布されるのであり、最終的に形成されるバンプ電極の大きさや高さのばらつきを抑えることができるからである。
次に、第７図に示すように、バンプ電極形成領域１１の位置に対応した開口部１５を有する印刷用マスク１６を半導体基板２の上方に配置する。印刷用マスク１６は、例えばステンレス等の金属製のものであり、５０〜２００μｍ程度の厚さである。なお、開口部１５の形状は四角形状でも円状でもよく、特に限定されない。
次に、バンプ電極材料として例えばペースト状のハンダ１７を印刷用マスク１６上に塗布する。そして、金属製や樹脂製のスキージ（ｓｑｕｅｅｚｅ）１８を印刷用マスク１６の上面に接触させ、矢印方向に一定速度で移動させる。ハンダ１７は、スキージ１８によってそれぞれの開口部１５に埋め込まれ、その後金属層９上に塗布される。なお、各開口部１５に埋め込まれるハンダ１７の量が均一になるように留意する。次に、印刷用マスク１６を取り除く。
なお、第７図では印刷用マスク１６を用いたが、本実施形態では分離層１２によって個々のバンプ電極形成領域が既に分離されているため、印刷用マスク１６を用いずにバンプ電極の材料を塗布することも可能である。例えば、第８図に示すように保護層１０の上面にハンダ１７を塗布し、スキージ１８を最上層（本実施形態では保護層１０や分離層１２）に接触させて矢印方向に移動させることで、ハンダ１７をそれぞれのバンプ電極形成領域１１に直接塗布する。この場合には、印刷用マスクを用いないため製造コストを抑えるとともに生産性が向上する。なお、塗布する量を適切に調節する観点からは印刷用マスク１６を用いることが好ましい。
また、印刷用マスク１６やスキージ１８を用いずに、それぞれのバンプ電極形成領域１１に導電材料を直接塗布する、いわゆるディスペンス法でハンダ１７を塗布することもできる。ディスペンス法を用いることで精度良くハンダ１７が塗布される。
次に、塗布されたハンダ１７を加熱して融解させ、その後再結晶化させる工程（リフロー工程）を経ることで、金属層９上に第９図に示すようなバンプ電極１９が形成される。本実施形態では、バンプ電極１９がパッド電極４及び金属層９の位置に対応し、支持体７の外周に沿って形成されている。
次に、所定のダイシングラインＤＬに沿って切断し、個々の半導体装置２０に分割する。なお、個々の半導体装置２０に分割する方法としては、ダイシング法，エッチング法，レーザーカット法等がある。なお、本実施形態では、分離層１２の形成位置にダイシングラインＤＬが設定されている。
なお、支持体７を半導体基板２に貼り付けたままでもよいが、ダイシング工程の前後で支持体７を剥離させてもよい。
完成した半導体装置２０は、外部電極がパターン形成された他の装置に実装される。
本構成では、個々のバンプ電極形成領域を囲む分離層１２が形成されているため、供給されるバンプ電極の材料が他の部分へと流動することが抑えられる。従って、バンプ電極間の接触を防止することができる。また、分離層１２の形成によって、印刷用マスクを用いずにバンプ電極を形成することが可能である。そのため、製造コストを抑えるとともに、所望のバンプ電極を容易に形成することができる。また、一度に多数のバンプ電極の形成が可能であるため生産性が高い。
また、バンプ電極１９の周囲が分離層１２や保護層１０が形成された半導体基板２で囲まれている。つまり、バンプ電極１９は、半導体装置２０の裏面側（バンプ電極１９の形成側）からは露出しているが、側面側からは露出していない。そのため、腐食物質の浸入や機械的ダメージ（例えば実装時の負荷）等が低減される。
次に、本発明の第２の実施形態について図面を参照しながら説明する。なお、既に説明した構成と同様の構成については同一記号を付しており、その説明については省略するか簡略する。第１０図乃至第１３図は、本発明の第２の実施形態に係る半導体装置を製造工程順に示した断面図である。
第１の実施形態では、半導体基板２を選択的に除去していた。これに対して第２の実施形態では、支持体７を選択的に除去している。
まず、第１０図に示すように、その表面上にデバイス素子１が形成された半導体基板２を準備し、第１の絶縁膜３，パッド電極４，パッシベーション膜５をそれぞれ既に説明した製造工程で形成する。次に、パッド電極４を含む半導体基板２の表面上に接着層６を介して支持体７を貼り合せる。次に、必要に応じてバックグラインドを行い、半導体基板２の厚さを所定の厚さに薄くする。以上の工程は、既に説明した第１の実施形態と同様である。
次に、第１０図に示すように、支持体７の表面にホトレジスト層３０を選択的に形成する。ホトレジスト層３０は、ダイシングラインＤＬを隔てて隣り合う２つのバンプ電極形成領域３１とその間の連続した領域に対応した位置が開口して形成される。
次に、第１１図に示すように、ホトレジスト層３０をマスクとして支持体７の選択的なエッチングを行う。このエッチングにより、ダイシングラインＤＬを隔てて向き合う２つの導電端子形成領域３１とその間の連続した領域が一つの単位として除去され、支持体７を貫通する開口部３２が形成される。この選択的なエッチングは、例えばドライエッチングやフッ酸（ＨＦ）をエッチング溶液としたディップエッチングで行うことができる。
次に、開口部３２の底部で露出する接着層６を選択的にエッチングすることで、パッド電極４の一部上が露出される。なお、支持体７のエッチングと接着層層６のエッチングは１度のエッチングにより行われてもよい。次に、開口部３２の底部で露出されたパッド電極４上に金属層９を形成する。
次に、第１２図に示すように、個々のバンプ電極形成領域３１をそれぞれ分離するための分離層１２を、第１の実施形態と同様の製法で形成する。本実施形態では、２つのバンプ電極形成領域間のパッシベーション膜５上に形成される。
分離層１２の形成によって、個々のバンプ電極形成領域３１は、支持体７の側面と、分離層１２とで囲まれる。以後の工程は第１の実施形態と同様である。すなわち、印刷用マスクとスキージの併用でバンプ電極の材料を塗布するか、あるいは印刷用マスクを用いずにバンプ電極の材料を塗布する。もしくは、ディスペンス法を利用してバンプ電極の材料を塗布する。その後加熱し、融解・再結晶化させることで、金属層９上に第１２図に示すようなバンプ電極１９が形成される。バンプ電極１９は、パッド電極４及び金属層９の位置に対応し、支持体７の外周に沿って形成されている。
次に、ダイシングラインＤＬに沿って切断し、第１３図に示すような個々の半導体装置３５に分割する。
このように、第１及び第２の実施形態のいずれにおいても、分離層１２が形成されているため、供給されるバンプ電極の材料が他の部分へと流動することが抑えられる。従って、バンプ電極間の接触を防止することができ、その結果として半導体装置の信頼性が向上する。また、分離層１２の形成によって、印刷用マスクを用いずにバンプ電極を形成することが可能である。そのため、製造コストを抑えるとともに所望のバンプ電極を容易にかつ効率的に形成することができる。
なお、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能であることは言うまでも無い。例えば、ダイシングラインＤＬの位置は、分離層１２の配置位置や目的の半導体装置の構造に応じて変更可能である。従って、分離層１２と重畳しない部分にダイシングラインＤＬを設定し、ダイシング後の半導体装置の構造に分離層１２が残らないようにすることも可能である。また、バンプ電極の形成後であって、ダイシング工程とは別に分離層１２を除去する工程を入れ、半導体装置の構造に分離層１２が残らないようにすることも可能である。
また、第７図で示した半導体基板の２の裏面上に配線層（例えばスパッタリング法によるアルミニウム層）が形成されている場合には、印刷用マスク１６のうち当該配線層に対応する位置に新たな開口部を設け、半導体基板２の裏面上にバンプ電極を形成することも可能である。かかる方法では、高低差を有するそれぞれの領域において、所望のバンプ電極を一括で形成することが可能である。このように本発明は、様々なバンプ電極の形成に広く適用できるものである。

Claims (7)

1. 表面上にデバイス素子が形成された半導体基板を準備し、
   前記半導体基板の表面上に支持体を貼り合わせる工程と、
   前記半導体基板を選択的に除去して、バンプ電極形成領域を露出させる工程と、
   前記バンプ電極形成領域の側面側の少なくとも一部を囲むとともに、個々のバンプ電極形成領域をそれぞれ分離させる分離層を形成する工程と、
   前記バンプ電極形成領域のそれぞれにバンプ電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
2. 表面上にデバイス素子が形成された半導体基板を準備し、
   前記半導体基板の表面上に支持体を貼り合わせる工程と、
   前記支持体を選択的に除去して、バンプ電極形成領域を露出させる工程と、
   前記バンプ電極形成領域の側面側の少なくとも一部を囲むとともに、個々のバンプ電極形成領域をそれぞれ分離させる分離層を形成する工程と、
   前記バンプ電極形成領域のそれぞれにバンプ電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
3. 前記分離層は樹脂層であり、露光処理及び現像処理、またはディスペンス法を利用して形成されることを特徴とする請求項１また２に記載の半導体装置の製造方法。
4. 前記バンプ電極を形成する工程に際して、
   前記バンプ電極形成領域に対応する位置に開口部を有した印刷用マスクを用いることを特徴とする請求項１または２に記載の半導体装置の製造方法。
5. 前記バンプ電極を形成する工程は、
   前記バンプ電極形成領域に導電性材料を塗布し、印刷用マスクを用いずにスキージを移動させる工程を含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
6. 前記バンプ電極を形成する工程は、
   ディスペンス法で前記バンプ電極形成領域に導電性材料を塗布する工程を含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。
7. 表面上にデバイス素子が形成された半導体基板と、
   前記半導体基板の表面上に貼り合わされた支持体と、
   前記デバイス素子と電気的に接続され、前記半導体基板又は前記支持体の有無により形成された段差で低くなった前記支持体又は前記半導体基板の部分に形成されたパッド電極と、
   前記パッド電極上に形成されたバンプ電極と、
   前記半導体基板又は前記支持体の有無により形成された段差で低くなった前記支持体又は前記半導体基板の部分に形成され、前記バンプ電極の側面の少なくとも一部を囲むとともに、個々のバンプ電極をそれぞれ分離させる分離層とを備えることを特徴とする半導体装置。

Images